

Compte Rendu: Ingénierie des systèmes

multicore et multiprocesseur

Réaliser Par : ROUIS Houssem

Année Universitaire : 2020-2021

Introduction:

La notion de parallélisme, qui consiste à utiliser plusieurs processeurs ou opérateurs matériels pour exécuter un ou plusieurs programmes, est ancienne.

Les multiprocesseurs datent des années 1960. De cette période jusqu'à la fin des années 1990, des architectures parallèles ont été utilisées pour les applications nécessitant des besoins de calcul que les monoprocesseurs étaient incapables de fournir. Étaient concernés les mainframes et serveurs d'une part, et les machines vectorielles puis parallèles utilisées pour le calcul scientifique hautes performances d'autre part. Les années 1980 ont vu l'apparition de différentes sociétés proposant des machines parallèles, sociétés qui ont assez rapidement disparu. La raison essentielle est liée aux progressions exponentielles des performances des microprocesseurs, utilisés dans les PC et les serveurs multiprocesseurs. L'utilisation massive du parallélisme se limitait aux très grandes applications de simulation numérique avec les architectures massivement parallèles. Le début des années 2000, avec les limitations des monoprocesseurs et le « mur de la chaleur », a complètement changé la situation.

Les processeurs multicœurs sont présents en 2016 dans les architectures matérielles pour tous les types de composants: appareils mobiles (smartphones, tablettes), systèmes embarqués, télévisions, PC portables et PC de bureau, et jusqu'aux machines parallèles et superordinateurs pour la très haute performance.

TP1: MULTI-TACHES

Tache 1: Affichage "hello"

Write FIFO 0

Read(Fifo2,2)

Tache 2: Read (Fifo 0,2)

Affichage "world"

Write (Fifo 1,3)

Tache3: Read (Fifo 1,3)

Affichage "Poly"

Write Fifo 2

Les relations entre les different taches:

 $T1 \Rightarrow Fifo 0 \Rightarrow T2$

T1 => Fifo 2 => T3

T2 => Fifo 1 => T3

-	Hello	World	Polytech
 	A 551		
Т0	Affichage du "hello"	bloquée	bloquée
T1	Write fifo0	bloquée	bloquée
T2	bloquée	Read fifo0	bloquée
T3	bloquée	Affichage du "world"	bloquée
T4	bloquée	Write fifo1	bloquée
T5	bloquée	bloquée	Read fifo1
T6	bloquée	bloquée	Affichage du "polytech"
T7	bloquée	bloquée	Write fifo2
T8	Read fifo2	bloquée	bloquée

Code du fichier "hello.c":

```
#include <srl,h>
#include "hello proto.h"

FUNC(hello)
{
   int a[1];

        srl mwmr t fifo0 = GET_ARG(fifo0);
        srl_mwmr t fifo2 = GET_ARG(fifo2);

        srl log_printf(NONE, "tachel : Hello...\n");
        srl_mwmr_write(fifo0, &(a[0]), 4);
        srl_mwmr_read(fifo2, &(a[0]), 4);
        srl_mwmr_read(fifo2, &(a[0]), 4);
        }
}
```

Code du fichier "hello.task":

Code du fichier "world.c":

```
FUNC(world)
{
int a[1];
    srl mar t fifo0 = GET ARG(fifo0);
    srl mar t fifo1 = GET ARG(fifo1);

    srl mar read(fifo0, &(a[0]), 4);
    srl log printf(NONE, "tache2: ... world:n");
    srl mar write(fifo1, &(a[0]), 4);
}
```

Code du fichier "world.task":

Code du fichier "polytech.c":

```
#include sri h>
#include *polytech proto.h*

FUNC(polytech)
{
   int a[1];
        srl memr t fifo1 = GET ARG(fifo1);
        srl memr t fifo2 = GET ARG(fifo2);

        srl memr read(fifo1, &(a[9]), 4);
        srl log printf(NONE, "tache3 : polytech\n\n");
        srl memr write(fifo2, &(a[9]), 4);
```

Code du fichier "polytech.task":

Code du fichier python "hello.py":

```
# Partie 2 : génération du code exécutable sur station de travail POSIX tcg.generate( dsx.Posix() )
```

Exécution

On fait l'exécution avec "./exe.posix"

La sortie du programme précédent est la suivante :

```
tachel: Hello...
tachel: ... world
tachel: Hello...
tachel: Hello...
tachel: world
tachel: Hello...
tachel: Hello...
tachel: Hello...
tachel: world
tachel: world
tachel: Hello...
tachel: Hello...
tachel: Hello...
tachel: Hello...
tachel: Hello...
```

TP2: Calcul de Somme

Tache 1:

Initialisation du T1

Calculer S1

Affichage « j'ai terminé s1 »

Write Fifo 0

Lire (Fifo 3,s2)

Tache 2:

Initialisation du T2

Calculer S2

Lire Fifo 0

Affichage « j'ai terminé s2 »

Write Fifo1

Write (Fifo 3,s2)

Tache 3:

Initialisation du T3

Calculer S3

Affichage « j'ai terminé s3 »

Write (Fifo 2,s3)

Taches	Tache 1	Tache 2	Tache 3
ТО	Initialisation T1	Initialisation T2	Initialisation T3
T1	Calculer S1	Calculer S2	Calculer S3
Т2	Affichage "S1"	bloquée	Bloquée
Т3	Ecrire FiFo 0	bloquée	Bloquée
T4	bloquée	Lire fifo 0	Bloquée

Code du fichier "somme.py":

Code du fichier "tache1.c":

```
FUNC(tachel)
{
int a[1].

int tl[10],s=0,s1[1],s2[1],s3[1],i;

srl mwmr t fifo0 = GET ARG(fifo0);

srl mwmr t fifo3 = GET ARG(fifo2);

srl mwmr t fifo3 = GET ARG(fifo3);

tl[0]=8;

sl[0]=tl[0];

for(i=0;i<10;i++)

tl[i]=tl[i-1]+2;

srl mymr write(fifo0, &(a[0]), 4);

srl mymr read(fifo2, &(s2[0]), 4);

srl mymr read(fifo3, &(s3[0]), 4);

s=sl[0]+s2[0]+s3[0];

srl tog print(mune, s=%d\n^s,s);
}
```

Code du fichier "tache2.c":

```
#include "tache2 proto.h"

FUNC(tache2)
{
   int a[1]:
        int t2[10], s=0, s1[1], s2[1], s3[1], i;

        srl mwmr t fifo0 = GET ARG(fifo0);
        srl mwmr t fifo1 = GET ARG(fifo2);
        srl mwmr t fifo1 = GET ARG(fifo1);

        t2[0]=8;
        s2[0]=t2[0];
        for(i=0;i<10;i++)
        t2[i]=t2[i-1]+2;
        s2[0]+=t2[i];

        srl mwmr read(fifo0, 6(s1[0]), 4);
        srl mwmr write(fifo1, 6(a[0]), 4);
        srl mwmr write(fifo2, 6(s2[0]), 4);
        srl mwmr write(fifo2, 6(s2[0]), 4);
```

Code du fichier "tache2.task":

```
#include "tache3 proto.h"

FUNC(tache3)
{
   int a[1];
   int t3[10], s=8.s1[1], s2[1], s3[1], i;

        srl mwmr t fifol = GET ARG(fifol);
        srl mwmr t fifo3 = GET ARG(fifo3);

        t3[0]=8;
        s3[0]=t3[0];
        for(i=0;i<10;i++);
        t3[1]=t3[i-1]+2;
        s3[0]+=t3[i];

        srl mwmr read(fifol, &(s2[0]), 4);
        srl log print(NONE, '53 i | as termine s3 ... \n");
        srl mwmr write(fifo3, &(s3[0]), 4);)
```

On fait l'exécution avec "./exe.posix"

TP3 : Partage de données entre tâches

Tache 1 :

Déclaration de la chaine1

Write(FiFo 0, chaine2)

Read (FiFo 0, chaine 3)

Affichage chaine3

Write(FiFo1,chaine1)

Tache 2 :

Déclaration de la chaine2

Read(FiFo1,chaine1)

Affichage chaine1

Write(FiFo3,chaine2)

Tache 3:

Déclaration de la chaine3


Write(FiFo 0, chaine3)

Read(FiFo2,chaine2)

Affichage chaine2

Т	Tache 1	Tache 2	Tache 3
ТО	Déclaration de la chaine1	Déclaration de la chaine2	Déclaration de la chaine3
T1	bloquée	bloquée	Write(FiFo 0, chaine2)
T2	Read (FiFo 0, chaine 3)	bloquée	bloquée
Т3	Affichage chaine3	bloquée	bloquée
T4	Write(FiFo1,chaine1)	bloquée	bloquée
T5	Déclaration de la chaine1	Read(FiFo1,chaine1)	bloquée
Т6	bloquée	Affichage chaine1	bloquée

Ce TP contient les fichiers suivants :



Code « hello.c »:

```
#include <srl.h>
#include "hello_proto.h"

FUNC(hello)
{
    char *chaine1="world";
    char *chaine2;
        srl mwmr_t fifo0 = GET_ARG(fifo0);
        srl_mwmr_t fifo1 = GET_ARG(fifo1);

        srl_mwmr_read(fifo0, &chaine2, 4);
        srl_log_printf(NONE, "tache 1: %s\n", chaine2);

        srl_mwmr_write(fifo1, &chaine1, 4);
}
```

Code « world.c »:

```
#include <arl.h>
#include "world_proto.h"

FUNC(world)
{
    char *chaine="polytech";
        char *ch2;
            srl_mwmr_t fifo1 = GET_ARG(fifo1);
            srl_mwmr_t fifo2 = GET_ARG(fifo2);

            srl_mwmr_read(fifo1, &ch2, 4);
            srl_log_printf(NONE, "tache 2 : %s\n", ch2);

            srl_mwmr_write(fifo2, &chaine, 8);
}
```

Code « poly.c »:

```
#include <srl.h>
#include "poly_proto.h"

FUNC(poly)
{
    char *ch="hello";
    char *ch2;
        srl_mwmr_t fifo0 = GET_ARG(fifo0);
        srl_mwmr_t fifo2 = GET_ARG(fifo2);

        srl_mwmr_write(fifo0, &ch, 4);
        srl_mwmr_read(fifo2, &ch2, 8);

        srl_log_printf(NONE, "tache3 : %s\n", ch2);
}
```

Code « hello.py »:

On fait l'exécution avec "./exe.muteks_hard"

tache 2 : world tache3 : polytech tache 1: hello tache 2 : world tache3 : polytech tache 1: hello tache 2 : world tache3 : polytech tache 1: hello tache 2 : world tache3 : polytech tache 1: hello tache 2 : world tache3 : polytech tache 1: hello tache 2 : world tache3 : polytech tache 1: hello tache 2 : world tache3 : polytech tache 1: hello tache 2 : world tache3 : polytech^C

TP4: Multiprocesseur

Code « Tache1.c »:

```
#include <srl.h>
#include "tachel proto.h"

FUNC(tachel)
{
    int a[1];
    srl mwmr t fifo0 = GET ARG(fifo0);
    srl mwmr t fifo1 = GET ARG(fifo1);

    srl log printf(TRACE "tachel"; Hello...\n");
    srl mwmr write(fifo0, &(a[0]), 4);
    srl mwmr read(fifo1, &(a[0]), 4);
}
```

Code « Tache2.c »:

```
#include <sri.h>
#include "tache2 proto.h"

FUNC(tache2)
{
    int a[1];
    srl mwmr_t fifo8 = GET ARG(fifo8);
    srl mwmr t fifo1 = GET ARG(fifo1);

    srl mwmr read(fifo8 &(a[0]), 4);
    srl log printf(TRACE), tache2 i... world(n\n");
    srl mwmr write(riroi, &(a[0]), 4);
}
```

Code du "Tache3.c":

```
#include <srl.h>
#include "tache3 proto.h"

FUNC(tache3)
{
    int a[1];
    srl mwmr t fifo1 = GET ARG(fifo1);
    srl mwmr t fifo2 = GET ARG(fifo2);

    srl mwmr read(fifo1. &(a[0]), 4);
    srl log printf TRAKE, "tache3 : ... polytech\n\n");
    srl mwmr write(fifo2, &(a[0]), 4);
}
```

Code « Taches.py »:


```
tache2.c 💥 tache3.c 💥 tache1.task 💥
                                          rush ( china )
                                           private = 'crans',
#!/usr/bin/env python
                                           shared = "crass")
import dsx
from dsx import *
                                          timapi coul',
from soclib import *
                                           private = "crand",
                                           shared = 'crant')
fifo0 = dsx.Mwmr('fifo0', 4, 1)
fifo1 = dsx.Mwmr('fifo1', 4, 1)
fifo2 = dsx.Mwmr('fifo2', 4, 1)
                                          # mapping the software objects used by the embedded OS
 tcg = dsx.Tcg(
       dsx.Task('tachel', 'tachel',
{'fifo0':fifo0, fifo2':fifo2}),
                                          m.map(tcg,
                                           private = "crass",
       shared = "urano",
                                           code = "crash",
       tty = "tty".
                                             tty no = 8)
```

On fait l'exécution avec " ./exe.muteks_hard "



Calcul de somme avec microprocessur

Notre TP contient les fichiers suivants :



Code « tache1.c »

```
FUNC(tache1)
        int a[1];
        char T1[10]={1, 2, 3, 4, 50, 6, 7, 8, 9, 10}
int i=0, s1=0, s2=0, s3=0, s=0;
        srl mwmr t fifo0 = GET ARG(fifo0);
        srl mwmr t fifo2 = GET ARG(fifo2);
        srl mwmr t fifo3 = GET ARG(fifo3);
        for(i=0; i<10; i++){</pre>
                s1+=T1[i];
        }
        srl log printf(TRACE, "tache1 : J'ai termine S1: %d\n", s1)
        srl mwmr write(fifo0, &(a[0]), 4);
        srl mwmr read(fifo3, &s2, 4);
        srl mwmr read(fifo2, &s3, 4);
        s=s1+s2+s3;
        srl log printf(TRACE, "tachel : s=%d\n", s);
}
```

Code du « tache2.c »:

```
#include <srl.n>
#include "tache2 proto.h"
FUNC(tache2)
{
        int a[1]:
        char T2[10]={1, 2, 3, 4, 5, 6, 7, 80, 9, 10};
        int i=0, s2=0;
        srl mwmr t fifo0 = GET ARG(fifo0);
        srl mwmr t fifo1 = GET ARG(fifo1);
        srl mwmr t fifo3 = GET ARG(fifo3);
        for(i=0; i<10; i++){</pre>
                s2+=T2[i];
        }
        srl mwmr read(fifo0, &a[0], 4);
        srl log printf(TRACE, "tache2 : J'ai termine S2: %d\n", s2);
        srl mwmr write(fifo1, &(a[0]), 4);
        srl mwmr write(fifo3, &s2, 4);
```

Code « tache3.c »:

```
#include <arl.h>
#include "tache3_proto.h"

FUNC(tache3)
{
    int a[1];
    char T3[10]={1, 2, 3, 4, 5, 6, 7, 8, 9, 10};
    int i=0. s3=0:
        srl_mwmr_t fifo1 = GET_ARG(fifo1);
        srl_mwmr_t fifo2 = GET_ARG(fifo2);

    for(i=0; i<10; i++){
            s3+=T3[i];
    }

    srl_mwmr_read(fifo1, &a[0], 4);
    srl_log_printf(TRACE, "tache3 : J'ai termine S3: %d\n", s3);
    srl_mwmr_write(fifo2, &s3, 4);
}</pre>
```

Code « taches.python »:

Code « vgmn_noirq_mono.py»:

```
# mapping the software objects associated to a processor
m.map( 'cpu0',
 private = "cram0",
 shared = "cram0")
m.map( 'cpul',
 private = "cram0",
 shared = "cram0")
m.map('cpu2',
 private = "cram0",
 shared = "cram0")
# mapping the software objects used by the embedded OS
m.map(tcg,
 private = "cram0",
shared = "uram0",
 code = "cram0".
 tty = "tty",
 tty no = 0)
```


```
def VgmnNoirgMono(ntty = 1):
        pf = soclib.Architecture(cell size = 4,
                                                            plen size = 8,
                                                            addr size = 32,
                                                            rerror size = 1,
                                                            clen size = 1,
                                                            rflag size = 1,
                                                            srcid size = 8,
                                                            pktid size = 1,
                                                            trdid size = 1,
                                                            wrplen size = 1
        pf.create('common:mapping table',
                             'mapping table',
                             addr bits = [8],
                             srcid bits = [8],
                             cacheability mask = 0xc000000)
        pf.create('common:loader', 'loader')
        vgmn = pf.create('caba:vci vgmn', 'vgmn0',
                                         min latency=10,
```

```
for i in range (3):###nous avions besoin de 2 processeur donc 2 sinon si n
processeurs, on mettra n
            cpu = pf.create('caba:vci xcache wrapper', 'cpu%d' % i,
                            iss t = "common:mips32el",
                            ident = i,
                            icache ways = 2,
                                        icache sets = 128,
                                        icache words = 32,
                                        dcache ways = 2,
                                        dcache sets = 128,
                                        dcache words = 32)
            vgmn.to initiator.new() // cpu.vci
       for i in range(1):
                ram = pf.create('caba:vci ram', 'ram%d'%i)
                base = 0x100000000*i
                ram.addSegment('cram%d'%i, base, 0x200000, True)
                ram.addSegment('uram%d'%i, base + 0x400000, 0x2000000, False)
                ram.vci // vgmn.to target.new()
```

```
ram.addSegment('cram%d'%i, base, 0x200000, True)
                ram.addSegment('uram%d'%i, base + 0x400000, 0x200000, False)
                ram.vci // vgmn.to target.new()
        ram.addSegment('boot', 0xbfc00000, 0x1000, True) # Mips boot address, 0x1000 octets,
cacheable
       ram.addSegment('excep', 0x80000000, 0x1000, True) # Mips exception address, 0x1000
octets, cacheable
       tty = pf.create('caba:vci multi tty', 'tty', names = map(lambda x:'tty%d'%x, range
(ntty)))
        tty.addSegment('tty', 0x95400000, 0x20*ntty, False)
       tty.vci // vgmn.to target.new()
       return pf
# This is a python quirk to generate the platform
# if this file is directly called, but only export
# methods if imported from somewhere else
if name == ' main ':
       VgmnNoirgMono().generate(soclib.PfDriver())
```

On fait l'exécution avec " ./exe.muteks_hard "

Le résultat nous donne la somme du trois taches :



Conclusion:

Le parallélisme est dorénavant utilisé dans la majorité des architectures, des systèmes embarqués aux superordinateurs.

Les monoprocesseurs sont remplacés par des processeurs multicœurs. Cet article décrit la notion de parallélisme et ses différents types.

Il présente les grandes classes d'architectures parallèles avec leurs ressources et organisations mémoire, en distinguant les architectures homogènes et hétérogènes.

Les principes des techniques de programmation sont introduits avec les extensions parallèles des langages de programmation couramment utilisés et les modèles de programmation visant à rapprocher la programmation parallèle de la programmation séquentielle, en incluant les spécificités des architectures.

Enfin, les modèles et métriques d'évaluation des performances sont examinés.