
# Výstupní zpráva

Jméno: Kristián Lupták

Login: xluptak00

## Architektura navrženého obvodu (na úrovni RTL)

Schéma obvodu



## Návrh automatu (Finite State Machine)


#### Schéma automatu

### Legenda:

Stavy automatu: WAIT, START, READ, STOP, RET

Vstupní signály: DIN, CLK\_CNT1, CLK\_CNT2, BIT\_CNT

Moorovy výstupy: START\_COUNT, READ\_COUNT, VALID



### Popis funkce

Najpr čaká Wait na začiatok prenosu, pri DIN = '0' prechádza do START kde čaká dokým counter CLK\_CNT1 = "110" (čaká na start bit) a následovne prechádza do READ kde číta jednotlivé bity v midbite dokým counter BIT\_CNT = "1000" (8) a prejde do stavu STOP kde čaká na na endbit (DIN = '1'). Pri príchode endbitu prechádza do stavu RET ktorý nastaví VLD na 1 a precháza do stavu WAIT kde čaká na čítanie ďaľšieho slova.

