2021—2022 学年第 2 学期考试试卷（缓考 2022-12）

课程代码 SIST014112 **课程名称** 计算机组成原理 C **考试时间** 130 分钟

题号	一	二	三	四	五	六	七	八	合计
分值		20	10	10	20	20	20		100
得分									

一、 考试诚信承诺书

我郑重承诺：我愿意服从学校本次考试的安排，承认考试成绩的有效性，并已经认真阅读、了解了《西南交通大学考试考场管理办法》和《西南交通大学本科生考试违规处理办法》，我愿意在本次考试过程中严格服从监考教师的相关指令安排，诚信考试。如果在考试过程中违反相关规定，我愿意接受《西南交通大学本科生考试违规处理办法》的规定处理。您是否同意：

A.同意 **B.不同意**

选择 B 选项，本次**考试无效，记 0 分。**

北区交大印务
远景文印
QQ：25574383

二、 填空题(每空 1 分，共 20 分)

1. 指令系统是计算机__【1】__的主要界面。
2. __【2】__方式在一定程度上实现了 CPU 和外设的并行工作，使 CPU 的效率得到充分发挥。
3. 设某计算机为定长指令字结构，指令长度为 8 位，每个地址码占 2 位；设其指令系统包含 2 条二地址指令，4 条一地址指令，则该指令系统最多可包含__【3】__条零地址指令。
4. CPU 与主存及 I/O 设备之间通过__【4】__进行控制、状态及数据信息的交互。
5. 计算机系统的层次结构中，位于硬件之外的所有层次统称为__【5】__。
6. 无符号数 67EH 的 8421BCD 编码为__【6】__。
7. 对于 I/O 设备__【7】__编址的计算机，其指令系统不设置专用的 I/O 指令。
8. 在原码运算中，通常用 $|X| +$__【8】__来代替 $|X| - |Y|$。
9. 字位结构为 128K × 8 位 SRAM 存储芯片，其地址引脚数与数据引脚数之和为__【9】__。
10. 已知一个 8 位二进制整数的补码为 01011011，则该数的标准移码是__【10】__。

11. 将十进制数−173 用 16 位二进制补码表示，其结果为【11】H。

12. 在补码加减交替除法运算过程中，若部分余数$[X]_{补}$与除数$[Y]_{补}$同号，则机器执行的运算为$[X]_{补}$ + 【12】。

13. 在 ALU 芯片中，工作模式选择位的作用是区分【13】运算。

14. SRAM 和 DRAM 存储信息的原理不同，但断电后都不能保存信息，这一共同点称为【14】。

15. 某机器字长 16 位，主存容量 4MB；若主存采用按字编址，则共有【15】个字单元。

16. 某存储器 16KB，由 1024 x 1 的 DRAM 芯片构成；采用异步刷新方式，则相邻两行的刷新间隔为【16】μS。

17. 在 Cache 全相联地址映像与变换机构中，需要使用【17】存储器。

18. 在 CPU 内部，决定机器指令执行次序的部件是【18】。

19. 将操作控制字段分为若干个小段，每小段内采用最短编码法，各小段译码输出与其他小段输出无关——这种微指令编码法称为【19】法。

20. 在 I/O 接口电路中可以被 CPU 直接访问的寄存器称为【20】。

三、 单项选择题(1 分/题，共 10 分)

1. 在同步时序控制方式中，三级时序系统分别是指（ ）。

A.指令周期—机器周期—节拍周期　　B. 取指周期—取数周期—执行周期
C.机器周期—时钟周期—节拍脉冲　　D.CPU 周期—时钟周期—微周期

2. 在单机系统中，主机是指（ ）。

A.CU 和内存　　B.CPU 和内存　　C.CPU 和控制存储器　　D.CPU 和存储器

3. 在间接寻址方式中，若指令中形式地址为 A，若操作数 S=((((A))))，则该操作数为（ ）间址。

A 四级　　B. 三级　　C. 二级　　D. 一级

4. 若操作数 S=(R_i)，其中 R_i 为某通用寄存器；则该寻址方式称为（ ）。

A.寄存器间接寻址　　B. 直接寻址　　C.间接寻址　　D.寄存器寻址

5. 在不同速度的设备之间传送数据，（ ）。

A.必须采用异步控制方式　　B.必须采用同步控制方式
C.可以选用同步控制方式，也可选用异步控制方式　　D.必须采用应答方式

6. 单地址指令，（ ）。

A. 也可以处理双操作数　　B.只能对单操作数进行处理
C.只能处理寄存器中的操作数　　D.只能处理堆栈中的操作数

7. 采用 Cache——主存层次的目的是（ ）。

A. 既扩大主存容量，又提高 CPU 访存速度　　B.解决主存储器容量不足的问题

C.扩大 CPU 中通用寄存器的数量　　D.解决 CPU 和主存之间的速度不匹配问题

8. 原码乘法的运算规则是（ ）。

A、操作数用原码表示，然后相乘　　B、被乘数用原码表示，乘数取绝对值，然后相乘

C、先取操作数绝对值相乘，符号位单独处理　　D、被乘数取绝对值，乘数用原码表示，然后相乘

9. 现有补码表示的 8 位机器数 A3H。设该机器数为定点整数时对应的真值为 X、该机器数为定点小数时对应的真值为 Y；则 X、Y 用十进制表示分别为（ ）。

A. X=−93，Y=−0..7265625　　B. X=−163，Y=−0.7265625

C. X=−93，Y=−1.2734625　　D. X=− 63，Y=−0.7265625

10. 地址总线 A_{15}~A_0，若用 2K x 4 的存储芯片组成 8KB 存储器，则与各芯片地址引脚相连的是（ ）。

A、A_9~A_0　　B、A_{11}~A_0　　C、A_{14}~A_3　　D、A_{10}~A_0

四、 判断题（共 10 分）

1. 先行进位的基本思想是：让每一位的进位与其低一位的进位无关，仅与参加运算的两个操作数和最低位的进位有关。
2. 机器字长也称为存储字长。
3. 采用指令流水线可以加快指令的执行速度，但需要采取某些措施对指令的相关性进行处理。
4. 软堆栈是指采用软件编程形成的堆栈。
5. ALU 的核心应包括一个串行加法器，同时具备基本的逻辑运算功能。
6. 中断具有两个重要特征：程序切换和随机性。
7. 零页寻址就是直接寻址。
8. 浮点数的精度由尾数的位数决定，而其表示范围由阶码的位数决定。
9. 对于立即寻址方式，由于操作数紧随指令存储，因此取出的操作数也将被送入 CPU 中的指令寄存器。
10. 相较于并行接口，串行接口的控制逻辑更简单。

五、 简答题(共 20 分)

1. 【6 分】在本题给出的微程序控制器的基本结构图中，写出标号①~⑥处对应的内容。



微程序控制器的基本结构

2. 【4 分】简述 Cache 直接地址映像的规则。

3. 【4 分】在 CPU 内部，控制器输出的信号与哪些因素有关？

4. 【6 分】某计算机字长 16 位，主存容量为 64K 字，指令格式为单字长单地址，共有 128 条指令。回答以下问题：

(1) 指令操作码和地址码各占多少位？

(2) 若只采用直接寻址方式，那么指令能访问多少主存单元？

(3) 为扩充指令的寻址范围，可采用直接/间接寻址方式：若只增加一位直接/间接寻址标志，那么指令可寻址范围为多少？指令直接寻址的范围为多少？

(4) 若在（3）的基础上，再增加一位 Z/C（零页/现行页）标志，那么指令寻址范围多少？指令直接寻址范围为多少？

北区交大印务
远景文印
QQ:2557438364

六、 计算题(共 20 分)

1. 【5 分】已知 $X=2^{101}\times(-0.100010)$，$Y=2^{100}\times(-0.111110)$；设浮点数的阶码和尾数均用补码表示。试按浮点数运算规则求 $X-Y$。（注：题中数字除基数 2 以外，均为二进制数）

2. 【10 分】已知 $X=0.1010$，$Y=0.1101$，用原码不恢复余数除法求 $X\div Y$。要求列出计算过程并注明规则运用情况。

3. 【5 分】某计算机 CPU 芯片的主频为 8MHz。按要求完成以下计算。

(1) 其节拍周期是多少微秒？

(2) 若每个机器周期平均包含 4 个节拍，该机器平均指令执行速度为 0.8MIPS。求：

① 平均指令周期是多少微秒？

② 平均每个指令周期含有多少个机器周期？

③ 若改用时钟周期为 0.4μS 的 CPU 芯片，则计算机的平均指令执行速度为多少 MIPS？

④ 若要得到 40 万次/秒的指令执行速度，则应使用主频为多少 MHz 的 CPU 芯片？

七、 分析设计题(共 20 分)

1. **【12 分】** 设有一单总线结构的 8 位机，地址总线 16 位（A_{15}~A_0），数据总线 8 位（D_7~D_0）；CPU 进行主存控制的信号有$\overline{\mathrm{MEM}}$（低电平访存）和$\mathbf{R}/\overline{\mathrm{W}}$（高电平为读命令、低电平为写命令）。主存空间规划如下：

从 0~8191 为固化系统程序区；从 8192~32767 为用户程序区；最后（最大地址）2K 地址空间为系统程序工作区（上述地址均用十进制表示，按字节编址）。

可供选择的存储芯片规格有：8K×8 的 ROM，16K×1、2K×8、4K×8、8K×8 的 SRAM。

试从上述规格芯片中选用恰当器件完成该机主存储器的设计。具体要求：

(1) 画出主存地址分配示意图，注明芯片类型及对应起、止地址（十六进制）；**(3 分)**

(2) 写出各芯片的片选信号逻辑表达式；**(3 分)**

(3) 画出主存连接示意图。**(6 分)**

2. **【8 分】** CPU 结构如图所示，其中有一个累加寄存器 ACC、一个状态寄存器和其他 4 个寄存器，各部件之间的连线表示数据通路，前头表示信息传送方向。



根据所给结构图，完成：

（1）标明 4 个寄存器 a、b、c、d 各自的名称；

（2）写出指令从主存取出送到控制器的数据通路；

（3）写出数据在运算器和主存之间进行存取访问的数据通路。

印务 Q:25574383

八、 请按以下要求上传 2 张证明照片。

(1)请上传**你自己、你已完成的答题纸（答题纸的签名页面）、你的身份证合照照片**；

(2)请上传你的**身份证和已完成的答题纸（答题纸的签名页面）**的合照照片；

此题不答或不属实或不符合要求，本次考试无效，记 0 分。