
Αı	rchitettura degli Elaboratori – Esame di prova								
	me e cognome [name]:								
con	mero di matricola [student ID]: nnerire la casella corrispondente ai quesiti ai quali si intende rispondere. Riportare le risposte direttamente su questo foglio. Nei quesiti a risposta hiusa le risposte corrette possono essere una, più d'una o nessuna. Nel valutare l'esito della prova verrà assegnato ad ogni quesito un punteggio npreso tra il minimo e il massimo dichiarato tra parentesi., punteggio nullo ad ogni quesito irrisolto (con la casella sinistra non annerita). Tempo di consegna 1h. heck the boxes associated with the questions you decide to answer. All the answers have to be provided directly into this form. The minimum and maximum points assigned with each question are reported in the text. The exam has to be completed in 1 hour.]								
	Question 1 (from 0 to 3). Utilizzando le istruzioni ADD, MUL, LOAD, STORE scrivere un segmento di codice più breve possibile per un'architettura STACK la cui esecuzione comporti il calcolo di S = C*(A+B) (a tal fine si utilizzino i nomi delle variabili come indirizzi delle rispettive locazioni di memoria, si utilizzino variabili aggiuntive solo se strettamente necessario e si utilizzi il minor numero di registri interni numerati a partire da R0)								
	[Using instructions ADD, MUL, LOAD, STORE write the shortest code segment for a STACK architecture to compute $S = C^*(A+B)$ (to this purpose, use variable names as addresses of the corresponding memory locations use additional variables only if strictly required, and name internal registers starting from R0)]								
	PUSH A								
	PUSH B								
	100								
	PUSH C								
	nol								
	PDP S								
		1							
	Question 3 (from -1 to 2). Con riferimento alla pipeline del DLX, quanti cicli di stallo comporta l'esecuzione dell'istruzione LOADD f0, 0(R1) seguita dall'istruzione ADDD f0, f6 in presenza di data forwarding (assumendo che il primo parametro di ogni istruzione sia la destinazione e che la somma abbia latenza 3)? [Referring to DLX pipeline, how many stall cycles occur when executing instruction LOADD f0, 0(R1) followed by instruction ADDD f0, f6 with data forwarding (assuming that the first parameter of each instruction represents its destination register and that ADDD has latency 3)?]	? !							
	b.2 IF ID Ex ra WB	_							
	c.3 IF ID ID EX EX EX HA WB								
	Question 4 (from -1 to 2). Qual è il CPI ideale di un'architettura VLIW con 3 pipeline in parallelo a 5 stadi? [What's the ideal CPI of a VLIW architecture with 3 parallel pipelines of 5 stages each?]	?							
	a. 5	_							
	d. 1/3	3							
	Question 5 (from 0 to 3). Con riferimento ad un microprocessore con supporto per esecuzione fuori ordine, dire in che fase le istruzioni passano dalle reservation station alle unità di elaborazione. [Referring to a microprocessor								

with out-of-order execution support, write the name of the phase in which instructions are taken from reservation

EXECUTE

stations and processed by the execution units]





Architettura degli Elaboratori – Esame di prova Nome e cognome [name]:

Nu	mero di matricola [student ID]:
con	nnerire la casella corrispondente ai quesiti ai quali si intende rispondere. Riportare le risposte direttamente su questo lognio, red questo lognio, red questo lognio questo un punteggio hiusa le risposte corrette possono essere una, più d'una o nessuna. Nel valutare l'esito della prova verrà assegnato ad ogni quesito un punteggio hiusa le risposte corrette possono essere una, più d'una o nessuna. Nel valutare l'esito della prova verrà assegnato ad ogni quesito un punteggio nullo ad ogni quesito irrisolto (con la casella sinistra non annerita). Tempo di consegna l'h.
[CI	heck the boxes associated with the questions you decide to answer. All the answers have to be provided directly into this form. The minimum and maximum points assigned with each question are reported in the text. The exam has to be completed in 1 hour.]
	Question 1 (from 0 to 3). Utilizzando le istruzioni ADD, MUL, LOAD, STORE scrivere un segmento di codice più breve possibile per un'architettura STACK la cui esecuzione comporti il calcolo di S = C*(A+B) (a tal fine si utilizzino i nomi delle variabili come indirizzi delle rispettive locazioni di memoria, si utilizzino variabili aggiuntive solo se strettamente necessario e si utilizzi il minor numero di registri interni numerati a partire da R0)
	[Using instructions ADD, MUL, LOAD, STORE write the shortest code segment for a STACK architecture to compute $S = C*(A+B)$ (to this purpose, use variable names as addresses of the corresponding memory locations, use additional variables only if strictly required, and name internal registers starting from R0)]
	LOAD A
	WAD B
	ADD
	LOAD C
	TESL
	STORE S
	Question 2 (from -1 to 3). Con riferimento ad un microprocessore pipelined, in quali delle seguenti soluzioni architetturali la somma floating point ha <i>repetition time uguale alla latenza</i> ? [Referring to a pipelined microprocessor, which ones of the following architectural configurations exhibit a repetition time equal to its latency?] a. Un solo addizionatore FP pipelined con latenza 3 [1 pipelined FP adder with latency 3]. b. 3 addizionatori FP non pipelined con latenza 3 [3 non-pipelined FP adder with latency 3]. c. Un solo addizionatore FP non pipelined con latenza 4 [1 non-pipelined FP adder with latency 4]. d. Un solo addizionatore FP non pipelined con latenza 1 [1 non-pipelined FP adder with latency 1].
	Question 3 (from -1 to 2). Con riferimento alla pipeline del DLX, quanti cicli di stallo comporta l'esecuzione dell'istruzione LOADD f0, 0(R1) seguita dall'istruzione ADDD f0, f0, f6 in presenza di data forwarding (assumendo che il primo parametro di ogni istruzione sia la destinazione e che la somma abbia latenza 3)? [Referring to DLX pipeline, how many stall cycles occur when executing instruction LOADD f0, 0(R1) followed by instruction ADDD f0, f6 with data forwarding (assuming that the first parameter of each instruction represents its destination register and that ADDD has latency 3)?] a. 1 b. 2 c. 3 lF D EX MA WB c. 3 d. 4
	Question 4 (from -1 to 2). Qual è il CPI ideale di un'architettura VLIW con 3 pipeline in parallelo a 5 stadi? [What's the ideal CPI of a VLIW architecture with 3 parallel pipelines of 5 stages each?] a. 5 b. 1 c. 1/5 d. 1/3
	Question 5 (from 0 to 3). Con riferimento ad un microprocessore con supporto per esecuzione fuori ordine, dire in che fase le istruzioni passano dalle reservation station alle unità di elaborazione. [Referring to a microprocessor with out-of-order execution support, write the name of the phase in which instructions are taken from reservation stations and processed by the execution units]
	EXECUTE




	Question 6 (from 0 to 3). Disegnare una cella di RAM statica [Draw che scheme of a static RAM cell.]
	BL XI BL
	Question 7 (from -1 to 2). Qual è il tempo medio di accesso ad un sistema di memoria dotato di un solo livello di cache sapendo che: il tempo di accesso alla cache è pari a 1 ciclo di clock, il miss penalty è pari a 99 cicli di clock e l'hit rate è del 98%? [Which is the average access time of a memory system composed of L1 cache and main memory, given that the hit time is of 1 clock cycles, the miss penalty is of 99 clock cycles, and the hit rate is 98%?]
	Risposta: $1 + 0.02 \cdot 99 \text{ Tolk} = 7-18 \text{ Tolk}$ Question 8 (from 0 to 3). In un sistema di memoria con indirizzi fisici a 32 bit, si consideri una cache fisica setassociativa a 4 vie con 2048 blocchi complessivi di 256 byte ciascuno. Determinare il numero di bit di TAG. [In a memory system with 32-bit physical addresses and a 4-way set-associative physical cache of 2048 blocks of 256 bytes each, determines the number of bits of the TAG.] Risposta: $32 - 8 - 9 = 15 \text{ hit}$
	Question 9 (from 0 to 3). In un sistema con cache L1 associativa di 1024 blocchi di 8 parole si assuma di dover leggere due volte, nello stesso verso, un array di 5000 parole. Quale sarà il miss rate medio sperimentato con politica RND? [Consider a computer system which needs to read twice (in the same order) an array of 5,000 words. Assuming that the system is equipped with an associative L1 cache of 1024 blocks of 8 words, provide an estimate of the miss rate caused by RND policy.]
	Risposta:
0	Question 10 (from 0 to 3). Si consideri un sistema di memoria paginato con indirizzi logici a 32 bit, indirizzi fisici a 30 bit e pagine di 4kbyte. Determinare le dimensioni della tabella delle pagine assumendo che non sia gerarchica e che i bit di controllo (Prot) associati ad ogni pagina siano 6. [Consider a paged memory system with a 32-bit logical address space, a 30-bit physical address space, and pages of 4kbytes. Determine the size of the page table assuming that it is not hierarchical and that only 6 control bits (Prot) are associated with each page.] Risposta: 2976 1 = 376 byte
	Question 11 (from 0 to 3). Spiegare brevemente il ruolo del Translation Lookaside Buffer (TLB). [Briefly explain the role of Translation Lookaside Buffer (TLB).]
	Il TIB à una piacle condu confletamente como chatia delle tabelle Celle pogine, utilissate pu frive divettamente i RPN conispondents ai VPN à diret dal processore
	Controller.] 12 DTA controller councile ælle profeside di dieder trempienti d'esti di docti con la memoria. le videsate sono ineltrate æl processone e, se concerne, gestite doct DTA controller du prende controllo tempromo del BUS, dimerpondo i cido de 905 e dissupegnando il processore.



Architettura degli Elaboratori – Prova del 26 maggio 2022 Nome e cognome [name]:

		tricola [stuc	lent ID]: e ai quesiti ai qual	li si intende ri	isnondere	Riportare l	e risposte dir	ettamente su c	esto fo	glio Nei guesi	ti a risposta
c]	hiusa le risposte	e corrette possor	no essere una, più no dichiarato tra p	d'una o nessi	una. Nel	valutare l'es llo ad ogni	ito della pro	va verrà asseg	nato ad c	gni quesito un	punteggio
[Cl			the questions you s assigned with ea								ninimum and
Question 1 (from 0 to 3). Utilizzando le istruzioni ADD, MUL, POP, PUSH scrivere un segmento di codice pi breve possibile per un'architettura STACK con un solo registro interno la cui esecuzione comporti il calcolo di S C²*(A+B) (a tal fine si utilizzino i nomi delle variabili come indirizzi delle rispettive locazioni di memoria, utilizzino variabili aggiuntive solo se strettamente necessario e si utilizzi il minor numero di registri internumerati, se necessario, a partire da R0)											colo di $S =$ nemoria, si
[Using instructions ADD , MUL , POP , PUSH write the shortest code segment for a STACK architecture with 1 internal register to compute $S = C^{2*}(A+B)$ (to this purpose, use variable names as addresses of the correspondency locations, use additional variables only if strictly required, and name internal registers, if needed, stafform R0)]									responding		
	HZUG	A	t	106							
	PUSH	B	}	106							
	ADD		ρ	10L 10L 10P							
	PUSH	C	·	•							
	PUS#	C									
	microproce latency?] a . Un solo a b . 3 addizio c . Un solo a	essor, which addizionatore onatori FP no addizionatore	a floating poones of the feet ones of the feet on pipelined control of the feet of the fee	con latenzon latenza 3	architec za 3 [1 p 3 [3 non atenza 4	tural con ipelined l -pipelined [1 non-pi	figurations FP adder w I FP adder pelined FI	s exhibit a with latency rs with later P adder with	repetit 3]. acy 3]. a latence	ey 4].	
	dell'istruzionate register 3)? [Referration followed by	one LOADD rs (assumend ring to DLX y instruction	o 2). Con rife fo, 0(R1) sego che il primo pipeline, hor ADDD fo, fo ction represen	guita dall'i parametro w many s), f6 witho its its destin	struzion o di ogn otall cyc out data nation r	i istruzion i istruzion eles occun forwardin egister an	f0, f0, f6 the sia la definition when exing or doubt d that AD	in assenza estinazione ecuting ins ole-rate reg	di data e che l structio isters (sency 3)	n forwarding a somma ab n LOADD assuming the [?]	g e double- bia latenza f0, 0(R1)
			2). Qual è il (f a superscalar							in parallel	a 5 stadi?
	che fase le	istruzioni ve	3). Con rifering engono assegnation the name of t	nate ad una	a entry	del ROB.	[Referrin	g to a mici igned to RO	oproce DB entr	essor with ories]	
								WKI'S	= ¥t	3UCTS	



TRAMTE IC PROCESSO PROGRAM CONTROL SI TENTA L'ACCESS O ACCE PERIFERIENE TENTANDO UN POLLINU DATIO CHE NON VI SHANNA INTERRUPT, L'IC NON SECHALERA' INTERRUPT