

111	rem_96/U163/Y (AND2_X1B_A9TR)	0.05	5.17 f
112	rem_96/U132/Y (AND2_X1B_A9TR)	0.05	5.23 f
113	rem_96/U102/Y (AND2_X1B_A9TR)	0.05	5.28 f
114	rem_96/U71/Y (OR2_X1B_A9TR)	0.10	5.38 f
115	rem_96/U44/Y (MXT2_X0P7M_A9TR)	0.09	5.47 f
116	rem_96/U296/Y (OR2_X1B_A9TR)	0.06	5.53 f
117	rem_96/U265/Y (OR2_X1B_A9TR)	0.06	5.60 f
118	rem_96/U228/Y (OR2_X1B_A9TR)	0.06	5.66 f
119	rem_96/U189/Y (OR2_X1B_A9TR)	0.06	5.72 f
120	rem_96/U156/Y (AND2_X1B_A9TR)	0.05	5.77 f
121	rem_96/U133/Y (AND2_X1B_A9TR)	0.05	5.83 f
122	rem_96/U97/Y (AND2_X1B_A9TR)	0.05	5.88 f
123	rem_96/U73/Y (OR2_X1B_A9TR)	0.10	5.98 f
124	rem_96/U46/Y (MXT2_X0P7M_A9TR)	0.09	6.07 f
125	rem_96/U298/Y (OR2_X1B_A9TR)	0.06	6.13 f
126	rem_96/U266/Y (OR2_X1B_A9TR)	0.06	6.19 f
127	rem_96/U229/Y (OR2_X1B_A9TR)	0.06	6.26 f
128	rem_96/U200/Y (OR2_X1B_A9TR)	0.06	6.32 f
129	rem_96/U164/Y (AND2_X1B_A9TR)	0.05	6.37 f
130	rem_96/U134/Y (AND2_X1B_A9TR)	0.05	6.43 f
131	rem_96/U103/Y (AND2_X1B_A9TR)	0.05	6.47 f
132	rem_96/U75/Y (OR2_X1B_A9TR)	0.10	6.58 f
133	rem_96/U269/Y (MXIT2_X0P7M_A9TR)	0.07	6.65 r
134	rem_96/U251/Y (INV_X1M_A9TR)	0.04	6.68 f
135	rem_96/U300/Y (OR2_X1B_A9TR)	0.06	6.74 f
136	rem_96/U262/Y (OR2_X1B_A9TR)	0.06	6.80 f
137	rem_96/U231/Y (OR2_X1B_A9TR)	0.06	6.87 f
138	rem_96/U191/Y (OR2_X1B_A9TR)	0.06	6.93 f
139	rem_96/U165/Y (AND2_X1B_A9TR)	0.05	6.98 f
140	rem_96/U135/Y (AND2_X1B_A9TR)	0.05	7.04 f
141	rem_96/U104/Y (AND2_X1B_A9TR)	0.05	7.09 f
142	rem_96/U77/Y (OR2_X1B_A9TR)	0.10	7.19 f
143	rem_96/U123/Y (MXIT2_X0P7M_A9TR)	0.07	7.26 f
144	rem_96/remainder[6] (conv_DW_div_uns_7)	0.00	7.26 f
145	U2015/Y (OR2_X1B_A9TR)	0.07	7.32 f
146	U2014/Y (NOR3_X1A_A9TR)	0.04	7.37 r
147	U2200/Y (NAND4BB_X1M_A9TR)	0.04	7.41 f
148	U2255/Y (OAI31_X1M_A9TR)	0.04	7.44 r
149	U2202/Y (AOI31_X1M_A9TR)	0.03	7.47 f
150	write_flag (out)	0.00	7.47 f
151	data arrival time		7.47
152			

VI. 心得(10%)

本次的作業花了相當多的時間，需要思考要怎樣把平常都用軟體實作的神經網路架構實作在硬體上面，這次有先把上一次地做也寫成狀態機去控制，所以在修改成這次作業的時候少花了許多時間，不過因為硬體架構太龐大，使用的腳為和輸入輸出圖片都很吃效能和記憶體，所以在實作的時候每次修改都要修改很久，而在這次的作業也深刻感受到面積大小和速度是可以做取捨的，如果併行的運算單元越多，就可以以更快的時間做完，但取而代之的是面積的龐大和耗電量。

未來有機會會希望可以把這個架構設計得更更有邏輯，並且嘗試加入 CLK GATING 或是加入 PIPELINE 的概念，讓功能更加完善。

Vivado

IV. Project Summary-Overview截圖(5%)

