
Příloha: Výstupní zpráva

Jméno: Dias Assatulla

Login: xassat00

Architektura navrženého obvodu (na úrovni RTL)

Schéma obvodu



Popis funkce

Obvod se skládá z konečného automatu (FSM), dvou počítadel (CNT_BIT, CNT_CLK), AND, XOR hradla a multiplexoru.


- Konečný automat (FSM) má 3 vstupy, 3 výstupy a 5 stavů, které se mění na základě vstupů
- CNT_CLK counter pro počítání "midbitov".
- CNT_BIT counter pro počítání načtených bitů.
- MUX přepínač výstupů.

Návrh automatu (Finite State Machine)

Schéma automatu

Legenda:

- Stavy automatu: Begin_S, Wait_For_Mid_Bit, Get_Data, Wait_For_End_Cycle, Valid_Data
- Vstupné signály: DATA, CNT_CLK, DATA_READ
- Moorove výstupy: READ_EN, CNT_EN, VALID



Popis funkce

Automat má pět stavů:

- Begin_S čeká na START bit (když datový tok DIN = 0).
- Wait_For_Mid_Bit druhý stav. Doba mezi start_bitem a stop_bitem. Pro přechod do následujícího stavu potřebuje, aby CNT_CLK = 22 (v polovině následujícího DIN).
- Get_Data třetí stav. Čte bity. Čeká na poslední datový bit, když DATA_READ bude mít hodnotu 1 (3 MSB bit od počitadla CNT_BIT) přejde do 4. Stavu.
- Wait_For_End_Cycle čeká na STOP bit.
- Valid_Data aktivuje stav vytsupu VALID a opět se přepne do stavu Begin.

