Міністерство освіти і науки України Національний університет "Львівська політехніка"



Звіт з лабораторної роботи $N \hspace{-0.08cm} \cdot \hspace{-0.08cm} 3$

3 дисципліни:

"Моделювання комп'ютерних систем"

Виконав:

студент групи КІ-202 Ключко Д.С.

Прийняв:

Козак Н.Б.

Тема роботи:


Поведінковий опис цифрового автомата Перевірка роботи автомата за допомогою стенда Elbert V2 – Spartan 3A FPGA

Мета роботи:

На базі стенда Elbert V2 – Spartan 3A FPGA реалізувати цифровий автомат для обчислення

значення виразу дотримуючись наступних вимог:

- 1. Функціонал пристрою повинен бути реалізований згідно отриманого варіанту завдання. Дивись розділ ЗАВДАННЯ.
- 2. Пристрій повинен бути ітераційним АЛП повинен виконувати за один такт одну операцію та реалізованим згідно наступної структурної схеми :



- 3. Кожен блок структурної схеми повинен бути реалізований на мові VHDL в окремому файлі. Дозволено використовувати всі оператори.
- 4. Для кожного блока структурної схеми повинен бути згенерований Schematic символ.

- 5. Інтеграція структурних блоків в єдину систему та зі стендом Elbert V2 Spartan 3A FPGA повинна бути виконана за допомогою ISE WebPACK Schematic Capture.
- 6. Кожен структурний блок і схема вцілому повинні бути промодельовані за допомогою симулятора ISim.
- 7. Формування вхідних даних на шині DATA_IN повинно бути реалізовано за допомогою DIP перемикачів.
- 8. Керування пристроєм повинно бути реалізовано за допомогою PUSH BUTTON кнопок
- 9. Індикація значень операндів при вводі та вивід результату обчислень повинні бути реалізовані за допомогою семи сегментних індикаторів S1-S3. Індикація переповнення в АЛП за допомогою LED D8 на стенді Elbert V2 Spartan 3A FPGA.
- 10. Підготувати і захистити звіт.

Завдання

t	11	((OP1 * 2) + OP2) >> 1
	**	((011 2) + 012) >> 1
L		

Виконання роботи:

1. Створення файлу VHDL, який реалізовує логіку мультиплексора


```
19
20 library IEEE;
   use IEEE.STD LOGIC 1164.ALL;
21
22
23 -- Uncomment the following library declaration if using
24 -- arithmetic functions with Signed or Unsigned values
25 --use IEEE.NUMERIC STD.ALL;
26
   -- Uncomment the following library declaration if instantiating
27
   -- any Xilinx primitives in this code.
   --library UNISIM;
30
   --use UNISIM.VComponents.all;
31
32 entity MUX module is
33 Port (
      signal IN DATA 0
                              : IN STD LOGIC VECTOR (7 downto 0);
34
      signal IN DATA 1 : IN STD_LOGIC_VECTOR(7 downto 0);
signal IN_SEL : IN STD_LOGIC;
35
36
37
      signal IN SEL OUT BUS : OUT STD LOGIC VECTOR (7 downto 0)
38
39
   );
40
   end MUX module;
41
   architecture Behavioral of MUX module is
42
43
44 begin
45
46
       IN_SEL_OUT_BUS <= IN_DATA_0 when IN_SEL = '0' else</pre>
                          IN DATA 1 when IN SEL = '1' else
47
                          "00000000";
48
49
50
51 end Behavioral;
52
```

2. Модуляція роботи

Name	Value	0 ns	500 ns	1,000 ns	1,500 ns	2,000 ns	2,500 ns	3,0
▶ 📑 in_data_0[7:0]	00001100	UUUU	JUUU	X	0000	1100		
. 🕨 📑 in_data_1[7:0]	00000011	UUUU	JUUU	X	0000	0011		
₩ in_sel	1							
▶ 📑 in_sel_out_bus[7:0]	00000011	0000	0000	0000	1100	0000	0011	


3. Створення файлу VHDL, який реалізовує логіку акумулятора

```
20 library IEEE;
   use IEEE.STD LOGIC 1164.ALL;
21
22
   -- Uncomment the following library declaration if using
23
   -- arithmetic functions with Signed or Unsigned values
   --use IEEE.NUMERIC STD.ALL;
25
26
    -- Uncomment the following library declaration if instantiating
27
   -- any Xilinx primitives in this code.
28
    --library UNISIM;
29
   --use UNISIM.VComponents.all;
30
31
   entity ACC_module is
32
33
   port (
       ACC WR
                   : IN STD LOGIC;
34
       ACC RST
                   : IN STD LOGIC;
35
       ACC IN
                   : IN STD_LOGIC_VECTOR(7 downto 0);
36
37
       CLK
                   : IN STD LOGIC;
38
39
                  : OUT STD_LOGIC_VECTOR(7 downto 0)
40
       ACC OUT
    );
41
42
    end ACC module;
43
    architecture Behavioral of ACC_module is
44
45
46
   begin
47
       ALU: process(CLK)
48
       begin
49
50
          if rising edge(CLK) then
          if(ACC RST = '1') then
51
                ACC OUT <= "00000000";
52
             elsif (ACC WR = 'l') then
53
54
               ACC OUT <= ACC IN;
             end if;
55
          end if;
56
57
       end process ALU;
58
59
60 end Behavioral;
61
```



5. Створення файлу VHDL, який реалізовує логіку АЛУ

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
use IEEE.NUMERIC_STD.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
-- Uncomment the following library declaration if instantiating
-- any Xilinx primitives in this code.
--library UNISIM;
--use UNISIM.VComponents.all;
entity ALU_Module is
port(
  IN A
           : IN STD_LOGIC_VECTOR(7 downto 0);
  IN_B
          : IN STD_LOGIC_VECTOR(7 downto 0);
  IN_OP : IN STD_LOGIC_VECTOR(1 downto 0);
  OUT OF : OUT STD LOGIC;
  OUT_RES : OUT STD_LOGIC_VECTOR(7 downto 0)
);
end ALU_Module;
architecture Behavioral of ALU_Module is
begin
   ALU: process(IN_OP, IN_A, IN_B)
     variable A : unsigned(8 downto 0);
     variable B : unsigned(8 downto 0);
   begin
     A := unsigned('0'&IN_A);
     B := unsigned('0'&IN_B);
      case(IN_OP) is
        when "00"
                   =>
                       OUT_RES <= STD_LOGIC_VECTOR(B(7 downto 0));
                        OUT OF <= '0';
        when "00"
                      OUT_RES <= STD_LOGIC_VECTOR(B(7 downto 0));
                      OUT_OF <= '0';
        when "01" =>
                      B := unsigned(unsigned(A) + unsigned(B));
                       OUT_RES <= STD_LOGIC_VECTOR(B(7 downto 0));
                       case STD LOGIC(B(8)) is
                            when '0' => OUT_OF <= '0';
                            when '1' => OUT OF <= '1';
                            when others => OUT OF <= '0';
                       end case;
        when "10"
                   =>
                      A := A srl 1;
                      OUT_RES <= STD_LOGIC_VECTOR(A(7 downto 0));
                      OUT_OF <= '0';
        when others =>
                      OUT_RES <= "00000000";
                      OUT_OF <= '0';
     end case;
    end process ALU;
end Behavioral;
```



7. Створення файлу VHDL, який реалізовує логіку блока керування

```
library IEEE;
use IEEE STD LOGIC 1164 ALL;
-- Uncomment the following library declaration if using -- arithmetic functions with Signed or Unsigned values use IEEE.NUMERIC_STD.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL;
-- Uncomment the following library declaration if instantiating -- any Xilinx primitives in this code. --library UNISIM;
 --use UNISIM.VComponents.all:
entity CU_module is
                   : IN STD_LOGIC;
   ENTER_OP1
    ENTER_OP2
   RESET
   CLK
                   : OUT STD_LOGIC;
: OUT STD_LOGIC_VECTOR(1 downto 0);
   RAM_ADDR
                   : OUT STD_LOGIC;
: OUT STD_LOGIC;
: OUT STD_LOGIC;
: OUT STD_LOGIC_VECTOR(1 downto 0)
   ACC_WR
   ACC_RST
IN_SELECT
    OP_SELECT
);
end CU_module;
architecture Behavioral of CU_module is
type cu_state_type is (cu_rst, cu_idle, cu_load_opl, cu_load_op2, cu_run_calc0, cu_run_calc1, cu_run_calc2, cu_run_calc3, cu_finish);
signal cu_next_state : cu_state_type;
signal cu_next_state : cu_state_type;
begin
  CU_SYNC_PROC: process (CLK)
  begin
         if (rising edge(CLK)) then
               if (RESET = '1') then
                     cu cur state <= cu rst;
               else
                     cu_cur_state <= cu_next_state;
               end if;
         end if;
  end process CU SYNC PROC;
  CUNEXT_STATE_DECODE: process (cu_cur_state, ENTER_OP1, ENTER_OP2, CALC)
```

```
CUNEXT_STATE_DECODE: process (cu_cur_state, ENTER_OP1, ENTER_OP2, CALC)
begin
   --declare default state for next_state to avoid latches
  cu next state <= cu cur state; --default is to stay in current state
  --insert statements to decode next state
   --below is a simple example
  case(cu cur state) is
     when cu rst
        cu_next_state <= cu_idle;
     when cu_idle =>
        if (ENTER OP1 = '1') then
           cu next state <= cu load opl;
        elsif (ENTER_OP2 = '1') then
           cu_next_state <= cu_load_op2;
        elsif (CALC = '1') then
           cu_next_state <= cu_run_calc0;
        else
           cu_next_state <= cu_idle;
        end if;
     when cu load opl =>
        cu next_state <= cu idle;
      when cu load op2 =>
        cu next state <= cu idle;
     when cu run calc0 =>
        cu_next_state <= cu_run_calcl;
     when cu_run_calc1 =>
        cu_next_state <= cu_run_calc2;
     when cu run calc2 =>
        cu_next_state <= cu_run_calc3;
     when cu_run_calc3 =>
        cu_next_state <= cu_finish;
     when cu finish =>
        cu next state <= cu finish;
     when others =>
        cu_next_state <= cu_idle;
   end case;
end process CUNEXT STATE DECODE;
```

```
CU OUTPUT DECODE: process (cu cur state)
begin
   case(cu_cur_state) is
     when cu_rst =>
                     <= '0';
        IN SELECT
                    <= "00";
<= "00";
        OP SELECT
        RAM ADDR
                      <= '0';
        RAM WR
                    <= '1';
        ACC_RST
        ACC_WR
                     <= '0';
     when cu idle
                     =>
                     <= '0';
       IN SELECT
        OP SELECT
                     <= "00";
                     <= "00";
        RAM ADDR
                      <= '0';
        RAM WR
                     <= '0';
        ACC_RST
        ACC_WR <= '0';
     when cu_load_opl =>
       IN_SELECT <= '0';
OP_SELECT <= "00";
RAM_ADDR <= "00";
                     <= '1';
        RAM WR
        when cu load op2 =>
       IN_SELECT <= '0';
OP_SELECT <= "00";
        OP_SELECT <= "00";
RAM_ADDR <= "01";
                     <= '1';
        RAM WR
        ACC_RST <= '0';
ACC_WR <= '1';
     when cu_run_calc0 =>
       <= '0';
<= '1';
        ACC RST
        ACC WR
```

```
when cu run calc1 =>
           IN_SELECT <= '1';</pre>
           OP SELECT
                       <= "01";
           RAM ADDR
                        <= "00";
           RAM WR
                        <= '0';
                        <= '0';
           ACC_RST
                       <= '1';
           ACC WR
        when cu run calc2 =>
          IN SELECT
                     <= '1':
                       <= "01";
           OP SELECT
                        <= "01";
           RAM ADDR
           RAM WR
                        <= '0';
                        <= '0';
           ACC_RST
           ACC WR
                       <= '1';
        when cu_run_calc3 =>
          IN SELECT <= '0';
           OP SELECT
                        <= "10";
                        <= "00";
           RAM ADDR
                        <= '0';
           RAM WR
                       <= '0';
           ACC_RST
                       <= '1';
           ACC WR
        when cu finish =>
          IN SELECT
                       <= '0';
                       <= "00";
           OP SELECT
                        <= "00";
           RAM ADDR
                        <= '0';
          RAM WR
                       <= '0';
          ACC RST
          ACC WR
                        <= '0';
        when others
          IN SELECT
                       <= '0';
                        <= "00";
           OP SELECT
                        <= "00";
           RAM ADDR
                        <= '0';
           RAM WR
           ACC RST
                        <= '0';
           ACC WR
                        <= '0';
     end case;
  end process CU_OUTPUT_DECODE;
end Behavioral;
```



9. Створення файлу VHDL, який реалізовує логіку RAM

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
use IEEE.NUMERIC STD.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
-- Uncomment the following library declaration if instantiating
-- any Xilinx primitives in this code.
--library UNISIM;
--use UNISIM.VComponents.all;
entity RAM module is
port (
  IN_WR : IN STD_LOGIC;
IN_ADDR : IN STD_LOGIC_VECTOR(1 downto 0);
IN_DATA : IN STD_LOGIC_VECTOR(7 downto 0);
          : IN STD_LOGIC;
  OUT_DATA : OUT STD_LOGIC_VECTOR(7 downto 0)
);
end RAM module;
architecture Behavioral of RAM_module is
type ram_type is array (3 downto 0) of STD_LOGIC_VECTOR(7 downto 0);
signal RAM UNIT
                      : ram type;
begin
   RAM: process(CLK, IN_ADDR, RAM_UNIT)
   begin
      if(rising edge(CLK)) then
      if (IN WR = '1') then
            RAM_UNIT(conv_integer(IN_ADDR)) <= IN_DATA;</pre>
         end if;
      OUT DATA <= RAM UNIT(conv integer(IN ADDR));
   end process RAM;
end Behavioral;
```

Name	Value	0 us		2 us		4 us		6 us		8 us		10 us		12 us	14 us	16 us
l <mark>□</mark> in_wr	0															
▶ 📷 in_addr[1:0]	10	UU	0	D	X 0	1	(1	0		11				00	10	
▶ 📑 in_data[7:0]	00001000	UUUUU 00000		0000	(0000	0010	(0000	0100				0000		1000		
l <mark>™</mark> cik	0															
▶ ■ out_data[7:0]	00000100	UUUUUUUU		00000000	(UUUUU)	00000010	(UUUUU)	00000100	(UUUUU)	00	001000			00000000	00000100	
▼ 1 ram_unit[3:0]	[00001000,00000100	([00000000,0000)) [UUUUUUUUUUUUU]) JUUUU		[UUUUUUUU,00000				[00001000,000		0100,00000010,00000	00]	
▶ ■ [3]	00001000													00001000		
▶ ■ [2]	00000100											00000100				
▶ ■6 [1]	00000010		UUUU	JUUU		X						00000010				
▶ ■6 [0]	00000000	UUUUUUUU								00000000						

11. Створення файлу VHDL, який реалізовує логіку декодера для 7сегментного індикатора.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
use IEEE.NUMERIC STD.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
-- Uncomment the following library declaration if instantiating
-- any Xilinx primitives in this code.
--library UNISIM;
--use UNISIM.VComponents.all;
entity SEVEN_SEG_DECODER is
port(
     IN_DATA
                    : IN STD_LOGIC_VECTOR(7 downto 0);
                          : IN STD_LOGIC;
     RESET
     CLK
                     : IN STD LOGIC;
     COMM 0
                    : OUT STD_LOGIC;
     COMM 1
                    : OUT STD LOGIC;
     COMM_2
                     : OUT STD_LOGIC;
     SEG_A
                          : OUT STD_LOGIC;
     SEG_B
                          : OUT STD_LOGIC;
     SEG C
                          : OUT STD LOGIC:
     SEG D
                          : OUT STD_LOGIC;
     SEG E
                          : OUT STD LOGIC;
     SEG_F
                          : OUT STD_LOGIC;
     SEG G
                          : OUT STD LOGIC;
     DP
                          : OUT STD_LOGIC
);
end SEVEN_SEG_DECODER;
architecture Behavioral of SEVEN_SEG_DECODER is
signal ONES_BUS : STD_LOGIC_VECTOR(3 downto 0) := "0000";
signal DECS_BUS: STD_LOGIC_VECTOR(3 downto 0) := "0001";
signal HONDREDS BUS: STD LOGIC VECTOR(3 downto 0) := "0000";
```

```
BIN_TO_BCD : process (IN_DATA)
    variable hex_src : STD_LOGIC_VECTOR(7 downto 0);
                : STD_LOGIC_VECTOR(11 downto 0);
    variable bcd
  begin
    bcd
              := (others => '0');
                := IN_DATA(7 downto 0);
    hex_src
    for i in hex_src'range loop
      if bcd(3 downto 0) > "0100" then
        bcd(3 downto 0) := bcd(3 downto 0) + "0011";
      end if;
      if bcd(7 downto 4) > "0100" then
        bcd(7 downto 4) := bcd(7 downto 4) + "0011";
      end if:
      if bcd(11 downto 8) > "0100" then
        bcd(11 downto 8) := bcd(11 downto 8) + "0011";
      end if;
      bcd := bcd(10 downto 0) & hex_src(hex_src'left);
           -- shift bcd + 1 new entry
      hex src := hex src(hex src'left - 1 downto hex src'right) & '0'; -- shift src
+ pad with 0
    end loop;
    HONDREDS BUS
                         <= bcd (11 downto 8);
    DECS_BUS
                      <= bcd (7 downto 4);
    ONES_BUS
                            <= bcd (3 downto 0);
  end process BIN_TO_BCD;
      INDICATE: process(CLK)
           type DIGIT_TYPE is (ONES, DECS, HUNDREDS);
           variable CUR_DIGIT
                                 : DIGIT_TYPE := ONES;
           variable DIGIT_VAL
                                  : STD_LOGIC_VECTOR(3 downto 0) :=
"0000";
           variable DIGIT_CTRL
                                  : STD_LOGIC_VECTOR(6 downto 0) :=
"0000000";
           variable COMMONS_CTRL: STD_LOGIC_VECTOR(2 downto 0)
= "000";
```

```
begin
               if (rising_edge(CLK)) then
                    if(RESET = '0') then
                          case CUR_DIGIT is
                               when ONES =>
                                     DIGIT_VAL := ONES_BUS;
                                     CUR_DIGIT := DECS;
                                     COMMONS_CTRL := "001";
                               when DECS =>
                                     DIGIT VAL := DECS BUS;
                                     CUR_DIGIT := HUNDREDS;
                                     COMMONS CTRL := "010";
                               when HUNDREDS =>
                                     DIGIT_VAL := HONDREDS_BUS;
                                     CUR_DIGIT := ONES;
                                     COMMONS_CTRL := "100";
                               when others =>
                                     DIGIT_VAL := ONES_BUS;
                                     CUR_DIGIT := ONES;
                                     COMMONS_CTRL := "000";
                          end case;
                          case DIGIT_VAL is
                                                  --abcdefg
                               when "0000" => DIGIT_CTRL :=
"1111110";
                               when "0001" => DIGIT CTRL :=
"0110000";
                               when "0010" => DIGIT_CTRL :=
"1101101";
                               when "0011" => DIGIT_CTRL :=
"1111001":
                               when "0100" => DIGIT_CTRL :=
"0110011";
                               when "0101" => DIGIT_CTRL :=
"1011011";
                               when "0110" => DIGIT_CTRL :=
"1011111";
                               when "0111" => DIGIT_CTRL :=
"1110000";
                               when "1000" => DIGIT_CTRL :=
"1111111";
```


```
when "1001" => DIGIT_CTRL :=
"1111011";
                                when others => DIGIT_CTRL := "0000000";
                           end case;
                     else
                          DIGIT_VAL := ONES_BUS;
                          CUR_DIGIT := ONES;
                           COMMONS_CTRL := "000";
                     end if:
                                 <= COMMONS_CTRL(0);
                     COMM 0
                     COMM_1
                                 <= COMMONS_CTRL(1);
                                 <= COMMONS_CTRL(2);
                     COMM 2
                     SEG_A <= DIGIT_CTRL(6);</pre>
                     SEG_B <= DIGIT_CTRL(5);</pre>
                     SEG_C <= DIGIT_CTRL(4);</pre>
                     SEG_D <= DIGIT_CTRL(3);
                     SEG_E <= DIGIT_CTRL(2);</pre>
                     SEG_F <= DIGIT_CTRL(1);</pre>
                     SEG_G <= DIGIT_CTRL(0);</pre>
                     DP
                          <= '0';
```

end if; end process INDICATE;


end Behavioral;



13. Створення файлу для кінцевої схеми та реалізація автомата



14. Модуляція роботи кінцевої схеми



15. Створення файлу конфігурації

```
CONFIG VCCAUX = "3.3";
# Clock 12 MHz
 NET "CLK"
                     LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;
Seven Segment Display
LOC = P117 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
             LOC = P116 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
   NET "SEG_G"
   NET "SEG_F"
             LOC = P115 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
            LOC = P113 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P112 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
   NET "SEG_E"
  NET "SEG_D"
  NET "SEG_C" LOC = P111 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
NET "SEG_B" LOC = P110 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
NET "SEG_A" LOC = P114 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
  NET "COMM_2" LOC = P124 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
NET "COMM_1" LOC = P121 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
NET "COMM_0" LOC = P120 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
NET "OVERFLOW"
                       LOC = P55 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
DP Switches
LOC = P70 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
   NET "IN_DATA(7)"
  NET "ENTER_OP1"
                     LOC = P80 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
                    LOC = P79 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P78 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
  NET "ENTER_OP2"
  NET "CALC"
  NET "RESET"
                    LOC = P75 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
```

Висновок: На даній лабораторній роботі я на базі стенда Elbert V2- Spartan 3A FPGA реалізував цифровий автомат для обчислення значення виразу.