西安交通大学考试题 A 卷

成绩


	,					
课 程 <u>计算机组成原理 A</u>						
系 别 考试日期 年	月日					
专业班号						
姓 名	期末 4					
一、多选一填空: (答案请直接填在空中) (10分	})					
1、某机指令字长 20 位,每个操作数的地址码为 8 位,指令	·分别为零地址、					
一地址和二地址 3 种格式。分别采用定长操作码和变长操作码	方案时,二地址					
指令的最多条数是。						
A.14 条,15 条						
B.15 条,16 条						
C.16条, 15条						
D.15条, 14条						
2、下列有关存储系统的叙述中,错误的是。						
A.Cache-主存之间的信息调度功能全部由硬件技术实现						
B.主存-辅存层次的主要作用是为程序员提供交大的访存等						
C.Cache-主存层次在提高 CPU 访存速度的同时增加了存储器的容量						
D.主存-辅存之间的信息调度功能通过软硬件结合的技术实现						
3、用 64K×1 位的 DRAM 芯片构成 1M×16 位的主存储器, 芯片内部存储元排						
列成正方形整列, 其刷新最大时间间隔为 4ms。则采用异步刷新时, 两次刷新						
操作的最大时间间隔为。						
Α.18με						
Β.17μs						
C.16µs						
D.15μs						
4、某 CRT 显示器, 采用逐行光栅扫描方式, 其帧频为 50Hz	z, 行频为 30KHz,					
点频为 24MHz, 那么该显示器的分辨率为						
A.800×600 B.1024×728						
C.1024×726						
D.1280×720						
D.1200~120	共6页 第1页					

	5、假设磁盘采用 DMA 方式与主机交换信息,其数据传输率为 8Mbps,平均传输的数据块长度为 4KB,若忽略预处理时间,则该磁盘机向 CPU 发出中断请求的间隔时间最少是。
١	Α.500μs
	Β.512μs
	C.4000μs
	D.4096μs
	6、假设某计算机的时钟频率为 20MHz, 其系统总线可并行传输 4 字节信息,
i	一个总线周期占用 2 个时候总周期,则总线带宽是。
I	A.10MBps
	B.20MBps
	C.30MBps
	D.40MBps
I	7、在下列叙述中,可以提高乘法运算速度的方法是。
I	I、先行进位加法 II、补码减法 III、阵列乘法 ♥
I	IV、多为乘法 V、阵列除法
I	A.全部可以
I	B.仅 I、III、IV·
I	C.仅 I 和 III
I	D.仅 III 和 IV
	8、下列关于 RISC 机的描述中, 不正确的是。
	A.指令种类少,格式和寻址方式比较规整
	B.通常采用优化编译技术
	C.通常采用微程序技术实现控制单元
	D.采用了流水线技术
	9、设某计算机的 CPU 主频为 10MHz, 每条指令的指令周期平均有 5 个时钟
	周期,则该机的平均指令执行速度是。 \
	A.1MIPS
	B.2MIPS
	C.4MIPS
	D.8MIPS
	10、下列有关微指令和微程序的描述中,不正确的是。
	A.每条微指令中都包含顺序控制字段
	B.微程序解释执行机器指令
	C.微程序存放在 CPU 中
	D.执行一条微指令可以发出多条微命令
	D.M.1 以以日本自分及田交本的中本
	est per
J	

共6页 第2页



二、简答题: (每小题 5 分,共 15 分)



1、设磁盘存储器有6个记录扇面,共有100道题,分8个扇区,每扇区存 储 1K 字节, 转速为 7200 转/分, 则该扇面存储器的总容量是多少字节? 数据传 输率是多少(Bps)?平均等待时间又是多少?

2、请列出补码一位乘比较法中每部部分积运算的运算规则表,并分析移位

次数、运算次数等规则。

3、在微指令格式设计中,微地址的形成方法有哪几种?请简述它们获得后 继微地址的方法。假设某机有 100 条指令, 平均每条指令由 5 条伪指令编制的 微程序实现,其中有一条取指伪指令是所有指令公用的。已知微指令长度为32 位,则控制存储器容量至少需要多大?

三、指令系统设计: (15分)

某 32 位计算机, CPU 中有 32 个通用寄存器, 主存容量为 4GB。指令字 节等于机器字长, 若该机指令系统课完成 138 种操作, 操作码位数固定, 且具 有立即寻址、直接寻址、间接寻址、寄存器间接寻址、变址寻址(通用寄存器 作为变址寄存器)、基址寻址(通用寄存器作为基址寄存器)和相对寻址7中 方式。

试回答: (要求: 答案中数据用2的幂形式表示)

(1) 画出一地址指令格式,并指出各字段的位数及作用:

(2) 直接寻址的最大范围; 🕠 👈

(3) 变址寻址的范围:

(4) 基址寻址的位移量范围; ◆ (5) 相对寻址的位移量范围。

四、主存设计: (15分)

在某计算机中, 主存储器可配置的最大容量为 16MB, 其中, 最低 1MB 为 ROM 区域,由 1M×4 位 EPROM 芯片组成,其余空间全部为 RAM 区域,由 1M×8 为 SRAM 芯片组成,某用户在购买该计算机时仅配置了 8MB 的主存,使用 年后该用户欲将其主存容量提升至最大

请问:

- (1) 假设该计算机采用单总线结构,那么,在其系统总线中数据线和地址 线分别最少是多少位?
- (2) 若系统总线中有 R/W (读/写) 和 MREQ (访存) 控制信号,请按照该用户初始购买计算机时主存配置情况,画出主存的原理性组成逻辑图,并通过系统总线与 CPU 相连。
- (3) 用户在提升计算机时,通过购买内存条来扩充主存容量,若市场上有如下几款内存条: 2M×8 位、4M×8 位、8M×16 位和 16M×16 位,请问该用户用该如何选择?

Author

五、中断系统: (15分)


设某机有 $A \times B \times C \times D$ 四级中断,并支持多重中断,其中断何应优先级按降序排列为: $D \to C \to B \to A$,若要将中断处理优先级改为: $A \to B \to C \to D$,试问:

1、若中断屏蔽字的每一位对应一级中断,该位为"0"表示允许该级中断,该 位为"1"表示屏蔽该级中断,则要实现上述中断处理优先次序,各级中断 处理程序的中断屏蔽字应如何设置(请将答案直接填入下表中)

中断处理程序	中 断 屏 蔽 字				
	A 级	B级	C级	D级	
A 级中断处理程序	1	1	1)	
B级中断处理程序	0		1	1	
C级中断处理程序	0	0	1	·)	
D级中断处理程序	0	D	0	(

2、若设中断服务程序的执行时间为 8μs (其中保存现场、开中断等额外开销需 3μs), CPU 平均指令周期为 1μs, CPU 响应中断的延迟时间忽略不计,现行程序的中断屏蔽字为 0000B,请根据下图所示时间轴给出中断请求时刻,完场上述中断处理优先级所对应的 CPU 执行程序的轨迹。

(答案请直接画在下图中)



六、数据表示与运算: (15分)

int x1 = -124;

假定在一个8位字长的计算机中,定点整数用单字长表示,其中带符号整数用补码表示(符号占1位);浮点数用双字长表示,阶码为8为移码(包括1位符号位),尾数用8位原码(包括1位符号位)。运行如下类C程序段:

int x2=116; unsigned int y1=x1; float f1=x1; int z1=x1+x2;

(1) 在该计算机中,无符号整数、带符号整数和规格化浮点数的表示范围 各是什么? (要求:用2的幂形式表示)

- (2)执行上述程序段后,所有变量的值在该计算机内的数据表示形式各是多少? 所有变量的值对应的十进制形式各是多少?
 - (3) 执行上述程序段后,哪些运算语句的执行结果发生了溢出?

共6页 第5页


1. I. 0,000000; 0. 100000 D

七、数据通路设计: (15分)

某计算机主要操作不见如下图示所示。改图相关解释如下:

R0~R3:通用寄存器, IR:指令寄存器, PC:程序计数器(具有自增功能), A、B:暂存器, MM:主存储器, MDR:存储器数据寄存器, MAR:存储器地址寄存器, ALU:多功能算数/逻辑运算单元。

带箭头的实线表示数据线。



请完成下列内容:

- (1)请指出该 CPU 次啊用了那种总线结构?补充各部件间的主要连接线,并注明数据流动方向;
- (2) 画出指令"ADD RI, R2"的指令周期流程图,并给出相应的控制信号,该指令的功能是: RI←(RI)+(R2)。

 (PC)

 (PC)


 (PC)

 (PC)

 (PC)

 (PC)

 (PC)



共6页 第6页