

计算机组成原理






第七章 控制器 刃题解答




- □ 7.1什么是指令周期、机器周期和时钟周期? 三者有何关系? 能不能说机器的主频越快,机器的速度就越快? 为什么?
- □答: CPU每取出并执行一条指令所需的全部时间叫指令周期; 机器周期是在同步控制的机器中,执行指令周期中一步相对完整的操作(指令步)所需时间,通常安排机器周期长度=主存周期; 时钟周期是指计算机主时钟的周期时间,它是计算机运行时最基本的时序单位,对应完成一个微操作所需时间,通常时钟周期=计算机主频的倒数。一个机器周期可以包含多个时钟周期。
- □ 不能说机器的主频越快,机器的速度就越快。因为机器的速度不仅与主频有关,还与数据通路结构、时序分配方案、ALU运算能力、指令功能强弱等多种因素有关,要看综

人六田




- □ 7.2 请分别分析用硬布线和门阵列两种组合逻辑控制单元设计技术设计控制器的特点。
- □解:这两种技术采用的设计方法一样,均为组合逻辑设计技术,但实现方法不一样。硬布线控制单元基于传统的逻辑门电路组合逻辑设计方法来构建控制单元,门阵列控制器则采用集成度更高、性能更好的门阵列芯片,利用硬件描述语言等工具编程完成逻辑设计、通过烧制实现门阵列芯片内部的电路制作。



- □ 7.8 假设主脉冲源频率为10MHz, 在此条件下:
 - (1) 要求一个CPU周期中产生5个等间隔的节拍脉冲, 试画出时序产生器的逻辑图及时序波形图;
 - (2) 如果主脉冲源频率变为5MHz,要求一个CPU周期中产生3个节拍脉冲, T_1 =200ns, T_2 =400ns, T_3 =200ns,试画出时序产生器的逻辑图及时序波形图。


第七章 7.8 (1) 解 时序产生器




(1) 时序产生器逻辑图如下:

节拍译码 逻辑如下: $T_1=C_1\cdot/C_2$ $T_2=C_2\cdot/C_3$ $T_3=C_3\cdot/C_4$ $T_4=C_4$


 $T_5 = /C_1$




第七章 7.8 (1) 解 时序波形图



□ 时序波形图如下:



第七章 7.8 (2) 解 时序产生器




(2) 时序产生器逻辑图如下:

节拍译码逻辑如下:


$$T_1 = C_1 \cdot / C_2$$

$$T_2 = C_2$$


$$T_3 = /C_1$$




第七章 7.8 (2) 解 时序波形图



□ 时序波形图如下:






- □ 7.9 设微处理器的主频为16MHz,平均每条指令的执行时间为两个机器周期,每个机器周期由两个时钟脉冲组成,问:
 - (1) 存储器为"0等待", 求出机器运算速度;

(注: "0等待"表示存储器可在一个机器周期完成读/写操作,因此不需要插入等待时间。)

(2) 假如每两个机器周期中有一个是访存周期,且访存周期需插入1个时钟周期的等待时间,求机器运算速度。

第七章 7.9 解



(1) 存储器为"0等待"时:

时钟周期=1/16MHz=1/(16×10⁶)=0.0625×10⁻⁶=62.5ns

机器周期 = 62.5ns×2 = 125ns

平均指令周期 = 125ns×2 = 250ns

机器运算速度=1/250ns=0.004×10⁹=4MIPS

$$= 2 \times 2 = 4CPI$$


(2) 访存周期 = 62.5ns×3 = 187.5ns

平均指令周期 = 125ns + 187.5ns = 312.5ns


机器运算速度 = 1/312.5ns = 0.0032×10⁹ = 3.2MIPS

$$= 2 + 3 = 5$$
CPI

第七章 7.9 评注




□ 评注: 本题为计算机速度指标计算题。计算机运算速度 是计算机主要技术指标之一,普遍采用单位时间内执行 指令的平均条数来衡量,常用MIPS(每秒执行百万条指 令数)及CPI(执行一条指令所需时钟周期数)作为计 量单位,本题的求解就是围绕这两个单位进行的。通过 本题的计算, 主要要求分清计算机工作时间中"指令周 期—机器周期—时钟周期"三种周期的层次关系,一般 而言,一个指令周期可划分为若干个机器周期,一个机 器周期又可划分为若干个时钟周期, 而时钟周期又是由 主频的倒数决定的。




- □ 7.10 设某机主频为8MHz,每个机器周期平均含2个时钟周期,每条指令平均有2.5个机器周期,试问:
 - (1) 该机的平均指令执行速度为多少 MIPS?
 - (2) 若机器主频不变,但每个机器周期平均含4个时钟周期,每条指令平均有5个机器周期,则该机的平均指令执行速度又是多少MIPS?
 - (3) 由此可得出什么结论?
- □解:先通过主频求出时钟周期,再求出机器周期和平均 指令周期,最后通过平均指令周期的倒数求出平均指令 执行速度。计算如下:

第七章 7.10 解




- (1) 时钟周期=1/8MHz=0.125×10⁻⁶ =125ns
- □ 机器周期=125ns×2=250ns
- □ 平均指令周期=250ns×2.5= 625ns=0.625µs
- □ 平均指令执行速度=1/625ns =1.6MIPS
- (2) 当参数改变后
- □ 机器周期= 125ns×4=500ns=0.5µs
- □ 平均指令周期=0.5μs×5=2.5μs
- □ 平均指令执行速度=1/2.5µs=**0.4MIPS**
- (3) 结论:两个主频相同的机器,执行速度不一定一样。



- □ 7.11 某CPU的主频为8MHz,若已知每个机器周期平均 包含4个时钟周期,该机的平均指令执行速度为 0.8MIPS,
 - (1) 试求该机的平均指令周期及每个指令周期含几个机器周期?
 - (2) 若改用时钟周期为0.4µs的CPU芯片,则计算机的平均指令执行速度为多少MIPS?
 - (3) 若要得到平均每秒40万次的指令执行速度,则应采用主频为多少的CPU芯片?

第七章 7.11 (1) (2) 解



□ 解:


(1) 先通过主频求出时钟周期时间,再进一步求出机器周期和平均指令周期。

时钟周期=1/8MHz=0.125×10⁻⁶=125ns 机器周期=125ns×4=500ns=0.5μs 平均指令周期=1/0.8MIPS=1.25×10⁻⁶=1.25μs 每个指令周期所含机器周期个数= 1.25μs/0.5μs=2.5个

(2) 当芯片改变后,相应参数变为:

机器周期=0.4µs×4=1.6µs 平均指令周期=1.6µs×2.5=4µs 平均指令执行速度=1/4µs=0.25MIPS

第七章 7.11 (3) 解



(3) 若要得到平均每秒40万次的指令执行速度,则应采用的 主频为:


平均指令周期=1/0.4MIPS=2.5×10-6=2.5µs

机器周期=2.5µs÷2.5=1µs


时钟周期=1µs÷4=0.25µs

主频=1/0.25µs=4MHz


应采用主频为4MHz的CPU芯片。



- □ 7.13 在微程序控制器中,微程序计数器µPC可以用具有加1功能的微地址寄存器µMAR来代替,试问程序计数器PC是否可以用具有加1功能的存储器地址寄存器MAR代替?为什么?
- 解:在微程序控制器中,微程序计数器μPC可以用具有加1功能的微地址寄存器μMAR来代替,但程序计数器PC不可以用具有加1功能的存储器地址寄存器MAR代替,因为控存中存放的全部是微程序,μMAR中存放的全部是微地址,μMAR的功能已等同于μPC,因此可以代替。而存储器的工作性质与控存完全不同,它是一个公用的存储部件,当指令执行期间需要取数据时,数据地址送入MAR,如果此时MAR中放有程序地址,则该地址将被破坏。



- □ 7.15 某32位机共有微操作控制信号52个,构成5个相斥类的微命令组,各组分别包含4个、5个、8个、15个和20个微命令。已知可判定的外部条件有CY和ZF两个,微指令字长29位。
 - (1) 采用增量与下址字段相结合方式设计水平型微指令格式;
 - (2) 可由微指令直接访问的控制存储器的容量应为多大?
- □ 解:
 - (1) 5个相斥微命令组分别用A、B、C、D、E表示,水平型微指令格式如下:



(2) 控存容量 = $2^8 \times 29 = 256 \times 29$ 位




- □ 7.16 某微程序计算机具有16条 指令M₁~M₁₆,每条微指令要产 生的微命令信号如下表所示:
- □ 表中, a~p分别对应16种不同 的微命令,假设一条微指令长20 位,其中顺序控制字段为10位, 存容量为512×20位。

 - (2) 采用断定方式设计此机微指令 的顺序控制字段格式。 序可实现8路分支转移, ~T。四种状态进行测试, T_ο决定微地址最低位μA₀; T₁决 定次低位µA1; T2、T3共同决定 μA_{20}

微指令	所包含的微命令
\mathbf{M}_{1}	a, c, d, f, g, p
\mathbf{M}_2	c, d, j
\mathbf{M}_3	a, c, d, j, l
\mathbf{M}_4	c
\mathbf{M}_{5}	a, b, c, d, e, f
\mathbf{M}_{6}	a, c, d
\mathbf{M}_7	a, c, d, g, h, l
$\mathbf{M_8}$	a, b, c, d
M_9	a, c, d, i, j, m
\mathbf{M}_{10}	c, d
M ₁₁	a, c, d, f, g, k
\mathbf{M}_{12}	a, b, c, d, m
M ₁₃	a, c, d, j, l, n
M ₁₄	а, с
M ₁₅	a, b, c, d, m, o
M ₁₆	a, c, d, g

第七章 7.16(1) 解



- (1) 据题意,微指令操作控制字段位数为10位,而微命令个数为16个,因此设计操作控制字段格式时,不可能全部采用速度最快的不译法,只能采用混合编码法。为便于分析微命令间的互斥关系,可利用下表进行观察(见下页):
- □由于每条微指令最多包含6个微命令,因此可考虑将整个操作控制字段分为6组,组内微命令互斥,组间微命令相容。 互斥组可由下页表得出。操作控制字段格式设计如下:

1	2	1	1	3	2	
	a	bgj	c	d	ehi kno p	flm


口 由表知, a、c、d三个微命令使用最多,直接采用不译法表示,使用最少的7个微命令构成7互斥组,与另两个3互斥组一起,采用分段直接编译法表示,正好用满10位操作控制位。

第七章 7.16(1) 微命令关系表



微指令	a	b	c	d	e	f	g	h	i	j	k	l	m	n	0	p
$\mathbf{M_1}$			\nearrow	$\sqrt{}$		$\sqrt{}$	$\sqrt{}$									
$\mathbf{M_2}$			$\sqrt{}$	$\sqrt{}$						$\sqrt{}$						
M_3	V		$\sqrt{}$	$\sqrt{}$						$\sqrt{}$		$\sqrt{}$				
$\mathbf{M_4}$			$\sqrt{}$													
\mathbf{M}_{5}	V		$\sqrt{}$	√		√										
\mathbf{M}_{6}	√															
\mathbf{M}_7	V		$\sqrt{}$				$\sqrt{}$	V				V				
M ₈	V	V	$\sqrt{}$	V												
M_9	V		$\sqrt{}$	V					1				V			
M ₁₀			√	√												
M ₁₁	V		√	√		V	√				√					
M ₁₂	√	V	√	√												
M ₁₃	V		$\sqrt{}$	$\sqrt{}$						$\sqrt{}$		$\sqrt{}$		$\sqrt{}$		
M ₁₄	V		V													
M ₁₅	V	V	$\sqrt{}$	V									V		V	
M ₁₆	V		√	√			√									

第七章 7.16(2) 解



(2) 512=29, 微地址需9位,设微地址格式如下:


I	μA_{8}	μA_7	μA ₆	μA ₅	μA_{4}	μA ₃	μA_2	μA_1	μA_0
•	. 0	• /	, u	• 5	• •	• 5	• <i>4</i>	• 1	• 0

□ 顺序控制字段格式安排如下:

- □ 其中: 非测试地址部分可由微程序指定微地址的高6位, 测试条件部分决定微地址的低3位, 定义方式如下:
- □ C字段: 00— $\mu A_2 = 0$; 10— $\mu A_2 = T_2$

$$01$$
— $\mu A_2 = 1$; 11 — $\mu A_2 = T_3$

- □ B字段: 0— $\mu A_1 = 0$; 1— $\mu A_1 = T_1$
- □ A字段: 0—— $\mu A_0 = 0$; 1—— $\mu A_0 = T_0$




□ 7.18设某计算机CPU的微指令格式如下:

操作控制转移条件下地址操作控制字段顺序控制字段


- □ 若采用水<mark>平型微指令格式,转移条件字段使用直接控制方</mark> 式,控制微程序转移的条件共有4个,微程序可在整个控 存空间实现转移。试回答:
 - (1) 假设该机指令系统有100条指令,平均每条指令的执行阶段由6条微指令编制的微程序实现。另有2段微程序是所有指令公用的,其中取指令微程序段由5条微指令组成,中断隐指令微程序段由8条微指令组成。则控制存储器至少需要多少个存储单元?

第七章 7.18 (候)



- (2) 假设该机的微命令中分别有1个16互斥组、1个8互斥组、 1个7互斥组、2个3互斥组和2个2互斥组,还有4个微命令 与其它微命令是相容的。当采用字段直接编码法设计时 ,操作控制字段中每个小字段各需多少位?操作控制字 段共需要多少位?
- (3) 请进一步设计上述微指令格式中的顺序控制字段,其转 移条件字段和下地址字段分别需要多少位? 一个完整的 微指令格式总共需要多少位?

第七章 7.18 解 (解法一)



- (1) 最小控存容量=100×6+5+8=613个存储单元
- (2)操作控制字段中每个小字段分别需要:

5、4、3、2、2、2、2、1、1、1、1位

操作控制字段总位数=5+4+3+2×4+1×4=12+8+4=24位

(3) 顺序控制字段格式如下:


24	4	10		
操作控制	转移条件	下地址		

其中:由于使用<mark>直接控制</mark>方式,故转移条件字段需4位(每条指令均能 实现转移);

由于29=512<613<1024=210, 故下地址字段要10位。

完整的微指令格式总位数=24+10+4=38位

第七章 7.18 解 (解法二)



- (1) 最小控存容量=100×6+5+8=613个存储单元
- (2)操作控制字段中每个小字段分别需要:

5、4、3、2、2、2、2、1、1、1、1位

操作控制字段总位数=5+4+3+2×4+1×4=12+8+4=24位

(3) 顺序控制字段格式如下:

24	3	10
操作控制	转移条件	下地址


其中:由于使用直接控制方式,故转移条件字段需3位:

000: 无条件转移, 001~100: 按T0~T3条件转移, 101~110: 保留,

111: 顺序执行


由于29=512<613<1024=210, 故下地址字段要10位。

完整的微指令格式总位数=24+10+3=37位




□ 7.16 微指令操作控制字段有哪些常用的微命令编码方式? 各有何特点? 假设某机有80条指令, 平均每条指令由6条微指令编制的微程序实现, 其中有一条取指微指令是所有指令公用的。已知微指令长度为32位,则控制存储器容量至少需要多大?

第七章 7.19 解



- □ 微指令操作控制字段常用的微命令编码方式有3种:直接控制法(不译法)、分段直接编译法(字段直接编码法)、混合表示法(混合编码法)。
- □特点:直接控制法每个微命令直接用1位0、1编码表示, 产生微命令的速度最快,但在微命令个数较多时会导致 微指令过长难以实现。仅适用于控制较简单的场合。
- □ 分段直接编译法采用按互斥-相容关系对微命令分组的方式组织微命令。组内微命令是互斥的,一条微指令中,每组只能发一个微命令。不同小组微命令是相容的,可同时发。这种方法既照顾了微指令译码速度,又可有效地压缩微指令长度,是一种非常实用的编码方式。
- □ 混合表示法是直接控制法和分段直接编译法的结合,兼 两种方法优点,实用性得到提高。

第七章 7.19 解续



- □ 假设某机80条指令,平均每条由6条微指编制微程序实现,其中取指微指是所有指令公用的。已知微指令长度为32位,则
- □ 控制存储器最小容量=(80×5+1)×32 = 401×32位