

# 单周期CPU的控制器及顶层设计

## 1. 控制器的设计

### 2.1. 关于MIPS指令类型

| 类型     | 31_26位 | 25_21位        | 20_16位        | 15_11位        | 10_6位 | 5_0位 |
|--------|--------|---------------|---------------|---------------|-------|------|
| R      | 操作码    | 源操作数<br>1(rs) | 源操作数<br>2(rt) | 目的操作数<br>(rd) | 移位位数  | 功能码  |
| I(立即数) | 操作码    | 源操作数<br>1(rs) | 目的操作数<br>(rt) | 立即数           | 立即数   | 立即数  |
| J(跳转)  | 操作码    | 立即数           | 立即数           | 立即数           | 立即数   | 立即数  |

**1** 对于R型指令

- 31\_26位全0(special类型)，需要再根据5\_0位决定指令类型
- 对于R型指令，10\_6位为移位位数，当指令不涉及位移时全部置0

**2** 对于I型指令：直接由5\_0位决定指令类型


**3** 对于J型指令：

- `j`：无条件跳转
- `jal`：无条件跳转并链接
- `jr`：寄存器跳转(其实这个指令是R型的)
- `jalr`：寄存器跳转并链接(其实这个指令是R型的)

### 2.2. 模块接口：详见CPU的整体数据通路

| 信号名      | 方向     | 描述                           |
|----------|--------|------------------------------|
| Op       | input  | 操作码，指令的31-26位                |
| Funct    | input  | 功能码，指令的5-0位                  |
| Zero     | input  | 判断alu运算的结果是否为0，便于 bne beq的操作 |
| RegWrite | output | 寄存器写信号                       |
| MemWrite | output | 存储器写信号                       |
| EXTOp    | output | 立即数扩展信号，决定立即数是零扩展还是符号扩展      |
| ALUOp    | output | ALU控制信号，决定了alu采用何种操作         |
| NPCOp    | output | PC控制信号，决定了PC如何更新自己           |
| ALUSrc   | output | 决定传入ALU的B的值，来自立即数还是寄存器组      |

| 信号名     | 方向     | 描述                      |
|---------|--------|-------------------------|
| ALUSrcA | output | 决定传入ALU的A的值，来自寄存器组还是偏移量 |
| GPRSe1  | output | 决定将运算结果回送哪个寄存器          |
| WDSe1   | output | 要将什么数据写回寄存器             |



## 2.3. 功能1：确定指令类型

根据Op(操作码)和Funct(功能码)

### 2.3.1. 对于I型指令

只需通过Op，即可判断其类型，例如

```
1 wire i_addi = ~Op[5]&~Op[4]& Op[3]&~Op[2]&~Op[1]&~Op[0];
2 //addi指令的操作码是001000，当Op所代表的指令是addi时，就会有i_addi=1
```

以此类推有：

```
1 wire i_ori = ~Op[5]&~Op[4]& Op[3]& Op[2]&~Op[1]& Op[0]; // ori
2 wire i_lw = Op[5]&~Op[4]&~Op[3]&~Op[2]& Op[1]& Op[0]; // lw
3 wire i_sw = Op[5]&~Op[4]& Op[3]&~Op[2]& Op[1]& Op[0]; // sw
4 wire i_beq = ~Op[5]&~Op[4]&~Op[3]& Op[2]&~Op[1]&~Op[0]; // beq
5 wire i_lui = ~Op[5]&~Op[4]& Op[3]& Op[2]& Op[1]& Op[0]; // lui
6 wire i_slti = ~Op[5]&~Op[4]& Op[3]& ~Op[2]& Op[1]& ~Op[0]; // slti
7 wire i_bne = ~Op[5]&~Op[4]& ~Op[3]& Op[2]& ~Op[1]& Op[0]; // bne
8 wire i_andi = ~Op[5]&~Op[4]& Op[3]& Op[2]& ~Op[1]& ~Op[0]; //andi
```

## 2.3.2. 对于R型指令

其Op全为0，需要通过Func来判断其类型，例如

```
1 //rtype用于检测当前执行的指令是否为R型，|Op将Op的所有位或在一起，当指令为R型时
  才有~|Op=1
2 wire rtype = ~|Op;
3 //确定了指令为R型后，例如add的功能码为100000，当Func所指为add时，才会有
  i_add=1
4 wire i_add = rtype&
  Func[5]&~Func[4]&~Func[3]&~Func[2]&~Func[1]&~Func[0];
```


以此类推有：

```
1 wire i_add = rtype&
  Func[5]&~Func[4]&~Func[3]&~Func[2]&~Func[1]&~Func[0]; // add
2 wire i_sub = rtype& Func[5]&~Func[4]&~Func[3]&~Func[2]&
  Func[1]&~Func[0]; // sub
3 wire i_and = rtype& Func[5]&~Func[4]&~Func[3]&
  Func[2]&~Func[1]&~Func[0]; // and
4 wire i_or = rtype& Func[5]&~Func[4]&~Func[3]&
  Func[2]&~Func[1]& Func[0]; // or
5 wire i_slt = rtype& Func[5]&~Func[4]& Func[3]&~Func[2]&
  Func[1]&~Func[0]; // slt
6 wire i_sltu = rtype& Func[5]&~Func[4]& Func[3]&~Func[2]&
  Func[1]& Func[0]; // sltu
7 wire i_addu = rtype&
  Func[5]&~Func[4]&~Func[3]&~Func[2]&~Func[1]& Func[0]; //
  addu
8 wire i_subu = rtype& Func[5]&~Func[4]&~Func[3]&~Func[2]&
  Func[1]& Func[0]; // subu
9 wire i_sll = rtype&
  ~Func[5]&~Func[4]&~Func[3]&~Func[2]&~Func[1]&~Func[0]; //sll
10 wire i_nor = rtype& Func[5]&~Func[4]&~Func[3]& Func[2]&
  Func[1]& Func[0]; //nor
11 wire i_srl = rtype&
  ~Func[5]&~Func[4]&~Func[3]&~Func[2]&Func[1]&~Func[0]; //srl
12 wire i_sllv = rtype&
  ~Func[5]&~Func[4]&~Func[3]&Func[2]&~Func[1]&~Func[0];
  //sllv
13 wire i_srlv = rtype&
  ~Func[5]&~Func[4]&~Func[3]&Func[2]&Func[1]&~Func[0]; //srlv
```

### 2.3.3. 对于跳转指令

```
1 //j指令的操作码是000010，当Op与000010匹配时，i_j信号被置为1，表示当前指令为j
2 wire i_j = ~Op[5]&~Op[4]&~Op[3]&~Op[2]& Op[1]&~Op[0];
3
4 //jal指令的操作码是000011，当Op与000011匹配时，i_jal信号被置为1，表示当前指令为jal
5 wire i_jal = ~Op[5]&~Op[4]&~Op[3]&~Op[2]& Op[1]& Op[0];
6
7 //jr是一个R型指令，因此首先检查Op是否表示R型指令 rtype = ~|Op
8 //检查Funct字段是否匹配jr指令的Funct码001000，如果匹配，i_jr被置为1
9 wire i_jr = rtype & ~Funct[5] & ~Funct[4] & Funct[3] & ~Funct[2] &
~Funct[1] & ~Funct[0];
10
11 //jalr也是一个R型指令，所以同样先检查Op是否为0
12 //检查Funct字段是否匹配jalr指令的Funct码001001，如果匹配，i_jalr被置为1
13 wire i_jalr = rtype & ~Funct[5] & ~Funct[4] & Funct[3] & ~Funct[2]
& ~Funct[1] & Funct[0];
```

### 2.4. 功能2：NPCOp决定PC下一步的行为



#### 1 四路选择机制

| 条件       | 对应宏        | 含义                       |
|----------|------------|--------------------------|
| NPCOp=00 | NPC_PLUS4  | 普通情况下，PC 值加 4，即执行顺序下一条指令 |
| NPCOp=01 | NPC_BRANCH | 分支指令，PC 值根据分支条件和偏移量计算    |
| NPCOp=10 | NPC_JUMP   | 无条件跳转指令，PC 值直接跳转到指定地址    |
| NPCOp=11 | NPC_JUMPR  | 寄存器跳转指令，PC 值根据寄存器内容跳转    |

#### 2 有关指令

##### 1. 分支情况

- 1 //i\_beq & zero表示当执行beq(分支若等于)指令，并且结果为零(相等)时，采用分支逻辑计算PC
- 2 //i\_beq & ~zero表示当执行bne(分支若不等)指令，并且结果非零(不等)时，采用分支逻辑计算PC

## 2. 寄存器跳转

- 1 //i\_jr 和 i\_jalr 是寄存器跳转指令，PC的值将基于寄存器的内容


## 3. 无条件跳转

- 1 //i\_j和i\_jal表示无条件跳转/无条件跳转并链接指令，PC直接跳转到指定地址

### 3 代码实现

- 1 //当为分支跳转or寄存器跳转时，设置NPCOp=x1
- 2 assign NPCOp[0] = i\_beq & zero | i\_bne & ~zero | i\_jr | i\_jalr;
- 3
- 4 //当为无条件跳转or寄存器跳转时，设置NPCOp=1x
- 5 assign NPCOp[1] = i\_j | i\_jal | i\_jr | i\_jalr;

## 2.5. 功能3：EXTOp决定立即数的位扩展方式




### 1 二路选择机制

| 条件      | 含义               |
|---------|------------------|
| EXTOp=1 | 进行有符号数的扩展，高位补符号位 |
| EXTOp=0 | 进行无符号数的扩展，高位补0   |

### 2 代码实现：对涉及高位补符号位的指令做如下处理

- 1 assign EXTOp = i\_addi | i\_lw | i\_sw | i\_lui | i\_slti; // signed extension

## 2.6. 功能4： 决定将什么东西输入ALU



### 2.6.1. ALUSrc: 确定给ALU的B端输入

#### 1 二路选择机制

| 条件       | 含义                     |
|----------|------------------------|
| ALUSrc=1 | ALU 的 B 操作数从指令的立即数字段获取 |
| ALUSrc=0 | ALU 的 B 操作数从寄存器获取      |

#### 2 涉及立即数的一些指令

- `i_lw` (加载字)/ `i_sw` (存储字): 加载或存储要涉及地址, 一般是通过A端输入基地址 (来自寄存器), B端输入立即数来寻址的
- `i_addi` (立即数加法)/ `i_ori` (立即数或运算)/ `i_andi` (立即数与运算): 涉及寄存器数和立即数的算术逻辑运算, A端输入寄存器数, B端输入立即数
- `i_lui` (加载上部立即数): 将一个立即数加载到寄存器的高16位中, B 操作数来自立即数
- `i_slti` (立即数设立小于): 比较寄存器和一个立即数, 寄存器数<立即数则返回1

#### 3 代码实现:

```
1 | assign ALUSrc      = i_lw | i_sw | i_addi | i_ori | i_lui | i_slti |  
   | i_andi;
```

### 2.6.2. ALUSrcA: 确定给ALU的A端输入


#### 1 二路选择机制

| 条件        | 含义                 |
|-----------|--------------------|
| ALUSrcA=1 | ALU 的A操作数从指令的偏移量字段 |
| ALUSrcA=0 | ALU 的A操作数从寄存器获取    |

#### 2 代码实现：对设计移位的指令

```
1 | assign ALUSrcA = i_sll | i_srl; // ALU A 来自shamt字段
```

## 2.7. 功能5：ALUOp决定ALU执行什么操作



#### 1 ALU的控制机制

| ALU 操作码 | 对应宏      | 含义     |
|---------|----------|--------|
| 4'b0000 | ALU_NOP  | 无操作    |
| 4'b0001 | ALU_ADD  | 加法     |
| 4'b0010 | ALU_SUB  | 减法     |
| 4'b0010 | ALU_BNE  | 分支不等于  |
| 4'b0011 | ALU_AND  | 与操作    |
| 4'b0011 | ALU_ANDI | 立即数与操作 |
| 4'b0100 | ALU_OR   | 或操作    |

| ALU 操作码 | 对应宏      | 含义      |
|---------|----------|---------|
| 4'b0101 | ALU_SLT  | 设立小于    |
| 4'b0101 | ALU_SLTI | 立即数设立小于 |
| 4'b0110 | ALU_SLTU | 无符号设立小于 |
| 4'b0111 | ALU_SLLV | 变量逻辑左移  |
| 4'b1000 | ALU_SLL  | 逻辑左移    |
| 4'b1001 | ALU_NOR  | 或非操作    |
| 4'b1010 | ALU_LUI  | 加载上部立即数 |
| 4'b1011 | ALU_SRL  | 逻辑右移    |
| 4'b1100 | ALU_SRLV | 变量逻辑右移  |

and so on.....

## 2 代码实现


```
1 //这些操作对应的ALU操作码都是xxx1
2 assign ALUOp[0] = i_add | i_lw | i_sw | i_addi | i_and | i_slt |
  i_addu | i_nor | i_slti | i_andi | i_srl | i_sllv;
3
4 //这些操作对应的ALU操作码都是xx1x
5 assign ALUOp[1] = i_sub | i_beq | i_and | i_sltu | i_subu | i_lui |
  i_bne | i_andi | i_srl | i_sllv;
6
7 //这些操作对应的ALU操作码都是x1xx
8 assign ALUOp[2] = i_or | i_ori | i_slt | i_sltu | i_slti | i_sllv |
  i_srlv;
9
10 //这些操作对应的ALU操作码都是1xxx
11 assign ALUOp[3] = i_sll | i_nor | i_lui | i_srl | i_srlv;
```

依次执行这四行，得到的ALUOp便指示了ALU的操作



## 2.8. 功能6：写回时的写使能

### 2.8.1. RegWrite：寄存器写使能



#### 1 RegWrite信号：

1. 控制是否将操作的结果写回到寄存器中(RegWrite=1写回)
2. 该信号的设置取决于当前执行的指令类型


#### 2 以下两种情况才需要写回

1. 指令为R型(jr除外),
2. 指令为lw/addi/iri/jar/lui/slti/andi/jalr时, 需要写回给寄存器

#### 3 代码实现

```
1 RegWrite = rtype & ~i_jr | i_lw | i_addi | i_ori | i_jal | i_lui |  
  i_slti | i_andi | i_jalr;
```

### 2.8.2. MemWrite：内存写使能



#### 1 MemWrite信号：


1. 为1时结果可以写回到内存，主要用于执行特定需要写内存指令时，激活内存写
2. MIPS中其实也只有sw指令需要执行内存操作，用于将数据从寄存器写入到内存中的指定地址

2 代码实现：

```
1 MemWrite = i_sw;
```

## 2.9. 功能7：数据写回写什么/写到哪

### 2.9.1. WDSel：要将什么数据写回？（图右下角）




1 四路选择机制

| 条件       | 含义                     |
|----------|------------------------|
| WDSel=00 | 数据来自 ALU 的运算结果         |
| WDSel=01 | 数据来自内存，对应的指令有且只有内存加载lw |
| WDSel=10 | 数据来自程序计数器，通常用于跳转并链接指令  |
| WDSel=11 | 操作非法                   |

2 代码实现：首先默认是有WDSel=00的

```
1 //当执行lw指令，会有WDSel=01，意味着写回阶段应该从内存读取数据并写入指定寄存器
2 assign WDSel[0] = i_lw;
3 //当执行跳转指令时，会有WDSel=10，指示写回阶段的数据应该来自PC
4 assign WDSel[1] = i_jal | i_jalr;
```

## 2.9.2. GPRSel: 要写回到那个通用寄存器? (左下角)



### 1 关于RD和RT寄存器

1. 在R型指令中，`RD` 字段指定了运算结果应该被写入的寄存器
2. 在I型指令中，`RT` 字段指定了运算结果应该被写入的寄存器

### 2 四路选择机制

| 条件        | 含义   |
|-----------|--|
| GPRSel=00 | 对应R型指令，将运算结果送给由指令中的 <code>RD</code> 字段指定的寄存器 |
| GPRSel=01 | 对应I型指令，将运算结果送给由指令中的 <code>RT</code> 字段指定的寄存器 |
| GPRSel=10 | 对应jal命令，执行该指令时，结果统一写入31号寄存器                  |
| GPRSel=11 | 操作非法   |

### 3 代码实现：首先默认是有GPRSel=00的

```
1 //当执行lw, addi, ori, lui, slti, andi指令之一时，会有GPRSel=01，对应i指令
2 assign GPRSel[0] = i_lw | i_addi | i_ori | i_lui | i_slti | i_andi;
3 //当执行jal指令之一时，会有GPRSel=10，对应jal指令
4 assign GPRSel[1] = i_jal;
```

## 2.10. 总体代码 alu.v

```
1 `include "ctrl_encode_def.v"
2
3 module ctrl(Op, Funct, Zero,
4             RegWrite, MemWrite,
5             EXTOp, ALUOp, NPCOp,
6             ALUSrc, GPRSel, WDSe1, ALUSrcA
7             );
8
9 input [5:0] Op;           // opcode
```

```

10 input [5:0] Funct;    // funct
11 input      Zero;
12
13 output      RegWrite; // control signal for register write
14 output      MemWrite; // control signal for memory write
15 output      EXTop;    // control signal to signed extension
16 output [3:0] ALUOp;   // ALU operation
17 output [1:0] NPCOp;   // next pc operation
18 output      ALUSrc;   // ALU source for B  0:B来自RD2; 1:B来自立即数
19 output      ALUSrcA; // ALU source for A  0:A来自RD1;  1:A来自shamt
20 output [1:0] GPRSel;  // general purpose register selection 对应A3选
    择器
21 output [1:0] WDSel;   // (register) write data selection 对应连接WD的
    选择器
22
23 //R型指令
24 wire rtype = ~|Op;
25 wire i_add = rtype&
    Funct[5]&~Funct[4]&~Funct[3]&~Funct[2]&~Funct[1]&~Funct[0]; // add
26 wire i_sub = rtype& Funct[5]&~Funct[4]&~Funct[3]&~Funct[2]&
    Funct[1]&~Funct[0]; // sub
27 wire i_and = rtype& Funct[5]&~Funct[4]&~Funct[3]&
    Funct[2]&~Funct[1]&~Funct[0]; // and
28 wire i_or  = rtype& Funct[5]&~Funct[4]&~Funct[3]&
    Funct[2]&~Funct[1]& Funct[0]; // or
29 wire i_slt = rtype& Funct[5]&~Funct[4]& Funct[3]&~Funct[2]&
    Funct[1]&~Funct[0]; // slt
30 wire i_sltu = rtype& Funct[5]&~Funct[4]& Funct[3]&~Funct[2]&
    Funct[1]& Funct[0]; // sltu
31 wire i_addu = rtype&
    Funct[5]&~Funct[4]&~Funct[3]&~Funct[2]&~Funct[1]& Funct[0]; // addu
32 wire i_subu = rtype& Funct[5]&~Funct[4]&~Funct[3]&~Funct[2]&
    Funct[1]& Funct[0]; // subu
33 wire i_sll = rtype&
    ~Funct[5]&~Funct[4]&~Funct[3]&~Funct[2]&~Funct[1]&~Funct[0]; //sll
34 wire i_nor = rtype& Funct[5]&~Funct[4]&~Funct[3]& Funct[2]&
    Funct[1]& Funct[0]; //nor
35 wire i_srl = rtype&
    ~Funct[5]&~Funct[4]&~Funct[3]&~Funct[2]&Funct[1]&~Funct[0]; //srl
36 wire i_sllv = rtype&
    ~Funct[5]&~Funct[4]&~Funct[3]&Funct[2]&~Funct[1]&~Funct[0]; //sllv
37 wire i_srlv = rtype&
    ~Funct[5]&~Funct[4]&~Funct[3]&Funct[2]&Funct[1]&~Funct[0]; //srlv
38
39 //I型指令
40 wire i_addi = ~Op[5]&~Op[4]& Op[3]&~Op[2]&~Op[1]&~Op[0]; // addi
41 wire i_ori  = ~Op[5]&~Op[4]& Op[3]& Op[2]&~Op[1]& Op[0]; // ori
42 wire i_lw   = Op[5]&~Op[4]&~Op[3]&~Op[2]& Op[1]& Op[0]; // lw
43 wire i_sw   = Op[5]&~Op[4]& Op[3]&~Op[2]& Op[1]& Op[0]; // sw
44 wire i_beq  = ~Op[5]&~Op[4]&~Op[3]& Op[2]&~Op[1]&~Op[0]; // beq
45 wire i_lui  = ~Op[5]&~Op[4]& Op[3]& Op[2]& Op[1]& Op[0]; // lui
46 wire i_slti = ~Op[5]&~Op[4]& Op[3]& ~Op[2]& Op[1]& ~Op[0]; // slti
47 wire i_bne  = ~Op[5]&~Op[4]& ~Op[3]& Op[2]& ~Op[1]& Op[0]; // bne
48 wire i_andi = ~Op[5]&~Op[4]& Op[3]& Op[2]& ~Op[1]& ~Op[0]; //andi
49
50 //J型指令

```

```


51 wire i_j      = ~Op[5]&~Op[4]&~Op[3]&~Op[2]& Op[1]&~Op[0]; // j
52 wire i_jal    = ~Op[5]&~Op[4]&~Op[3]&~Op[2]& Op[1]& Op[0]; // jal
53 wire i_jr      = rtype&
    ~Funcnt[5]&~Funcnt[4]&Funcnt[3]&~Funcnt[2]&~Funcnt[1]&~Funcnt[0]; // jr op
    段与r型指令一样全为0
54 wire i_jalr    = rtype&
    ~Funcnt[5]&~Funcnt[4]&Funcnt[3]&~Funcnt[2]&~Funcnt[1]&Funcnt[0]; // jalr
55
56 //结果是否要写入寄存器
57 assign RegWrite = rtype&~i_jr | i_lw | i_addi | i_ori | i_jal |
    i_lui | i_slti | i_andi | i_jalr; // register write
58
59 //结果是否要写入内存
60 assign MemWrite = i_sw;
61
62 //ALU的A两端输入
63 assign ALUSrcA = i_sll | i_srl;
64 assign ALUSrc  = i_lw | i_sw | i_addi | i_ori | i_lui | i_slti |
    i_andi;
65
66 //是否要进行符号扩展
67 assign EXTop    = i_addi | i_lw | i_sw | i_lui | i_slti;
68
69
70 //要写回到那个通用寄存器
71 assign GPRSel[0] = i_lw | i_addi | i_ori | i_lui | i_slti | i_andi;
72 assign GPRSel[1] = i_jal;
73
74 //要将什么数据写回
75 assign WDSe1[0] = i_lw;
76 assign WDSe1[1] = i_jal | i_jalr;
77
78 //NPC
79 assign NPCOp[0] = i_beq & Zero | i_bne & ~Zero | i_jr | i_jalr;
80 assign NPCOp[1] = i_j | i_jal | i_jr | i_jalr;
81
82 //ALU
83 assign ALUOp[0] = i_add | i_lw | i_sw | i_addi | i_and | i_slt |
    i_addu | i_nor | i_slti | i_andi | i_srl | i_sllv;
84 assign ALUOp[1] = i_sub | i_beq | i_and | i_sltu | i_subu | i_lui |
    i_bne | i_andi | i_srl | i_sllv;
85 assign ALUOp[2] = i_or | i_ori | i_slt | i_sltu | i_slti | i_sllv |
    i_srlv;
86 assign ALUOp[3] = i_sll | i_nor | i_lui | i_srl | i_srlv;
87
88 endmodule

```

## 2. 单周期CPU模块：SCCPU.v

### 2.1. 概述

- 1 目的：把除了存储器在内的各个模块，协调在一起
- 2 实例化后的数据通路(重点重点重点)：想要看放大版的，访问URL[单周期CPU数据通路](#)



## 2.2. 实现的功能

- 1 获取指令：使用程序计数器 `PC` 来获取当前指令 `instr`
- 2 指令译码
  1. 将获取的指令 `instr` 分割为多部份，以适应指令各个模块的实际意义
  2. 将16位的立即数扩展为32位
- 3 生成控制信号：控制单元根据分割得到的操作码/功能码，生成控制信号，如`ALUOp`等
- 4 执行：ALU根据控制单元生成的控制信号，执行相应的运算
- 5 内存访问：(这点要在连接存储器后实现，也就是后边)如果执行的是`lw`或者`sw`指令，则可能还会将ALU运算结果写入/读出内存
- 6 写回：根据`WDSel`和`GPRSel`信号，将选中的数据，写回到寄存器组中指定的寄存器中
- 7 更新PC：根据执行的指令是否为跳转或分支指令以及是否满足跳转条件来更新 `PC`

## 2.3. 代码实现

```

1  module sccpu( clk, rst, instr, readdata, PC, Memwrite, aluout,
2      writedata, reg_sel, reg_data);
3
4      input      clk;          // clock
5
6      input      rst;          // reset
7
8
9      input [31:0] instr;      // instruction
10     input [31:0] readdata;    // data from data memory
11
12     output [31:0] PC;        // PC address
13
14     output      Memwrite;    // memory write
15
16     output [31:0] aluout;    // ALU output
17
18     output [31:0] writedata; // data to data memory
19
20
21     input [4:0] reg_sel;     // register selection (for debug use)
22
23     output [31:0] reg_data;  // selected register data (for debug
24                             use)

```

```

16
17     wire      RegWrite;    // control signal to register write
18     wire      EXTop;       // control signal to signed extension
19     wire [3:0] ALUOp;       // ALU operation
20     wire [1:0] NPCOp;       // next PC operation
21
22     wire [1:0] WDSe1;       // (register) write data selection
23     wire [1:0] GPRSe1;     // general purpose register selection
24
25     wire      ALUSrcA;      // ALU source for A    0:A来自RD1; 1:A来自shamt
26     wire      ALUSrc;      // ALU source for B    0:B来自RD2; 1:B来自立即数
27     wire      Zero;        // ALU output zero
28
29     wire [31:0] NPC;        // next PC
30
31     wire [4:0] rs;          // rs
32     wire [4:0] rt;          // rt
33     wire [4:0] rd;          // rd
34     wire [5:0] Op;          // opcode
35     wire [5:0] Funct;       // funct
36     wire [15:0] Imm16;      // 16-bit immediate
37     wire [31:0] Imm32;      // 32-bit immediate
38     wire [25:0] IMM;        // 26-bit immediate (address)
39     wire [4:0] A3;          // register address for write
40     wire [31:0] WD;         // register write data
41     wire [31:0] RD1;        // register data specified by rs
42     wire [31:0] B;          // operator for ALU B
43     wire [31:0] A;          // operator for ALU A
44     wire [31:0] shamt;      // 偏移量
45
46     assign Op = instr[31:26]; // instruction
47     assign Funct = instr[5:0]; // funct
48     assign rs = instr[25:21]; // rs
49     assign rt = instr[20:16]; // rt
50     assign rd = instr[15:11]; // rd
51     assign Imm16 = instr[15:0]; // 16-bit immediate
52     assign IMM = instr[25:0]; // 26-bit immediate
53     assign shamt = {27'b0, instr[10:6]}; // 5-bit 偏移量
54
55     // instantiation of control unit
56     ctrl U_CTRL (
57         .Op(Op), .Funct(Funct), .Zero(Zero),
58         .RegWrite(RegWrite), .MemWrite(MemWrite),
59         .EXTop(EXTop), .ALUOp(ALUOp), .NPCOp(NPCOp),
60         .ALUSrc(ALUSrc), .GPRSe1(GPRSe1), .WDSe1(WDSe1),
61         .ALUSrcA(ALUSrcA)
62     );
63
64     // instantiation of PC
65     PC U_PC (
66         .clk(clk), .rst(rst), .NPC(NPC), .PC(PC)
67     );
68
69     // instantiation of NPC

```

```

69     NPC U_NPC (
70         .PC(PC), .NPCOp(NPCOp), .IMM(IMM), .JRS(RD1), .NPC(NPC)
71     );
72
73     // instantiation of register file
74     RF U_RF (
75         .clk(clk), .rst(rst), .RFWr(RegWrite),
76         .A1(rs), .A2(rt), .A3(A3),
77         .WD(WD),
78         .RD1(RD1), .RD2(writedata),
79         .reg_sel(reg_sel),
80         .reg_data(reg_data)
81     );
82
83     // mux for register data to write
84     mux4 #(5) U_MUX4_GPR_A3 (
85         .d0(rd), .d1(rt), .d2(5'b11111), .d3(5'b0), .s(GPRSel), .y(A3)
86         //d2对应第31号寄存器
87     );
88
89     // mux for register address to write
90     mux4 #(32) U_MUX4_GPR_WD (
91         .d0(aluout), .d1(readdata), .d2(PC + 4), .d3(32'b0),
92         .s(WDSe1), .y(WD)
93     );
94
95     // mux for signed extension or zero extension
96     EXT U_EXT (
97         .EXTOp(Imm16), .EXTOp(EXTOp), .Imm32(Imm32)
98     );
99
100     mux2 #(32) U_MUX_ALU_A (
101         .d0(RD1), .d1(shamt), .s(ALUSrcA), .y(A)
102     );
103     // mux for ALU B
104     mux2 #(32) U_MUX_ALU_B (
105         .d0(writedata), .d1(Imm32), .s(ALUSrc), .y(B)
106     );
107
108     // instantiation of alu
109     alu U_ALU (
110         .A(A), .B(B), .ALUOp(ALUOp), .C(aluout), .Zero(Zero)
111     );
112
113 endmodule

```

## 3. 连接CPU和内存

### 3.1. 源代码

```

1 module sccomp(clk, rstn, reg_sel, reg_data);
2     input      clk;
3     input      rstn;
4     input [4:0] reg_sel;

```




```

5     output [31:0] reg_data;
6
7     wire [31:0] instr;
8     wire [31:0] PC;
9     wire MemWrite;
10    wire [31:0] dm_addr, dm_din, dm_dout;
11
12    wire rst = ~rstn;
13
14    // instantiation of single-cycle CPU
15    sccpu U_SCCPU(
16        .clk(clk),           // input:  cpu clock
17        .rst(rst),           // input:  reset
18        .instr(instr),       // input:  instruction
19        .readdata(dm_dout),   // input:  data to cpu
20        .MemWrite(MemWrite), // output: memory write signal
21        .PC(PC),             // output: PC
22        .aluout(dm_addr),    // output: address from cpu to
memory
23        .writedata(dm_din),   // output: data from cpu to
memory
24        .reg_sel(reg_sel),    // input:  register selection
25        .reg_data(reg_data)   // output: register data
26    );
27
28    // instantiation of data memory
29    dm U_DM(
30        .clk(clk),           // input:  cpu clock
31        .DMWr(MemWrite),     // input:  ram write
32        .addr(dm_addr[8:2]), // input:  ram address
33        .din(dm_din),        // input:  data to ram
34        .dout(dm_dout)       // output: data from ram
35    );
36
37    // instantiation of instruction memory (used for simulation)
38    im U_IM (
39        .addr(PC[8:2]),       // input:  rom address
40        .dout(instr)          // output: instruction
41    );
42
43    endmodule

```

## 3.2. 注意事项



注意这几行代码

```
1 .readdata(dm_dout),  
2 .aluout(dm_addr),  
3 .writedata(dm_din),
```

CPU作为模块被实例化后，这几个端口的名称发生了变化，图中已用括号标出，详见上图