


单周期CPU的底层模块

1. PC：程序计数器



1.1. 接口模块

信号名	来源/去向	描述
clk	input	时钟信号，在上升沿时执行PC的更新
rst	input	复位信号，在rst上升沿时将PC置零
NPC	input自NPC	由NPC模块输出下一周期PC的值
PC	output到NPC，指令寄存器(选指令)，加法器(+4更新)	接收NPC的值，更新后输出新的程序指针

1.2. 功能描述

1 重置PC值：注意rst为置零信号

```
1  if(rst)
2  PC <= 32'h0000_0000;
```


2 更新PC为下条指令的地址：这是通过传入NPC值实现的，NPC的含义是下一个PC的值

```
1  PC <= NPC;
```

1.3. 源代码 PC.v

```
1 module PC( clk, rst, NPC, PC );
2 input clk;
3 input rst;
4 input [31:0] NPC; //注意以上三者, input端口默认是wire类型
5 output reg [31:0] PC; //由于PC的值需要在always块中赋值, 所以需要用reg类型
6
7 always @(posedge clk, posedge rst)
8   if (rst)
9     PC <= 32'h0000_0000;
10  else
11    PC <= NPC;
12 endmodule
```

2. NPC: 指定下一个PC



2.1. 接口描述

信号名	方向	描述
PC	input自PC模块	上一周期PC的值
NPCOp	input自控制器	下一PC操作码, 不同的指令对应不同逻辑
IMM	input自指令寄存器	此时是J型指令, 提取出立即数, 用于JUMP操作
JRS	input自寄存器组	JUMP REGISTER操作中使用的寄存器值
NPC	onput到PC	下一周期PC的值

2.2. 功能描述

1 NPC_PLUS: 制字段NPCOp=00, 顺序执行, 让NPC指向下一位

```
1 `NPC_PLUS4: NPC = PC_PLUS_4;
```

2 NPC_BRANCH: 控制字段NPCOp=01, 分支执行, 让NPC跳到当前值+IMM代表的偏移量处

```

1 `NPC_BRANCH: NPC = PC_PLUS_4 + {{14{IMM[15]}}}, IMM[15:0], 2'b00};
2 //在低位补充两个0是为了保证NPC的地址是4的倍数(指令地址必须是4的倍数)
3 //高位补充14个IMM[15](符号位)是为了保证NPC的地址是32位的

```

3 NPC_JUMP: 控制字段NPCOp=10, 无条件跳转, 让NPC的值跳到IMM代表的字地址

```

1 `NPC_JUMP: NPC = {PC_PLUS_4[31:28], IMM[25:0], 2'b00};
2 //PC_PLUS_4[31:28]保证跳转到的地址高4位不变, 即跳转到的地址和当前地址相差不超过256M
3 //2'b00照样是为了对齐, 让地址是4的倍数

```

4 NPC_JUMPR: 控制字段NPCOp=11, 寄存器跳转, 直接使用寄存器 JRS 的值作为下一条指令的地址

```

1 `NPC_JUMPR: NPC = JRS;

```

2.3. 代码实现

2.3.1. 宏定义 ctrl_encode_def.v

```

1 // NPC控制信号
2 `define NPC_PLUS4 2'b00
3 `define NPC_BRANCH 2'b01
4 `define NPC_JUMP 2'b10
5 `define NPC_JUMPR 2'b11
6
7 // ALU控制信号
8 `define ALU_NOP 4'b0000
9 `define ALU_ADD 4'b0001
10 `define ALU_SUB 4'b0010
11 `define ALU_AND 4'b0011
12 `define ALU_OR 4'b0100
13 `define ALU_SLT 4'b0101
14 `define ALU_SLTU 4'b0110
15 `define ALU_SLLV 4'b0111
16 `define ALU_SLL 4'b1000
17 `define ALU_NOR 4'b1001
18 `define ALU_LUI 4'b1010
19 `define ALU_SRL 4'b1011
20 `define ALU_SRLV 4'b1100

```

2.3.2. 源代码 NPC.v

```

1 `include "ctrl_encode_def.v"
2
3 module NPC(PC, NPCOp, IMM, JRS ,NPC);
4
5 input [31:0] PC;
6 input [1:0] NPCOp;
7 input [25:0] IMM;
8 input [31:0] JRS;
9 output reg [31:0] NPC;


```

```

10
11
12 //定义PC_PLUS_4, 存放顺序执行下一条指令的地址
13 //下一条指令地址 = 当前指令地址 + 指令的大小(4个字节32位)
14 wire [31:0] PC_PLUS_4;
15 assign PC_PLUS_4 = PC + 4;
16
17 //任何输入信号变化时, 都会执行always块中的代码
18 //根据NPCOp的值选择操作, 计算NPC的值
19 always @(*) begin
20     case (NPCOp)
21         `NPC_PLUS4: NPC = PC_PLUS_4;
22         `NPC_BRANCH: NPC = PC_PLUS_4 + {{14{IMM[15]}}}, IMM[15:0],
23             2'b00};
24         `NPC_JUMP: NPC = {PC_PLUS_4[31:28], IMM[25:0], 2'b00};
25         `NPC_JUMPR: NPC = JRS;
26         default: NPC = PC_PLUS_4;
27     endcase
28 end
29 endmodule

```

3. RF: 寄存器



3.1. 功能描述

1 读出寄存器值: 将A1A2读出到对应端口, 注意A1A2为寄存器号(地址), 0号寄存器不能读写

```

1 assign RD1 = (A1 != 0) ? rf[A1] : 0; //A1不为0则输出rf[A1]到RD1, 否则输出0
2 assign RD2 = (A2 != 0) ? rf[A2] : 0; //A2不为0则输出rf[A2]到RD2, 否则输出0

```

2 写入寄存器值: 在clk的上升沿时, 将待写入的数据写入A3指定的寄存器

```

1 else if (RFWr) //获得写使能信号
2 begin
3 //如果要写入的目标寄存器A3为0寄存器, 则不写入

```

```

4  if (A3 == 5'b00000)
5  begin
6  $display("*****");
7  rf[A3] <= 0;
8  end
9  //不为0寄存器时，写入待写入数据WD
10 else
11 begin
12 rf[A3] <= WD;
13 $display("r[%2d] = 0x%8X,", A3, WD); //打印写入的寄存器编号和写入的数据
14 end
15 end

```

3 收到复位信号后将所有寄存器值清0

```

1  integer i;
2  if (rst)
3  begin
4  for (i=1; i<32; i=i+1)
5  rf[i] <= 0;
6  end

```

4 Debug

```

1  assign reg_data = (reg_sel != 0) ? rf[reg_sel] : 0;

```

通过这一行语句，可以通过输入reg_data，改变reg_sel，来检测是否遵从0寄存器时输出0，非零时输出值(且不影响寄存器文件的其他操作)

3.2. 接口模块

信号名	方向	描述
rst	input	Rst 上升沿时，所有寄存器复位
RFWr	input自控制器	写寄存器使能，1 时将 WD 写入寄存器
A1	input自指令寄存器	第一个源操作数所在寄存器的编号
A2	input自指令寄存器	第二个源操作数所在寄存器的编号
A3	input自一个四路选择器	先选清楚指令中哪个字段才指向目标寄存器，然后指定它
WD	input自另一个路选择器	先选中到底要把那个数据写入寄存器，然后把他给RF
RD1	output到一二路选择器	根据A1地址读出的数据，然后等待是否被选中输入ALU
RD2	output到另一二路择器	根据A2地址读出的数据，然后等待是否被选中输入ALU
Reg_sel	input	Debug 用

信号名	方向	描述
Reg_data	output	Debug 用


3.3. 源代码 RF.V

```

1  module RF
2  (
3      input clk,
4      input rst,
5      input RFWr,
6      input [4:0] A1, A2, A3,
7      input [31:0] WD,
8      output [31:0] RD1, RD2,
9      input [4:0] reg_sel,
10     output [31:0] reg_data
11 );
12
13     reg [31:0] rf[31:0]; //32个寄存器
14
15     integer i;
16     always @(posedge clk, posedge rst)
17         if (rst) //寄存器清零
18             begin
19                 for (i=1; i<32; i=i+1)
20                     rf[i] <= 0;
21             end
22
23     else if (RFWr) //写入寄存器
24         begin
25             if (A3 == 5'b00000)
26                 begin
27                     $display("*****");
28                     rf[A3] <= 0;
29                 end
30             else
31                 begin
32                     rf[A3] <= WD;
33                     $display("r[%2d] = 0x%8x,", A3, WD);
34                 end
35         end
36     end
37
38     //读取寄存器
39     assign RD1 = (A1 != 0) ? rf[A1] : 0;
40     assign RD2 = (A2 != 0) ? rf[A2] : 0;
41
42     //调试用
43     assign reg_data = (reg_sel != 0) ? rf[reg_sel] : 0;
44 endmodule

```

4. 立即数高位扩展：EXT



4.1. 功能描述

- 1 当EXTOp=0时，进行无符号数的扩展，高位补0
- 2 当EXTOp=1时，进行有符号数的扩展，高位补符号位


4.2. 接口模块

信号名	方向	描述
Imm16	input自指令寄存器分割所得字段	16位立即数的值
EXTOp	input自控制器	拓展方式选择信号用于选择拓展
Imm32	output到一个二路选择器	拓展后32位立即数的值，等待是否被选中输入ALU

4.3. 代码实现EXT.v

```
1 module EXT( Imm16, EXTOp, Imm32 );
2   input [15:0] Imm16;
3   input EXTOp;
4   output [31:0] Imm32;
5   assign Imm32 = (EXTOp) ? {{16{Imm16[15]}} , Imm16} : {16'b0, Imm16};
6 endmodule
```

5. 算术逻辑单元：ALU



5.1. 功能描述

5.1.2. 算术逻辑运算

ALUOp	功能	描述
0000	NOP	无操作, $C \leftarrow A$
0001	ADD	加法, $C \leftarrow A + B$
0010	SUB	减法, $C \leftarrow A - B$
0011	AND	逻辑与, $C \leftarrow A \& B$
0100	OR	逻辑或, $C \leftarrow A B$
0101	SLT	小于判定, 如果 $A < B$ 则 C 为 32'd1 (否则为 32'd0)
0110	SLTU	无符号小于判定, 逻辑同 SLT, 但把 A 和 B 当作无符号数比较。
0111	SLLV	变量逻辑左移, $C \leftarrow B \ll S$, 其中 $S = \{27'b0, A[4:0]\}$
1000	SLL	逻辑左移, $C \leftarrow B \ll A$
1001	NOR	逻辑非或, $C \leftarrow \sim(A B)$
1010	LUI	高位加载, 将 B 的值放在 C 的高 16 位 (低 16 位为 0), $C \leftarrow B \ll 16$

ALUOp	功能	描述
1011	SRL	逻辑右移, <code>C <- B >> A</code>
1100	SRLV	变量逻辑右移, <code>C <- B >> S</code> , 其中 <code>S = {27'b0,A[4:0]}</code>
default	其他	默认无操作, <code>C <- A</code>

5.1.3. 标志位

用zero信号接收, 当运算结果为0时, 标志zero=1

```
Zero <- (C == 32'b0) ? 1:0
```

5.2. 模块接口

信号名	方向	描述
A	input自一个二路选择器	源操作数1, 被选择器选中后输入
B	input自一个二路选择器	源操作数2, 被选择器选中后输入
ALUOp	Input自控制器	ALU控制信号, 决定对 AB 进行何种计算
C	output到存储器(存储有关指令), 或一个四路选择器(待被选择是否被写回)	计算结果的输出/存储/写回
Zero	output到控制器	计算结果是否为0, 用于 <code>beq</code> 和 <code>bne</code> 的判断

5.3. 代码实现

5.3.1. 宏定义: `ctrl_encode_def.v`

```
1 // NPC控制信号
2 `define NPC_PLUS4    2'b00
3 `define NPC_BRANCH  2'b01
4 `define NPC_JUMP     2'b10
5 `define NPC_JUMPR    2'b11
6
7 // ALU控制信号
8 `define ALU_NOP      4'b0000
9 `define ALU_ADD      4'b0001
10 `define ALU_SUB      4'b0010
11 `define ALU_AND      4'b0011
12 `define ALU_OR       4'b0100
13 `define ALU_SLT      4'b0101
14 `define ALU_SLTU     4'b0110
15 `define ALU_SLLV     4'b0111
16 `define ALU_SLL      4'b1000
17 `define ALU_NOR      4'b1001
```

```

18 `define ALU_LUI    4'b1010
19 `define ALU_SRL    4'b1011
20 `define ALU_SRLV   4'b1100

```


5.3.2. ALU的实现: alu.v

```

1  `include "ctrl_encode_def.v"
2  module alu(A, B, ALUOp, C, Zero);
3
4      input signed [31:0] A, B;
5      input [3:0] ALUOp;
6      output signed [31:0] C;
7      output Zero;
8      wire [31:0] S;
9      reg [31:0] C;
10     integer i;
11
12     assign S = {27'b0, A[4:0]};
13     always @( * ) begin
14         case ( ALUOp )
15             `ALU_NOP: C = A;
16             `ALU_ADD: C = A + B;
17             `ALU_SUB: C = A - B;
18             `ALU_AND: C = A & B;
19             `ALU_OR: C = A | B;
20             `ALU_SLT: C = (A < B) ? 32'd1 : 32'd0;
21             `ALU_SLTU: C = ({1'b0, A} < {1'b0, B}) ? 32'd1 : 32'd0;
22             `ALU_SLL: C = B << A;
23             `ALU_NOR: C = ~(A | B);
24             `ALU_LUI: C = B << 16;
25             `ALU_SRL: C = B >> A;
26             `ALU_SLLV: C = B << S;
27             `ALU_SRLV: C = B >> S;
28             default: C = A;
29         endcase
30     end
31     assign Zero = (C == 32'b0);
32 endmodule

```

6. 指令寄存器: `im.v`



6.1. 功能&输入输出

1 存储指令：在这我们在im初始化了一串指令，读取 `im.v` 同目录下的 `studentnosorting_cut.dat`

```
1 initial begin
2     $readmemh("studentnosorting_cut.dat", ROM);
3 end
```

2 输入输出&寻找指令输出指令功能

```
1 dout <= ROM[addr]
2 //addr是输入的指令的地址，一般都来自于PC
3 //dout是根据地址找到，然后输出的指令机器码
```

6.2. 代码实现

6.2.1. 预先设置好的指令序列：


`studentnosorting_cut.dat`

```
1 3c020218
2 34421062
3 ac020100
4 200b0008
5 8c010100
6 00001020
7 2004000f
8 .....
9 当然写了testbench后这个也没什么用了
```

6.2.2. `im.v`

```
1 //输入一个7位的addr地址，最低2位被省略意味着是以4字节为单位寻址的
2 //dout为输出的32位地址
3 module im(input [8:2] addr,output [31:0] dout);
4 //32位宽，共有128个寄存器的寄存器组ROM，128个寄存器也就需要7位寻址
5 reg [31:0] ROM[127:0];
6 initial begin
7     $readmemh("studentnosorting_cut.dat", ROM);
8 end
9 assign dout = ROM[addr];
10 endmodule
```

7. 内存DM: dm.v



7.1. 接口模块

信号名	方向	描述
clk	input	时钟信号
DMWr	input自控制器	写使能
addr	input自ALU的运算结果(内存有关指令)	待读出数据的地址，数据待写入的地址
din	input自寄存器组	写入的数据
dout	output到一个四路选择器	读出的数据，等待是否被选中写回

7.2. 功能

当addr为字地址，写使能有效时，根据地址完成读写

- 1 读出: `dout <- dmem[addr]`
- 2 写入: `dmem[addr] <- din`

7.3. 代码实现 dm.v

```

1 module dm(clk, DMWr, addr, din, dout);
2     input        clk;
3     input        DMWr;
4     input  [8:2]  addr;
5     input  [31:0] din;
6     output [31:0] dout;
7
8     reg [31:0] dmem[127:0]; //32位宽、128个位置的存储器组
9
10    //addrByte是addr的左移2位，将字节地址转换为字地址
11    wire [31:0] addrByte;
12    assign addrByte = addr<<2;
13
14    //数据输出操作，按照addrByte的字地址，从dmem中取出数据
15    assign dout = dmem[addrByte[8:2]];
16
17    //数据输入操作，按照addrByte的字地址，将数据写入dmem中
18    //注意这一过程需要写使能，同时打印出写入的数据
19    always @(posedge clk)
20        if (DMWr) begin
21            dmem[addrByte[8:2]] <= din;
22            $display("dmem[0x%8X] = 0x%8X", addrByte, din);
23        end
24    endmodule

```

8. 多路选择mux.v

8.1. 原理：以 $N = 2^n$ 路选择器为例

8.1.1. 接口模块

信号名	方向	描述
d0,d1,...,dN-1	input	待选择的信号，共N个
s	input	s用来做选择，共n位，取值从00...00,00...01一直到11...11
y	output	选择完以后输出的信号，y=di

8.1.2. 模块功能

就是输入N个信号，根据s的值，确定一个然后输出

8.1.3. 代码实现

```

1 n'b00...01: y_r = d1; module muxN #(parameter WIDTH = 8)
2                                     (d0,d1,...,dN-1,s,y); //定义待选择的数
    据的宽度
3     input  [WIDTH-1:0] d0,d1,...,dN-1;
4     input  [n-1:0] s;
5     output [WIDTH-1:0] y;

```

```

6
7   reg [WIDTH-1:0] y_r; //中间变量
8   always @( * ) begin
9       case(s)
10          n'b00...00: y_r = d0;
11          n'b00...01: y_r = d1;
12          .....
13          n'b11...11: y_r = dN-1;
14          default;;
15      endcase
16  end
17  assign y = y_r;
18  endmodule
19

```

8.2. 2/4/8/16路选择器

8.2.1. 2路选择器

```

1 module mux2 #(parameter WIDTH = 8)
2     (d0, d1,s, y);
3   input [WIDTH-1:0] d0, d1;
4   input s;
5   output [WIDTH-1:0] y;
6   assign y = ( s == 1'b1 ) ? d1:d0;
7 endmodule

```

8.2.2. 4路选择器

```

1 module mux4 #(parameter WIDTH = 8)
2     (d0, d1, d2, d3,s, y);
3   input [WIDTH-1:0] d0, d1, d2, d3;
4   input [1:0] s;
5   output [WIDTH-1:0] y;
6   reg [WIDTH-1:0] y_r;
7   always @( * ) begin
8       case ( s )
9          2'b00: y_r = d0;
10         2'b01: y_r = d1;
11         2'b10: y_r = d2;
12         2'b11: y_r = d3;
13         default: ;
14     endcase
15 end
16 assign y = y_r;
17 endmodule

```

8.2.3. 8路选择器

```

1 module mux8 #(parameter WIDTH = 8)
2     (d0, d1, d2, d3,d4, d5, d6, d7,s, y);
3   input [WIDTH-1:0] d0, d1, d2, d3;
4   input [WIDTH-1:0] d4, d5, d6, d7;

```

```

5  input  [2:0]      s;
6  output [WIDTH-1:0] y;
7  reg [WIDTH-1:0] y_r;
8  always @( * ) begin
9      case ( s )
10         3'd0: y_r = d0;
11         3'd1: y_r = d1;
12         3'd2: y_r = d2;
13         3'd3: y_r = d3;
14         3'd4: y_r = d4;
15         3'd5: y_r = d5;
16         3'd6: y_r = d6;
17         3'd7: y_r = d7;
18         default: ;
19     endcase
20 end
21 assign y = y_r;
22 endmodule

```

8.2.4. 16路选择器

```

1  module mux16 #(parameter WIDTH = 8)
2  (d0, d1, d2, d3,d4, d5, d6, d7,d8, d9, d10, d11,d12, d13, d14,
3  d15,s, y);
4  input [WIDTH-1:0] d0, d1, d2, d3;
5  input [WIDTH-1:0] d4, d5, d6, d7;
6  input [WIDTH-1:0] d8, d9, d10, d11;
7  input [WIDTH-1:0] d12, d13, d14, d15;
8  input [3:0] s;
9  output [WIDTH-1:0] y;
10 reg [WIDTH-1:0] y_r;
11 always @( * ) begin
12     case ( s )
13         4'd0: y_r = d0;
14         4'd1: y_r = d1;
15         4'd2: y_r = d2;
16         4'd3: y_r = d3;
17         4'd4: y_r = d4;
18         4'd5: y_r = d5;
19         4'd6: y_r = d6;
20         4'd7: y_r = d7;
21         4'd8: y_r = d8;
22         4'd9: y_r = d9;
23         4'd10: y_r = d10;
24         4'd11: y_r = d11;
25         4'd12: y_r = d12;
26         4'd13: y_r = d13;
27         4'd14: y_r = d14;
28         4'd15: y_r = d15;
29         default: ;
30     endcase
31 end
32 assign y = y_r;
33 endmodule

```


8.3. 本CPU中涉及到的多路选择器

再此就不详细展开了，详见控制器的设计，和整体设计中的CPU数据通路