

VIVADO로 MUX simulation 하기


4:1 Multiplexer 설계 및 시뮬레이션




- ◊ VIVADO 을 실행시키고 새 프로젝트를 생성
- → 프로젝트 이름 한글 사용하지 말 것




- ◊ VIVADO 을 실행시키고 새 프로젝트를 생성
- → Next




- ◊ VIVADO 을 실행시키고 새 프로젝트를 생성
- → 프로젝트 이름 한글 사용하지 말 것




- ◈ VIVADO 을 실행시키고 새 프로젝트를 생성




♦ NEXT




- Mux4_to_1.v 생성
- ◆ Design sources 우클릭 → Add Sources...




◆ Add or create design sources 체크 → Next




Create File -> File name (mux4_to_1) 입력 -> ok




YES




♦ Mux4_to_1.v 작성 후 저장(ctrl+s)




- ◈ Mux4_to_1_tb.v 생성
- Simulation sources 우클릭 → Add Sources...



- ◈ Mux4_to_1_tb.v 생성
- Add or create Simulation sources 체크 → Next




Mux4_to_1_tb.v 생성 Create File → File name (mux4_to_1_tb) 입력 → ok



◈ Mux4_to_1_tb.v 생성


Finish



실험 내용 (cont.)


- ♦ Mux4_to_1_tb 작성 후
- Run Simulation -> Run Behavioral Simulation -> swithesis






실험 내용 (cont.)

Run Behavioral Simulation – waveform




실험 내용 (cont.)


⋄ .v 파일에 에러가 있으면 TCI console, Messages 살펴보기



4:1 Multiplexer




Gate 수준의 4:1 Multiplexer



Gate 수준의 4:1 Multiplexer Verilog: MUX4 1.v

```
module mux4_to_1 (out, iO, i1, i2, i3, s1, s0);
    output out;
    input i0, i1, i2, i3;
    input s1, s0;
    wire sin, sOn;
    wire y0, y1, y2, y3;
    not (s1n, s1);
    not (sOn, sO);
    and (y0, i0, s1n, s0n);
    and (y1, i1, s1n, s0);
    and (y2, i2, s1, s0n);
    and (y3, i3, s1, s0);
    or (out, y0, y1, y2, y3);
tendmodul e
```

Module 시작! 필요한 in/out 포트 이름 모두 적기



Gate 수준의 4:1 Multiplexer Verilog : MUX4 1.v

```
!// 4:1 멀티플렉서 모듈 포트 리스트는 I/O 다이어 그램에서 직관적으로 알 수 있다.
module mux4_to_1 (out, iO, i1, i2, i3, s1, s0);
!//1/0 다이어그램으로부터 포트를 선언
   output out;
                           Input인지 output인지
   input i0, i1, i2, i3;
                                구별해 주기
   input s1, s0;
  /내부 wire선언
   wire sin. sOn:
   wire y0, y1, y2, y3;
   not (s1n, s1);
   not (sOn, sO);
   and (y0, i0, s1n, s0n);
   and (y1, i1, s1n, s0);
   and (y2, i2, s1, s0n);
                                                                  i2
   and (y3, i3, s1, s0);
                                                                  i3
   or (out, y0, y1, y2, y3);
                                                                                s0n
!endmodule
```

Gate 수준의 4:1 Multiplexer Verilog: MUX4 1.v

```
// 4:1 멀티플렉서 모듈 포트 리스트는 I/O 다이어 그램에서 직관적으로 알 수 있다.
module mux4_to_1 (out, i0, i1, i2, i3, s1, s0);
//I/O 다이어그램으로부터 포트를 선언
  output out;
  input i0, i1, i2, i3;
  input s1, s0;
//내무 wire선언

wire s1n, s0n;
wire y0, y1, y2, y3;

rot (s1n, s1);
not (s0n, s0);
```


tendmodulle.

and (v0, i0, s1n, s0n);

and (y1, i1, s1n, s0); and (y2, i2, s1, s0n);

and (y3, i3, s1, s0);


or (out, y0, y1, y2, y3);



Gate 수준의 4:1 Multiplexer Verilog: MUX4 1.v


```
//게이트 파생 s1n , s0n 신호를 생성
   not (sin, si);
   not (sOn, sO);
   //3-input AND 게이트 파생
   and (y0, i0, s1n, s0n);
   and (y1, i1, s1n, s0);
   and (y2, i2, s1, s0n);
   and (y3, i3, s1, s0);
   //4개의 입력을 갖는 OR 게이트 파생
   or (out, y0, y1, y2, y3);
iendmodule
```

not (out, in) //앞쪽이 출력, 뒤쪽이 입력




Gate 수준의 4:1 Multiplexer Verilog : MUX4 1.v

```
//게이트 파생 s1n . s0n 신호를 생성
    not (sin, si);
    not (sOn, sO);
    //3-input AND 게이트 파생
                              and (out, in1, in2, in3)
    and (v0. i0. s1n. s0n);
    and (y1, i1, s1n, s0);
    and (y2, i2, s1, s0n);
    and (y3, i3, s1, s0);
    //4개의 입력을 갖는 OR 게이트 파생
    or (out. v0. v1. v2. v3);
iendmodule.
```




Gate 수준의 4:1 Multiplexer Verilog: MUX4 1.v


```
//게이트 파생 s1n , s0n 신호를 생성
   not (s1n. s1);
   not (sOn, sO);
   //3-input AND 게이트 파생
    and (y0, i0, s1n, s0n);
    and (y1, i1, s1n, s0);
    and (y2, i2, s1, s0n);
    and (y3, i3, s1, s0);
    <u>//4개의 입력을 갖는 OR 게이트</u> 파생
    or (out, y0, y1, y2, y3);
                 or (out, in1, in2, in3, in4)
endmodule
```



Gate 수준의 4:1 Multiplexer Verilog: MUX4 1.v


```
//게이트 파생 s1n , s0n 신호를 생성
   not (sin, si);
   not (sOn. sO);
   //3-input AND 게이트 파생
   and (v0, i0, s1n, s0n);
   and (y1, i1, s1n, s0);
   and (y2, i2, s1, s0n);
   and (v3, i3, s1, s0);
   //4개의 입력을 갖는 OR 게이트 파생
   or (out, y0, y1, y2, y3);
           모듈 끝났다고 알려주기
endmodule
```





Test Code : MUX4 1 tb.v


빵판 역할!



```
module mux4_to_1_tb(); //포트가 없으면 테스트용 코드라는 것을 알 수 있다.
```

//입력으로 연결되는 변수들의 정의 포트가 없으면 테스트용 코드라는 것을 알 수 있다.


```
reg INO, IN1, IN2, IN3;
reg S1, S0;
 wire OUTPUT: //출력 wire선언
mux4_to_1 mymux (OUTPUT, INO, IN1, IN2, IN3, S1, S0); //멀티플렉서의 파생
initial begin
    INO = 1; IN1 = 0; IN2 = 1; IN3 = 0;
    S1 = \Omega; S\Omega = \Omega;
    #1 $display("S1 = %b, S0 = %b, OUTPUT = %b \wn", S1, S0, OUTPUT);
    S1 = 0; S0 = 1;
    #1 $display("S1 = %b, S0 = %b, OUTPUT = %b \n", S1, S0, OUTPUT);
     S1 = 1; S0 = 0;
    #1 display("S1 = \%b, S0 = \%b, OUTPUT = \%b \n", S1, S0, OUTPUT);
     S1 = 1; S0 = 1;
    #1 $display("S1 = %b, S0 = %b, OUTPUT = %b \n", S1, S0, OUTPUT);
lend
endmodule
```



: MUX4_1_top.v

```
//입력으로 연결되는 변수들의 정의
                                               6개의 입력에 이것 저것 넣어볼 수 있도록
reg INO, IN1, IN2, IN3;
reg S1, S0;
                                                          레지스터 (저장공간)선언
wire OUTPUT: //출력 wire선언
mux4_to_1 mymux (OUTPUT, INO, IN1, IN2, IN3, S1, S0); //멀티플렉서의 파생
initial begin
    INO = 1; IN1 = 0; IN2 = 1; IN3 = 0;
    S1 = 0; S0 = 0;
    #1 $display("S1 = %b, S0 = %b, OUTPUT = %b \mathbf{w}n", S1, S0, OUTPUT);
    S1 = 0; S0 = 1;
    #1 display("S1 = \%b, S0 = \%b, OUTPUT = \%b \n", S1, S0, OUTPUT);
    S1 = 1; S0 = 0;
    #1 $display("S1 = %b, S0 = %b, OUTPUT = %b \mathbf{W}n", S1, S0, OUTPUT);
    S1 = 1; S0 = 1;
    #1 display("S1 = \%b, S0 = \%b, OUTPUT = \%b \mathbb{W}n", S1, S0, OUTPUT);
lend.
endmodule
```

module mux4_to_1_tb(); //포트가 없으면 테스트용 코드라는 것을 알 수 있다.




//입력으로 연결되는 변수들의 정의

reg INO, IN1, IN2, IN3;

: MUX4_1_top.v

```
reg S1, S0;
                                           출력은 단순히 확인만 하면 되니까
 wire OUTPUT: //출력 wire선언
                                                      Wire 연결해 둔다.
mux4_to_1 mymux (OUTPUT, INO, IN1, IN2, IN3, S1, S0); //멀티플렉서의 파생
initial begin
    INO = 1; IN1 = 0; IN2 = 1; IN3 = 0;
    S1 = 0; S0 = 0;
    #1 $display("S1 = %b, S0 = %b, OUTPUT = %b \mathbf{w}n", S1, S0, OUTPUT);
    S1 = 0; S0 = 1;
    #1 $display("S1 = %b, S0 = %b, OUTPUT = %b \mathbf{W}n", S1, S0, OUTPUT);
    S1 = 1; S0 = 0;
    #1 display("S1 = \%b, S0 = \%b, OUTPUT = \%b \n", S1, S0, OUTPUT);
    S1 = 1; S0 = 1;
    #1 $display("S1 = %b, S0 = %b, OUTPUT = %b \n", S1, S0, OUTPUT);
lend
endmodule
```

[module mux4 to 1 tb(); //포트가 없으면 테스트용 코드라는 것을 알 수 있다.



: MUX4_1_top.v

```
|module mux4_to_1_tb(); //포트가 없으면 테스트용 코드라는 것을 알 수 있다.
//입력으로 연결되는 변수들의 정의
reg INO, IN1, IN2, IN3;
reg S1, S0;
wire OUTPUT: //출력 wire선언
mux4_to_1[mymux](DUTPUT, INO, IN1, IN2, IN3, S1, S0); //멀티플렉서의 파생
                     instance이름
   내가 정의한
   module이름
   module mux4_to_1 (out, i0, i1, i2, i3, s1, s0);
```

: MUX4_1_top.v

```
module mux4_to_1_tb(); //포트가 없으면 테스트용 코드라는 것을 알 수 있다.

//입력으로 연결되는 변수들의 정의

reg INO, IN1, IN2, IN3;

reg S1, SD;


wire 이따면 T)

##ire 이따면 T)

##ire 이때 PUT; //출력 wire선언
```

mux4_to_1 mymux (QUTPUT, isu, IN1, IN2, IN3, S1, S0); //모E

module mux4_to_1 (out, iO, i1, i2, i3, s1, s0);



: MUX4_1_top.v

```
mux4_to_1 mymux (OUTPUT, INO, IN1, IN2, IN3, S1, S0); //멀티플렉서의 파생
```

╎ Main 함수 처럼 simulation 시작하자마자 initial에서 출발한다.

```
INO = 1: IN1 = 0: IN2 = 1: IN3 = 0:

S1 = 0: S0 = 0: 입력 레지스터에 1, 0, 1, 0을 저장하고 1ns 이후에 확인해보기
#1 $display("S1 = %b, S0 = %b, OUTPUT = %b \n", S1, S0, OUTPUT):
S1 = 0: S0 = 1:
#1 $display("S1 = %b, S0 = %b, OUTPUT = %b \n", S1, S0, OUTPUT):
S1 = 1: S0 = 0:
#1 $display("S1 = %b, S0 = %b, OUTPUT = %b \n", S1, S0, OUTPUT):
S1 = 1: S0 = 1:
#1 $display("S1 = %b, S0 = %b, OUTPUT = %b \n", S1, S0, OUTPUT):
end
```

Gendmodule

: MUX4_1_top.v

```
mux4_to_1 mymux (OUTPUT, INO, IN1, IN2, IN3, S1, S0); //멀티플렉서의 파생
             Main 함수 처럼 simulation 시작하자마자 initial에서 출발한다.
Hinitial begin
     INO = 1; IN1 = 0; IN2 = 1; IN3 = 0;
    S1 = 0; S0 = 0; 입력 레지스터에 s에 0,0을 저장한 후 1ns 이후에 output 값을 확인해 보기
    #1 display("S1 = %b, S0 = %b, OUTPUT = %b \mathbf{W}n", S1, S0, OUTPUT);
    S1 = 0; S0 = 1;
    #1 $display("S1 = %b, S0 = %b, OUTPUT = %b \mathbf{w}n", S1, S0, OUTPUT);
    S1 = 1; S0 = 0;
    #1 display("S1 = %b, S0 = %b, OUTPUT = %b \mathbf{W}n", S1, S0, OUTPUT);
    S1 = 1; S0 = 1;
    #1 display("S1 = %b, S0 = %b, OUTPUT = %b \n", S1, S0, OUTPUT);
lend
Gendmodule
```

endmodule

: MUX4_1_top.v

```
mux4_to_1 mymux (OUTPUT, INO, IN1, IN2, IN3, S1, S0); //멀티플렉서의 파생
linitial begin Main 함수 처럼 simulation 시작하자마자 initial에서 출발한다.
     INO = 1; IN1 = 0; IN2 = 1; IN3 = 0;
     S1 = 0; S0 = 0;
     <u>#1 $display("S1 = %b, S0 = %b, OUTPUT = %b \mathbf{w}n"</u>, S1, S0, OUTPUT);
     S1 = 0; S0 = 1;
     #1 display("S1 = %b, S0 = %b, OUTPUT = %b \mathbf{W}n", S1, S0, OUTPUT);
     S1 = 1; S0 = 0;
     #1 display("S1 = %b, S0 = %b, OUTPUT = %b \mathbf{W}n", S1, S0, OUTPUT);
     S1 = 1; S0 = 1;
     #1 display("S1 = %b, S0 = %b, OUTPUT = %b \mathbf{W}n", S1, S0, OUTPUT);
lend
```

입력 레지스터에 s에 0,1을 저장한 후 1ns 이후에 output 값을 확인해 보기

37

Test Code : MUX4_1_top.v

endmodule

```
mux4_to_1 mymux (OUTPUT, INO, IN1, IN2, IN3, S1, S0); //멀티플렉서의 파생
initial begin
     INO = 1; IN1 = 0; IN2 = 1; IN3 = 0;
     S1 = 0; S0 = 0;
    #1 display("S1 = %b, S0 = %b, OUTPUT = %b \mathbf{W}n", S1, S0, OUTPUT);
     S1 = 0; S0 = 1;
    #1 display("S1 = %b, S0 = %b, OUTPUT = %b \mathbf{W}n", S1, S0, OUTPUT);
    S1 = 1; S0 = 0; 입력 레지스터에 s에 0,1을 저장한 후 1ns 이후에 output 값을 확인해 보기
     #1 display("S1 = %b, S0 = %b, OUTPUT = %b \mathbf{W}n", S1, S0, OUTPUT);
     S1 = 1; S0 = 1;
     #1 display("S1 = %b, S0 = %b, OUTPUT = %b \mathbf{W}n", S1, S0, OUTPUT);
lend
```

: MUX4_1_top.v


Initial begin // 테스트하고 싶은 값을 //이것 저것 넣어보기 //테스트 다 했으면

end

```
mux4_to_1 mymux (OUTPUT, INO, IN1, IN2, IN3, S1, S0); //멀티플렉서의 파생
hinitial begin
     INO = 1; IN1 = 0; IN2 = 1; IN3 = 0;
    S1 = 0; S0 = 0;
    #1 $display("S1 = %b, S0 = %b, OUTPUT = %b \mathbf{w}n", S1, S0, OUTPUT);
    S1 = 0; S0 = 1;
    #1 $display("S1 = %b, S0 = %b, OUTPUT = %b \mathbf{w}n", S1, S0, OUTPUT);
    S1 = 1; S0 = 0;
    #1 display("S1 = %b, S0 = %b, OUTPUT = %b \n", S1, S0, OUTPUT);
    S1 = 1; S0 = 1;
    #1 $display("S1 = %b, S0 = %b, OUTPUT = %b \mathbf{w}n", S1, S0, OUTPUT);
iend
      Initial begin 의 내용이 끝났음을 표시
Gendmodule
           테스트 모듈의
              끝을 표시
```


WAVEFORM

: MUX4_1_top.v



과제제출 - 10/30 토요일까지

- 1. Vivado 를 설치하고 함께 첨부한 verilog file을 실행시켜봅니다.
- 2. 실행 후 waveform 을 확인한 후
- 3. 모니터 앞에 학번과 이름을 적은 쪽지를 두고 waveform과 쪽지를 잘 보이게 인증샷을 찍은 후 사진파일을 I-class 에 과제 제출합니다.



41