启动方案

2 术语定义

序号	缩写	全写	中文	描述
1	OAM	OCP Accelerator Module	开放计算项目加速器模块	由 OCP（Open Compute Project，开放计算项目）制定的开放标准，定义了 AI 加速芯片（GPU/ASIC/FPGA）在服务器中的硬件形态、接口、供电、散热与管理规范
2	OCP	Open Compute Project	开放计算项目	由 Meta (原 Facebook) 联合英特尔、高盛、Rackspace、Arista 发起的全球最具影响力的开源硬件与数据中心开放标准社区
3	RMA	Return Merchandise Authorization	退货授权	RMA 是客户向芯片 / 设备厂商申请退回故障产品的官方授权流程，厂商收到退回品后进行失效分析、维修、更换或报废，并将结果反馈给客户
4	OOB	Out Of Band	带外管理核	带外管理核，负责带外管理
5	FSP	Foundation Security Processor	基础安全处理核	安全子系统中的riscv核，负责承接安全请求，是整个系统安全的信任根
6	GSP	GPU Security Management Processor	GPU安全管理核	GPU安全管理核，负责NGU800P芯片安全服务管理
7	FMC	First Mutable Code	第一级可变代码	bootrom后执行的第一个可变固件代码
8	PMP	Power Management Processor	平台管理核	平台管理核，负责NGU800P芯片功耗管理和高速互联初始化
9	RMP	RAS Management Processor	RAS管理核	RAS管理核，负责NGU800P芯片RAS管理
10	OMP	OOB Management Processor	OOB管理核	OOB管理核，负责部分带外管理
11	MMP	Media Management Processor	多媒体管理核	多媒体管理核，负责视频/图片编解码
12	BM	Baremetal	裸机程序	裸驱程序，用于功能测试验证

3 概述

本文档重点关注NGU800P在不同封装形态和不同启动模式下的启动方案，涉及固件加载和固件启动流程。

3.1 产品形态

NGU800P有3种封装形式，组成4种产品形态。

封装	Die数量	颗粒集成方式	DRAM规格	PCIe	板级形态	单板集成芯片规格
DV100	双Die	合封LP6*12	24CH(x48) up to 14.4Gbps	Gen6x16	OAM模组	1*DV100
					PCIe标卡	1*DV80
DV80	双Die	板载LP6	24CH(x48) up to 12.8Gbps	Gen6x16	PCIe标卡	1*DV50
DV50/ Edge230	单Die	板载 LP6/LP5x	12CH 1CH LP6(x48)/LP5x(x32) up to 12.8Gbps for LP6 up to 10.7Gbps for LP5x	Gen6x16	PCIe标卡	1*DV
Edge210 / Edge220	单Die	板载 LP6/LP5x	8CH 1CH LP6(x48)/LP5x(x32) up to 12.8Gbps for LP6 up to 10.7Gbps for LP5x	Gen5x8	PCIe标卡	2*Edge220
					PCIe标卡	4*Edge210
					PCIe标卡	1*Edge220
					PCIe标卡	1*Edge210
Edge205	单Die	板载LP5x	4CH 1CH LP6(x48)/LP5x(x32) up to 12.8Gbps for LP6 up to 10.7Gbps for LP5x	Gen5x8	PCIe标卡	1*Edge205

上述产品封装从启动角度可以归结2类：单Die启动、双Die启动，从安全角度可以分安全、非安全启动。

3.2 产品生命周期

NGU800P的产品生命周期分为：

生命周期	描述	相关活动	启动要求	安全要求
TEST	产测态	SLT测试	1. 支持Debug Boot，允许绕过安全启动验证 2. 完整支持JTAG调试接口，支持断点、单步、内存读写、固件下载 3. 支持 SPI Nor Flash、UART启动 4. 支持启动流程全日志输出，便于定位启动失败问题	1. 保留调试权限，但禁用量产级安全机制（如远程证明、固件加密） 2. 允许写入开发密钥，支持开发版固件签名验证 3. 禁止将当前态芯片用于生产环境
DEVE	开发态	EVB测试	1. 同上	1. 同上
MANU	板级开发态	产品板开发（PCIe标卡、OAM模组）	1. 支持原型启动模式，启用基础安全启动（仅验证固件签名） 2. 保留有限调试权限（如串口日志、远程调试），但关闭 JTAG 物理接口	1. 启用固件签名验证，禁止加载未签名固件 2. 禁用芯片内部调试接口，仅保留板级调试接口 3. 支持固件加密存储，防止固件被提取 4. 产品板必须通过安全测试（如漏洞扫描、渗透测试）
USER	量产态	大规模发货	1. 强制启用量产安全启动模式（eHSM根信任 + 全链路签名验证） 2. 支持故障自动恢复启动（双分区镜像、自动回滚） 3. 永久关闭所有调试接口（JTAG、内部总线访问）	1. 永久熔断安全熔丝，锁定根信任密钥，禁止任何修改 2. 启用全链路加密 3. 支持远程证明、固件完整性校验、安全漏洞修复 4. 禁止任何未授权的固件修改和调试操作
DEBUG	RMA/返修态	失效分析/故障维修	1. 支持授权救援启动模式，仅能加载厂商签名的救援固件 2. 支持读取芯片内部故障日志、错误寄存器，便于定位问题	1. 必须先完成硬件级数据擦除，才能进行任何调试或维修操作 2. 调试权限实行分级授权，仅授权人员能访问特定调试功能

			3. 仅在获得厂商授权后，才能临时打开有限调试权限	3. 维修完成后，必须重新刷写量产固件，恢复量产安全状态
DEST	销毁态	芯片销毁	1. 仅支持安全擦除启动模式，自动执行硬件级数据擦除操作 2. 擦除完成后，芯片自动进入不可启动状态 3. 禁止任何其他启动模式	1. 必须执行硬件级加密擦除，覆盖所有存储区域（Flash、eFuse、寄存器） 2. 物理销毁必须彻底，确保芯片无法被修复或提取任何信息 3. 销毁过程必须全程录像，记录销毁时间、地点、数量、执行人

3.3 板级方案 (进行中)

3.3.1 PCIe标卡



3.3.2 OAM模组

3.4 后备启动方案

--TBD

4 启动方式

4.1 启动类型

模式	启动方式	对应硬件	对应生命周期
主启动	主Die：spi nor启动（支持安全、非安全）		MANU、USER

	从Die：ucie启动（不区分安全/非安全）	PCIe标卡、OAM模组	DEBUG、DEST
测试启动	主Die：spi nor、uart（支持安全、非安全） 从Die：ucie（不区分安全/非安全）	SLT板 EVB板	TEST DEVE

主Die有2种启动方式，每种模式分安全/非安全启动：spi nor启动、uart启动。spi nor启动是产品化后的主启动模式，uart启动用于问题定位

从Die有1种启动方式，但是不区分安全/非安全启动：ucie启动。ucie启动是产品化后的主启动方式

除了正常boot流程外，增加一种特殊启动方式：debug boot。debug启动用于芯片slt测试和芯片bringup调试

4.2 硬件Strappin

4.2.1 BootMode

NGU800的启动模式，由boot_mode拨码开关决定，软件根据启动模式走不同的启动流程

boot_mode 1'bx	主Die	从die
1'b0	spi nor boot	ucie boot
1'b1	uart boot	ucie boot

4.2.2 Chip Type/Chip ID

Chip Type表示当前芯片是单Die产品还是双Die产品，软件根据不同的产品形态做不同的固件分发策略

Chip ID表示当前Die是主Die还是从Die，软件根据Die ID走不同的主从Die软件逻辑

4.2.3 SecureBoot

Secure Boot表示当前启动时安全启动还是非安全启动，和Efuse里安全使能标准位是与逻辑，主要用于Debug阶段，方面安全非安全启动互相切换

4.2.4 PLL Bypass

PLL Bypass模式用来定位pll问题，bootrom以低频率运行，保证软件不卡在bootrom里，主要用于故障分析/失效分析阶段

4.2.5 Test Mode

Test Mode模式，bootrom如果有问题，需要在bootrom靠前位置执行loop，方面调试器介入分析bootrom问题，主要用于故障分析/失效分析阶段

4.2.5 启动模式总结

a. 单die场景
   i. bootmode = 1'b0；secure boot为0：通过spi nor非安全启动
   ii. bootmode = 1'b0；secure boot为1：通过spi nor安全启动
   iii. bootmode = 1'b1；secure boot为0：通过uart boot非安全启动
   iv. bootmode = 1'b1；secure boot为1：通过uart boot安全启动
b. 两die场景
   i. 主die bootmode = 1'b0；secure boot为0：主die通过spi nor非安全启动，从die通过ucie启动
   ii. 主die bootmode = 1'b0；secure boot为1：主die通过spi nor安全启动，从die通过ucie启动
   iii. 主die bootmode = 1'b1；secure boot为0：主die通过uart非安全启动，从die通过ucie启动
   iv. 主die bootmode = 1'b1；secure boot为1：主die通过uart安全启动，从die通过ucie启动


主Die
从Die
非安全启动基础流程
安全启动新增流程
GSP Bootrom
Reset
基础环境初始化
读Strap Pin
Test Mode
Yes
while(1)
Boot Mode
UART初始化
SPI NOR初始化
启动介质加载FMC镜像
Secure Boot
Yes
No
release
释放安全子系统
请求验签解密
镜像验签/解密
跳转运行FMC
FSP Bootrom
Reset
随机数模块自检
随机密钥初始化
Efuse读取生命周期
密钥解密
GSP加载SPL
SPL验签解密
FSP Bootloader
密码算法自检
eHSM FW校验
FSP FW
启动安全服务
请求验签解密
GSP FMC
PCIe初始化
等待PCIe加载GSP运行时镜像和UCIe PHY FW
UCIe初始化
Secure Boot
镜像验签/解密
运行时镜像分发
跳转运行GSP运行时固件
GSP Runtime
等待PCIe加载运行时镜像
等待PCIe加载其他微核镜像
Secure Boot
镜像验签/解密
其他微核镜像分发
释放本Die其他微核
提供安全服务
GSP Bootrom
Reset
基础环境初始化
读Strappin
Test Mode
Yes
while(1)
释放UCIe子系统等待UCIe初始化
等待主die加载运行时镜像
跳转运行GSP运行时固件
GSP Runtime
等待主die加载运行时镜像
释放本Die其他微核
提供安全服务

5 启动流程

5.1 主启动流程



5.1.1 MCU和微核功能划分

MCU	FW	Stage	功能（主Die）	功能（从Die）
OOB MCU	obb.bin	Initial	1. BootMode的配置（通过GPIO控制） 2. TestMode的配置（通过GPIO控制） 3. 配置800P芯片上电时序 a. 800P芯片各项电源开启（GPIO控制电源使能） b. 800P芯片时钟初始化配置（I2C控制时钟芯片） c. 多相电源由电源芯片固件默认配置 4. 800P芯片解复位配置（通过GPIO控制）	无

			5. 启动状态监控（通过GPIO中断获取）	
		Runtime	1. PMBus控制板级电压、电流、温度、告警信息等 2. 采集板级温度（I2C读取T-Sensor） 3. 采集金手指侧电源的I/V（SMBus读取INA226） 4. 支持PLDM协议 5. Nor FLash刷机（通过SMBus） 6. 板级信息管理，固件版本信息（I2C接口的EEPROM） 7. 和NGU800P芯片双向通信（SPI接口）	无
基础安全核FSP	boot_s.bin	Bootrom	1. 随机数模块自检 2. 从efuse中读取生命周期 3. 加密密钥解密 4. 安全启动，引导Runtime a. SPI Nor/Nand启动 5. Nor Flash刷机（通过Uart）	无
	fsp.bin	Initial	1. 密码算法自检	
		Runtime	1. 安全启动相关镜像验证服务 2. 密钥管理服务 3. 签名验签服务 4. HASH/HMAC/MAC服务 5. 对称加解密/AEAD服务 6. TRNG随机数服务 7. OTP/生命周期管理服务 8. 调试Challenge/调试鉴权服务 9. 计数器/时间等可信基础服务	无

安全管理核GSP	boot_m.bin	Bootrom	1. 安全/非安全启动，引导FMC
			2. Uart启动、SPI Nor/Nand启动
			3. 支持BUT协议
			4. 安全/非安全启动判别
			  a. 释放安全子系统运行
			  b. 安全固件验签
				1. 非安全启动，引导FMC
				  a. ucie启动

	fmc.bin	Initial	1. 安全/非安全启动，引导Runtime a. PCIe加载启动 2. PCIe配置使能 3. UCIe配置使能 4. 固件验签（调用安全子系统提供的能力） 5. 固件分发	1. 非安全启动，引导Runtime a. UCIe启动
	gsp.bin (RTOS)	Initial	1.	1.
		Runtime	1. 支持SPDM协议 2. 安全服务 a. 设备认证报告生成 b. 升级状态机维护 c. 微核长期安全策略管理 3. 其他微核固件验签 4. 其他微核固件分发 5. 控制释放微核 6. Profiler配置使能，记录P/V/I信息，周期：1ms	1. 接收分发固件 2. 控制释放微核 3. Profiler配置使能，记录P/V/I信息，周期：1ms
功耗管理核PMP	pmp.bin (RTOS)	Initial	1. 系统时钟、电源、复位控制 2. NoC使能配置 3. DDR初始化（PHY带MCU） 4. TPU配置使能 5. PCIe重配置（PHY带MCU） 6. UCIe重配置（PHY带MCU） 7. OISA配置使能（PHY带MCU） 8. 高低温警告阈值配置 9. 高低温重启阈值配置	1. 系统时钟、电源、复位控制 2. NoC使能配置 3. DDR初始化 4. TPU配置使能 5. OISA配置使能高低温警告阈值配置 6. 高低温重启阈值配置
		Runtime	1. 采集芯片、板级温度、电压、电流、功耗信息 2. 板级温度通过OOB MCU核获取（SPI接口） 3. 芯片温度直接读寄存器获取 4. 主电源接口的电压、电流信息（通过SMBus接口获取）	1. 采集芯片、板级温度、电压、电流、功耗信息 2. 板级温度通过OOB MCU核获取（SPI） 3. 芯片温度直接读寄存器获取 4. 板级电压、电流、功耗信息通过I2C接口获取 5. AVSBUS控制板级电压

			5. 金手指电源的电压、电流信息（SPI接口） 6. 快速控制板级多相电源的电压（通过AVSBUS） 7. Cooling设备控制 8. 热管理 9. 低功耗管理 a. AVS控制 b. 能耗限制控制	6. Profiler配置使能，记录P/V/I信息，周期：1ms 7. Cooling设备控制 8. 热管理 9. 低功耗管理 a. AVS控制 b. 能耗限制控制
RAS管理核RMP	rmp.bin (RTOS)	Initial	1. GPU RAS配置 2. PCIe RAS配置 3. UCIe RAS配置 4. OISA RAS配置 5. DDR RAS配置	1. GPU RAS配置 2. PCIe RAS配置 3. UCIe RAS配置 4. OISA RAS配置 5. DDR RAS配置
		Runtime	1.	1.
运维管理核OMP	omp.bin (RTOS)	Runtime		
多媒体管理核MMP	mmp.bin (RTOS)	Runtime	1. Video Encode 2. Video Decode 3. JPEG Encode 4. JPEG Decode	1. Video Encode 2. Video Decode 3. JPEG Encode 4. JPEG Decode

5.1.2 OOB MCU启动

a. BootMode的配置
b. TestMode的配置
c. 配置800P芯片上电时序
d. 800P芯片解复位配置

5.1.3 800P单Die启动

1. 运行gsp bootrom固件

a. 芯片上电解复位，gsp核从0x0地址开始运行Bootrom代码，初始化C908，准备C运行环境（数据段、栈段在0x60000--0x80000），解析stappin，初始化时钟和子系统
b. 根据bootmode初始化对应外设，并从启动介质加载fmc固件（fmc.bin）到sram
c. 如果使能secure boot，初始化安全子系统，并等待安全子系统启动完成，使用安全子系统对fmc.bin进行验签解密
d. 跳转到fmc运行

2. 运行fsp bootrom固件
   a. eHSM硬件启动
      i. 随机数模块自检
      ii. 从efuse中读取生命周期
      iii. 密钥解密
   b. eHSM Bootloader执行
      i. 密码算法自检
      ii. eHSM FW校验
   c. eHSM FW执行
      i. eHSM运行时固件启动，等待接收Mailbox指令
3. 运行gsp fmc固件
   a. 初始化pcie，建立主机和芯片之间建立pcie通信链路
   b. host加载gsp运行时固件（gsp.bin）到sram
   c. 如果使能secure boot，使用安全子系统对gsp.bin进行验签解密
   d. 跳转到gsp运行
4. 运行gsp runtime固件
   a. 初始化ddr
   b. 初始化oisa
   c. host加载其他微核固件（pmp.bin、rmp.bin、ompbin、mmp.bin）到sram或ddr
   d. 如果使能secure boot，使用安全子系统对其他微核固件进行验签解密
   e. 释放其他微核运行
5. 运行其他微核runtime固件（主从die都执行）
6. Host端加载内核驱动和cuda运行环境

5.1.4 800P双Die启动

1. 运行gsp bootrom固件（主从die都执行）
   a. 芯片上电解复位，gsp核从0x0地址开始运行Bootrom代码，初始化C908，准备C运行环境（数据段、栈段在0x60000--0x80000），解析stappin，初始化时钟和子系统
   b. 【主Die】根据bootmode初始化对应外设，并从启动介质加载fmc固件（fmc.bin）到sram
   c. 【主Die】如果使能secure boot，初始化安全子系统，并等待安全子系统启动完成，使用安全子系统对fmc.bin进行验签解密
   d. 【主Die】跳转到fmc运行
   e. 【从Die】初始化ucie，等待主die加载从die gsp运行时固件(gsp.bin)
2. 运行gsp fmc固件（仅主die执行）
   a. 初始化pcie，建立主机和芯片之间建立pcie通信链路
   b. host加载gsp运行时固件（gsp.bin）到sram
   c. 如果使能secure boot，使用安全子系统对gsp.bin进行验签解密
   d. 将从die gps.bin镜像分发到从die的sram，设置从die标志位
   e. 跳转到gsp运行
3. 运行gsp runtime固件（主从die都执行）
   a. 初始化ddr
   b. 初始化oisa
   c. 【从Die】等待主die加载从die运行的微核固件
   d. 【主Die】host加载其他微核固件（pmp.bin、rmp.bin、ompbin、mmp.bin）到sram或ddr
   e. 【主Die】如果使能secure boot，使用安全子系统对微核固件进行验签解密
   f. 【主Die】将从die运行的微核固件分发到从die的sram，设置从die标志位
   g. 释放本die其他微核运行
4. 运行其他微核runtime固件（主从die都执行）
5. Host端加载内核驱动和cuda运行环境

5.2 测试启动流程



5.2.1 MCU和微核功能划分

MCU	FW	功能（主Die）	功能（从Die）
OOB MCU	obb-bm.bin	1. 板级电压、电流、温度、存储相关器件测试 2. 外设测试 3. 通信测试 4. 上电时序测试	无
基础安全核	fsp-bm.bin	1. 安全相关组件测试	无
安全管理核	gps-bm.bin	1. C908/AIA/NoC/DDR/PCIe/UCIe/OISA/TPU/Profiler测试 2. 低速外设测试	1. C908/AIA/NoC/DDR/PCIe/UCIe/OISA/TPU/Profiler测试 2. 低速外设测试

平台管理核	pmp-bm.bin	1. 功耗测试	1. 功耗测试
RAS管理核	rmp-bm.bin	1. GPU/PCIe/UCIe/OISA/DDR RAS测试	1. GPU/PCIe/UCIe/OISA/DDR RAS测试
多媒体管理核	mmp-linux.bin (Linux)	1. 视频编解码/图片编解码测试	1. 视频编解码/图片编解码测试

6 异常处理

7 地址分布

7.1 镜像运行地址

--待更新

运行阶段	代码段、只读数据段	数据段、栈段	大小	存储介质	说明
bootrom	0x0 -- 0x20000	0xd20000 -- 0xd40000	128KB/128KB	irom/sram	
pcs	0xd00000 -- 0xd40000		256KB	sram	
spl	0xd40000 -- 0xd80000		256KB	sram	
uboot	0x9020000000 -- 0x9020200000（lpddr5） or 0x160000000 -- 0x160200000（3dsdram）		2MB	lpddr5/3dsdram	ddr+512MB uboot栈设置为ddr顶
opensbi	0x9000000000 -- 0x9000200000（lpddr5） or 0x140000000 -- 0x140200000（3dsdram）		2MB	lpddr5/3dsdram	ddr+0MB

linux (ramdisk)	0x9000200000 -- 0x9000400000（lpddr5） or 0x140200000 -- 0x140400000（3dsdram）	510MB	lpddr5/3dsram	ddr+2MB

7.2 镜像加载地址