



验证需求报告

eHSM

OSR VR

Copyright Notice and Proprietary Information Notice

Copyright © 2014 - 2026 Open Security Research, Inc. All rights reserved. This documentation contains confidential and proprietary information that is the property of Open Security Research, Inc. The documentation is transported under a license agreement and may be used or copied only in accordance with the terms of the license agreement. No part of the software and documentation may be reproduced, transmitted, translated, distributed, disclosed, announced or copied in any form or by any means, electronic, mechanical, manual, optical, or otherwise, without prior written permission of Open Security Research, Inc., or as expressly provided by the license agreement.

版权声明和专有信息声明

版权所有 © 2014 - 2026 深圳市纽创信安科技发展有限公司保留所有权利。本文档包含机密和专有信息，属于深圳市纽创信安科技发展有限公司的财产。该文档根据对应的许可协议传播，且只能根据许可协议的条款使用或复制。未经深圳市纽创信安科技发展有限公司事先书面许可或经许可协议明确规定，该文档和对应软件的全部或任何部分均不得以任何形式或方式（电子的，机械的，手动的，光学的或其他的）被复制、传播、翻译、分发、披露、宣布或抄袭。

OSR CONFIDENTIAL

Contents

1	需求概述	3
2	需求列表	4
2.1	时钟和复位	4
2.2	otp 及其映射	4
2.3	硬件安全通路	5
2.4	CPU <-> memory	6
2.5	CPU <-> 外部 bus	6
2.6	KMU <-> 算法 IP	7
2.7	CPU <-> 算法 IP <-> AHB_DMA/AXI_DMA	8
2.8	CPU <-> SYS_CSR	8
2.9	CPU <-> MBOX <-> SOC	9
2.10	CPU <-> UART/TIMER/WDT/CRC	11
2.11	CPU <-> EMU	11

1 需求概述

本文档描述了 OSR eHSM 的验证需求。分解基于以下几个方面：

- 时钟和复位
- otp 及其映射
- 硬件安全通路
- CPU <-> memory
- CPU <-> 外部 bus
- KMU <-> 算法 IP
- CPU <-> 算法 IP <-> AHB_DMA/AXI_DMA
- CPU <-> SYS_CSR
- CPU <-> MBOX <-> SOC
- CPU <-> UART/TIMER/WDT/CRC
- CPU <-> EMU

2 需求列表

2.1 时钟和复位

Table 1: 时钟和复位

编号	验证条目	描述
1	VR_CLK_RST_1	一个系统时钟输入 500MHz
2	VR_CLK_RST_2	一个系统复位输入
3	VR_CLK_RST_3	系统输入 scan mode, 影响内部软复位以及时钟 gate

2.2 otp 及其映射

Table 2: otp 及其映射

编号	验证条目	描述
1	VR_OTP_1	life_cycle: TEST_MODE、DEVELOP0_MODE、DEVELOP_MODE、MANUFACTURE_MODE、USER_MODE、DEBUG_MODE、DESTROY_MODE、UNDEFINE_MODE
2	VR_OTP_2	UID
3	VR_OTP_3	Control_Fields.AlgGmEn: HASH/SKE 国密算法使能, 4bit 控制 (含有偶数个 1: 使能国密算法, 含有奇数个 1: 禁用国密算法)
4	VR_OTP_4	Control_Fields.PatchEn: Patch 使能, (0b10 或 0b01:Patch 功能打开, 0b00 或 0b11:Patch 功能关闭)
5	VR_OTP_5	Control_Fields.TrngSelfTestSkip: Skip TRNG HW self-test(0b01: Skip;Others: Not skip)
6	VR_OTP_6	Control_Fields.TRNGScIkSel (FPGA 测试): TRNG sampling clock source selection(0b01: use system clock;Others: use internal sampling clock)
7	VR_OTP_7	Control_Fields.KeyAlgSel: Algrithem selection for OTP Keys decryption(0b01: AES128;Others: SM4)
8	VR_OTP_8	FW Control-eHSM
9	VR_OTP_9	FW Control-SoC
10	VR_OTP_10	Error Response Control
11	VR_OTP_11	eHSM Version Counter
12	VR_OTP_12	SOC Version Counter
13	VR_OTP_13	Patch Cfg

continue on next page

continued from previous page

编号	验证条目	描述
14	VR_OTP_14	Patch Addr
15	VR_OTP_15	Patch Data
16	VR_OTP_16	Key Attribute.last_key
17	VR_OTP_17	Key Attribute.key_life_cycle
18	VR_OTP_18	Key Attribute.key_level
19	VR_OTP_19	Key Attribute.key_type
20	VR_OTP_20	OTP key 及每个 key 对应的 32bit crc, ID:0-21

2.3 硬件安全通路

Table 3: 硬件安全通路

编号	验证条目	描述
1	VR_HW_BOOT_1	系统解复位后第一步：读取 otp 生命周期、系统配置字段
2	VR_HW_BOOT_2	UNDEFINE 模式、DESTROY 模式第一步后即 hw_boot_done, hw_boot_err 为真, 且不释放 eHSM cpu 复位
3	VR_HW_BOOT_3	第二步：根据 AlgGmEn 决定是否使能 HASH/SKE 国密算法
4	VR_HW_BOOT_4	第二步：根据 PatchEn 决定是否使能 Patch
5	VR_HW_BOOT_5	第三步：根据 Patch Cfg, Patch Addr, Patch Data 配置 Patch
6	VR_HW_BOOT_6	第四步：读取 otp_key 并解密至 KMU, 之后 hw_boot_done 并释放 cpu 复位
7	VR_HW_BOOT_7	otp key 根据生命周期、last_key、key_life_cycle、key_type、key_level 决定是否解密存储到 kmu
8	VR_HW_BOOT_8	chip_root_key 由 rtl_key 解密至 KMU
9	VR_HW_BOOT_9	device_root_key 和 chip_key 由 chip_root_key 解密至 KMU
10	VR_HW_BOOT_10	secert0_key 由 chip_root_key 解密至 KMU
11	VR_HW_BOOT_11	device_key 由 device_root_key 解密至 KMU
12	VR_HW_BOOT_12	USER 模式下 chip_root_key/chip_key 无效 *, 会导致 hw_boot_err 为真, 且不释放 eHSM cpu 复位
13	VR_HW_BOOT_13	USER 模式下 device_root_key/device_key 无效 *, 会导致 hw_boot_err 为真, 且不释放 eHSM cpu 复位
14	VR_HW_BOOT_14	USER 模式下 secert0_key 无效 *, 会导致 hw_boot_err 为真, 且不释放 eHSM cpu 复位
15	VR_HW_BOOT_15	MANU 模式下 chip_root_key 无效 *, 会导致 hw_boot_err 为真, 且不释放 eHSM cpu 复位

continue on next page

continued from previous page

编号	验证条目	描述
16	VR_HW_BOOT_16	MANU 模式下 secert0_key 无效 *, 会导致 hw_boot_err 为真, 且不释放 eHSM cpu 复位

2.4 CPU <-> memory

Table 4: CPU <-> memory

编号	验证条目	描述
1	VR_CPU_BUS_1	IBUS 可以直接访问 irom、iram 空间
2	VR_CPU_BUS_2	DBUS 可以直接访问 dram 空间
3	VR_CPU_BUS_3	SBUS 可以直接访问 soc/otp/cfg/iram
4	VR_CPU_BUS_4	CPU 通过 SBUS 访问 soc memory 需要配置访问基址 AHB_OFFSET 至 sys_csr 的 Mbox_ram_bal0-3/Mbox_ram_bah0-3 寄存器, SBUS 读写地址 [30:29] 选择其中一组寄存器, 且 SBUS 读写地址在 0x8000_0000-0xffff_ffff 范围内
5	VR_CPU_BUS_5	IBUS, SBUS 访问 iram 冲突测试

2.5 CPU <-> 外部 bus

Table 5: CPU <-> 外部 bus

编号	验证条目	描述
1	VR_AMBA_1	eHSM 可以通过 AHB BUS 访问 OTP, 总线无反压
2	VR_AMBA_2	eHSM 可以通过 AHB BUS 访问 OTP, 总线轻度反压
3	VR_AMBA_3	eHSM 可以通过 AHB BUS 访问 OTP, 总线重度反压
4	VR_AMBA_4	eHSM 可以通过 AHB BUS 访问 OTP, 总线反压随机
5	VR_AMBA_5	eHSM 可以通过 AHB BUS 访问 CFG, 总线无反压
6	VR_AMBA_6	eHSM 可以通过 AHB BUS 访问 CFG, 总线轻度反压
7	VR_AMBA_7	eHSM 可以通过 AHB BUS 访问 CFG, 总线重度反压
8	VR_AMBA_8	eHSM 可以通过 AHB BUS 访问 CFG, 总线反压随机
9	VR_AMBA_9	eHSM 可以通过 AHB BUS 访问 soc memory, 总线无反压
10	VR_AMBA_10	eHSM 可以通过 AHB BUS 访问 soc memory, 总线轻度反压
11	VR_AMBA_11	eHSM 可以通过 AHB BUS 访问 soc memory, 总线重度反压
12	VR_AMBA_12	eHSM 可以通过 AHB BUS 访问 soc memory, 总线反压随机
13	VR_AMBA_13	eHSM 可以通过 AXI BUS 访问 soc memory, 总线无反压

continue on next page

continued from previous page

编号	验证条目	描述
14	VR_AMBA_14	eHSM 可以通过 AXI BUS 访问 soc memory, 总线轻度反压
15	VR_AMBA_15	eHSM 可以通过 AXI BUS 访问 soc memory, 总线重度反压
16	VR_AMBA_16	eHSM 可以通过 AXI BUS 访问 soc memory, 总线反压随机
17	VR_AMBA_17	eHSM 可以通过 AXI BUS 访问 soc memory, 读通道重度堵塞, 写通道无堵塞
18	VR_AMBA_18	eHSM 可以通过 AXI BUS 访问 soc memory, 写通道重度堵塞, 读通道无堵塞
19	VR_AMBA_19	eHSM 可以通过 AXI BUS 访问 soc memory, 读写通 out-standing 测试
20	VR_AMBA_20	AXI BUS 读命令通道配置信号可以通过 sys_csr 寄存器配置
21	VR_AMBA_21	AXI BUS 写命令通道配置信号可以通过 sys_csr 寄存器配置

2.6 KMU <-> 算法 IP

Table 6: KMU <-> 算法 IP

编号	验证条目	描述
1	VR_KMU_1	hw_boot_ok 为真后, 任意生命周期, ID 为 0、1、2 的 key_buffer 中不可读不可写
2	VR_KMU_2	hw_boot_ok 为真后, 任意生命周期, ID 为 3-21 的 key_buffer 中对应 key_life_cycle 未烧写, 可读写
3	VR_KMU_3	hw_boot_ok 为真后, 生命周期为 TEST_MODE/DEVELOP0_MODE, ID 为 3-21 的 Key_buffer 可读写
4	VR_KMU_4	hw_boot_ok 为真后, 生命周期为 USER_MODE, ID 为 3-21 的 Key_buffer 的读写访问: ID 3-21 的 Key_buffer 不可以写; ID 3-21 的对称 Key_buffer 不可以读; ID 3-21 的非对称 Key_buffer 只读, 读取值与对应 otp key 一致
5	VR_KMU_5	hw_boot_ok 为真后, 生命周期为 MANU_MODE, ID 为 3-21 的 Key_buffer 的读写访问: 一级对称密钥对应的 Key_buffer 不可以读写; 一级非对称密钥对应的 Key_buffer 为只读, 读取值与对应 otp key 一致; 非一级密钥对应的 Key_buffer 可以读写
6	VR_KMU_6	hw_boot_ok 为真后, 生命周期为 DEBUG_MODE, ID 为 3-21 的 Key_buffer 的读写访问: ID 3-21 的对称 Key_buffer 只写; ID 3-21 的非对称 Key_buffer 可以读写

continue on next page

continued from previous page

编号	验证条目	描述
7	VR_KMU_7	非 otp key 的 Key_buffer 可读可写
8	VR_KMU_8	hw_boot_ok 为真后, 支持通过 KMU 安全端口直接传输密钥数据
9	VR_KMU_9	hw_boot_ok 为真后, 支持通过 KMU 安全端口直接传输 rtl_key_install_kek 密钥数据

2.7 CPU <-> 算法 IP <-> AHB_DMA/AXI_DMA

Table 7: CPU <-> 算法 IP <-> AHB_DMA/AXI_DMA

编号	验证条目	描述
1	VR_DMA_IP_1	可以配置 sys_csr 寄存器进行读写通道 AHB_DMA/AXI_DMA 的选择
2	VR_DMA_IP_2	AHB_DMA 同一时间仅能指定 SKE/HFE 其中一个使用
3	VR_DMA_IP_3	AXI_DMA 支持 SKE/HFE 同时使用
4	VR_DMA_IP_4	AHB_DMA 访问空间为 iram
5	VR_DMA_IP_5	AHB_DMA 通路与 SBUS/IBUS 通路访问 iram 冲突测试
6	VR_DMA_IP_6	AXI_DMA 访问空间为 soc memory
7	VR_DMA_IP_7	eHSM CPU 可以通过 SBUS 访问/使用 SKE, 并接受 SKE 发出的中断信号
8	VR_DMA_IP_8	eHSM CPU 可以通过 SBUS 访问/使用 HFE, 并接受 HFE 发出的中断信号
9	VR_DMA_IP_9	eHSM CPU 可以通过 SBUS 访问/使用 PKE, 并接受 PKE 发出的中断信号
10	VR_DMA_IP_10	eHSM CPU 可以通过 SBUS 访问/使用 TRNG, 并接受 TRNG 发出的中断信号

2.8 CPU <-> SYS_CSR

Table 8: CPU <-> SYS_CSR

编号	验证条目	描述
1	VR_SYS_CSR_1	eHSM CPU 可以访问 SYS_CSR 获取硬件基本信息
2	VR_SYS_CSR_2	eHSM CPU 可以访问 SYS_CSR 获取 eHSM 当前状态信息

continue on next page

continued from previous page

编号	验证条目	描述
3	VR_SYS_CSR_3	SYS_CSR 会输出 eHSM 当前状态信息到 eHSM 顶层信号接口
4	VR_SYS_CSR_4	eHSM CPU 可以通过 SYS_CSR 开启或关闭各外设、IP 的时钟信号
5	VR_SYS_CSR_5	eHSM CPU 可以通过 SYS_CSR 单独复位或者解复位各外设、IP
6	VR_SYS_CSR_6	eHSM CPU 可以通过 SYS_CSR 复位 eHSM CPU，一段时间后硬件自动解复位
7	VR_SYS_CSR_7	eHSM CPU 可以通过 SYS_CSR 复位 eHSM 所有部分，一段时间后硬件自动解复位
8	VR_SYS_CSR_8	eHSM CPU 可以通过 SYS_CSR 复位除 boot 模块的 eHSM 的其他各部分，一段时间后硬件自动解复位
9	VR_SYS_CSR_9	eHSM CPU 可以通过 SYS_CSR 读取硬件 boot 阶段读取的 otp 生命周期、控制域、UID、Version Counter、otp key 属性
10	VR_SYS_CSR_10	eHSM CPU 可以通过 SYS_CSR 读取 i_soc_status 顶层信号
11	VR_SYS_CSR_11	eHSM CPU 可以通过 SYS_CSR 读取 i_soc_status 顶层信号变化导致的中断，并可以进行写 1 清
12	VR_SYS_CSR_12	eHSM CPU 可以通过 SYS_CSR 配置 i_soc_status 中断上报 eHSM CPU 功能的使能/关闭
13	VR_SYS_CSR_13	eHSM CPU 可以通过 SYS_CSR 配置复位 SOC CPU，和配置解复位
14	VR_SYS_CSR_14	eHSM CPU 可以通过 SYS_CSR 配置复位 SOC，和配置解复位
15	VR_SYS_CSR_15	eHSM CPU 可以通过 SYS_CSR 配置使能 SOC DEBUG，不使能 SOC DEBUG
16	VR_SYS_CSR_16	eHSM CPU 可以通过 SYS_CSR 配置使能 eHSM DEBUG，不使能 eHSM DEBUG
17	VR_SYS_CSR_17	eHSM CPU 可以配置/读取 SYS_CSR 的 SYS_GEN_REG-15
18	VR_SYS_CSR_18	eHSM CPU 可以配置/读取 SYS_CSR 的 SYS_RUN_STEP 寄存器
19	VR_SYS_CSR_19	eHSM CPU 可以通过 SYS_CSR 配置 ram、bus_cipher

2.9 CPU <-> MBOX <-> SOC

Table 9: CPU <-> MBOX <-> SOC

编号	验证条目	描述
1	VR_MBOX_1	支持 SOC 向 Mailbox 下发长达 48 个 word 的指令
2	VR_MBOX_2	支持 SOC 通过 Mailbox 配置多达 30 个 host2slave Note
3	VR_MBOX_3	SOC 配置的 host2slave Note 只能由 eHSM CPU 通过 Mailbox 写 1 清
4	VR_MBOX_4	当 SOC 触发了 host2slave Note, 会触发对应 host2slave Note 的 eHSM 侧中断, 中断只能由 eHSM CPU 写 1 清
5	VR_MBOX_5	eHSM CPU 可以配置使能/关闭 host2slave Note 中断上报 eHSM CPU 的功能
6	VR_MBOX_6	eHSM CPU 写 1 清 host2slave Note, 会触发对应 host2slave Note 的 SOC 侧中断, 中断只能由 SOC 写 1 清
7	VR_MBOX_7	SOC 可以配置使能/关闭 eHSM CPU 写 1 清 host2slave Note 而触发的中断上报 SOC 的功能
8	VR_MBOX_8	SOC 和 eHSM CPU 同时向 host2slave Note 的同 1bit 写 1 时会触发 s2h_col 中断
9	VR_MBOX_9	SOC 可以配置使能/关闭 soc 侧 s2h_col 中断上报功能, soc 侧中断支持 SOC 写 1 清
10	VR_MBOX_10	eHSM CPU 可以配置使能/关闭 eHSM 侧 s2h_col 中断上报功能, eHSM 侧中断支持 eHSM CPU 写 1 清
11	VR_MBOX_11	支持 eHSM CPU 向 Mailbox 下发长达 16 个 word 的反馈
12	VR_MBOX_12	支持 eHSM CPU 通过 Mailbox 配置多达 30 个 slave2host Note
13	VR_MBOX_13	eHSM CPU 配置的 slave2host Note 只能由 SOC 通过 Mailbox 写 1 清
14	VR_MBOX_14	当 eHSM CPU 触发了 slave2host Note, 会触发对应 slave2host Note 的 SOC 侧中断
15	VR_MBOX_15	SOC 可以配置使能/关闭 slave2host Note 中断上报 SOC 的功能
16	VR_MBOX_16	SOC 写 1 清 slave2host Note, 会触发对应 slave2host Note 的 eHSM 侧中断, 中断只能由 eHSM CPU 写 1 清
17	VR_MBOX_17	eHSM CPU 可以配置使能/关闭 SOC 写 1 清 slave2host Note 而触发的中断上报 eHSM CPU 的功能
18	VR_MBOX_18	SOC 和 eHSM CPU 同时向 slave2host Note 的同 1bit 写 1 时会触发 h2s_col 中断
19	VR_MBOX_19	SOC 可以配置使能/关闭 soc 侧 h2s_col 中断上报功能, soc 侧中断支持 SOC 写 1 清

continue on next page

continued from previous page

编号	验证条目	描述
20	VR_MBOX_20	eHSM CPU 可以配置使能/关闭 eHSM 侧 h2s_col 中断上报功能, eHSM 侧中断支持 eHSM CPU 写 1 清
21	VR_MBOX_21	SOC 可以通过 MailBox 获取 eHSM 当前的状态

2.10 CPU <-> UART/TIMER/WDT/CRC

Table 10: CPU <-> UART/TIMER/WDT/CRC

编号	验证条目	描述
1	VR_UTW_1	eHSM CPU 可以通过 SBUS 操控 uart 通过 eHSM 顶层 txd 接口向 soc 发送数据
2	VR_UTW_2	eHSM CPU 可以通过 SBUS 操控 uart 通过 eHSM 顶层 rxd 接收 soc 发来的数据
3	VR_UTW_3	uart 可以发送中断至 cpu 顶层
4	VR_UTW_4	eHSM CPU 可以通过 SBUS 操控 timer 启动计数
5	VR_UTW_5	timer 可发送中断至 eHSM cpu 顶层
6	VR_UTW_6	eHSM CPU 可以通过 SBUS 操控 WDT 启动计数
7	VR_UTW_7	WDT 可发送中断至 eHSM CPU 顶层
8	VR_UTW_8	eHSM CPU 顶层接收中断信号 exit_irq

2.11 CPU <-> EMU

Table 11: CPU <-> EMU

编号	验证条目	描述
1	VR_EMU_1	EMU 监视 eHSM 的内部的硬件故障 HW_ERROR 64bit, 可由 eHSM cpu 通过 SBUS 读取, HW_ERROR 也会传输到 eHSM 顶层
2	VR_EMU_2	HW_ERROR 的某一 bit 为真会触发对应的中断, 支持写 1 清
3	VR_EMU_3	可以通过 SBUS 配置 HW_ERROR 中断上报至 cpu 功能的使能/关闭
4	VR_EMU_4	可以通过 SBUS 配置 HW_ERROR 每一 bit 为真是否会触发 eHSM cpu 复位, 复位后硬件会自动解复位

continue on next page

continued from previous page

编号	验证条目	描述
5	VR_EMU_5	可以通过 SBUS 配置 HW_ERROR 每一 bit 为真是否会触发除 boot、EMU 模块以外的 eHSM 复位，复位后硬件会自动解复位
6	VR_EMU_6	可以通过 SBUS 配置 HW_ERROR 每一 bit 为真是否会触发 eHSM 复位（不复位 EMU），复位后硬件会自动解复位
7	VR_EMU_7	当 ERROR 触发 eHSM cpu 复位时，emu rst cpu 复位标志置 1，可以写 1 清零，写零无效
8	VR_EMU_8	当 ERROR 触发 eHSM 除 boot 模块以外的 eHSM 复位时，emu rst nbt 复位标志置 1，可以写 1 清零，写零无效
9	VR_EMU_9	当 ERROR 触发 eHSM cpu 复位时，emu rst all 复位标志置 1，可以写 1 清零，写零无效
10	VR_EMU_10	HW_ERROR 包含 IROM ECC 1bit error
11	VR_EMU_11	HW_ERROR 包含 IROM ECC Multi-bit error
12	VR_EMU_12	IROM ECC error 发生时，SBUS 访问 EMU 寄存器可以读取到对应的错误 mem 访问地址
13	VR_EMU_13	可以通过 sys_csr 开启 irom ecc 测试模式，输入正确或者错误的 ecc 校验码进行测试
14	VR_EMU_14	可以通过 sys_csr 关闭 irom ecc 功能，默认开启
15	VR_EMU_15	HW_ERROR 包含 IRAM ECC 1bit error
16	VR_EMU_16	HW_ERROR 包含 IRAM ECC Multi-bit error
17	VR_EMU_17	IRAM ECC error 发生时，SBUS 访问 EMU 寄存器可以读取到对应的错误 mem 访问地址
18	VR_EMU_18	可以通过 sys_csr 开启 iram ecc 测试模式，输入正确或者错误的 ecc 校验码进行测试
19	VR_EMU_19	可以通过 sys_csr 关闭 iram ecc 功能，默认开启
20	VR_EMU_20	HW_ERROR 包含 DRAM ECC 1bit error
21	VR_EMU_21	HW_ERROR 包含 DRAM ECC Multi-bit error
22	VR_EMU_22	DRAM ECC error 发生时，SBUS 访问 EMU 寄存器可以读取到对应的错误 mem 访问地址
23	VR_EMU_23	可以通过 sys_csr 开启 dram ecc 测试模式，输入正确或者错误的 ecc 校验码进行测试
24	VR_EMU_24	可以通过 sys_csr 关闭 dram ecc 功能，默认开启
25	VR_EMU_25	HW_ERROR 包含 PKE RAM0 ECC 1bit error
26	VR_EMU_26	HW_ERROR 包含 PKE RAM0 ECC Multi-bit error
27	VR_EMU_27	PKE RAM0 ECC error 发生时，SBUS 访问 EMU 寄存器可以读取到对应的错误 mem 访问地址

continue on next page

continued from previous page

编号	验证条目	描述
28	VR_EMU_28	可以通过 sys_csr 关闭 PKE ram0 ecc 功能, 默认开启
29	VR_EMU_29	HW_ERROR 包含 PKE RAM1 ECC 1bit error
30	VR_EMU_30	HW_ERROR 包含 PKE RAM1 ECC Multi-bit error
31	VR_EMU_31	PKE RAM1 ECC error 发生时, SBUS 访问 EMU 寄存器可以读取到对应的错误 mem 访问地址
32	VR_EMU_32	可以通过 sys_csr 关闭 PKE ram1 ecc 功能, 默认开启
33	VR_EMU_33	HW_ERROR 包含 PKE RAM2 ECC 1bit error
34	VR_EMU_34	HW_ERROR 包含 PKE RAM2 ECC Multi-bit error
35	VR_EMU_35	PKE RAM2 ECC error 发生时, SBUS 访问 EMU 寄存器可以读取到对应的错误 mem 访问地址
36	VR_EMU_36	可以通过 sys_csr 关闭 PKE ram2 ecc 功能, 默认开启
37	VR_EMU_37	HW_ERROR 包含 PKE RAM3 ECC 1bit error
38	VR_EMU_38	HW_ERROR 包含 PKE RAM3 ECC Multi-bit error
39	VR_EMU_39	PKE RAM3 ECC error 发生时, SBUS 访问 EMU 寄存器可以读取到对应的错误 mem 访问地址
40	VR_EMU_40	可以通过 sys_csr 关闭 PKE ram3 ecc 功能, 默认开启
41	VR_EMU_41	HW_ERROR 包含 KMU RAM ECC 1bit error
42	VR_EMU_42	HW_ERROR 包含 KMU RAM ECC Multi-bit error
43	VR_EMU_43	KMU RAM ECC error 发生时, SBUS 访问 EMU 寄存器可以读取到对应的错误 mem 访问地址
44	VR_EMU_44	可以通过 sys_csr 开启 KMU RAM ecc 测试模式, 输入正确或者错误的 ecc 校验码进行测试
45	VR_EMU_45	可以通过 sys_csr 关闭 KMU RAM ecc 功能, 默认开启
46	VR_EMU_46	HW_ERROR 包含 WDT Timeout error
47	VR_EMU_47	HW_ERROR 包含 functional 阶段 TRNG Health-test 相关 error
48	VR_EMU_48	HW_ERROR 包含 OTP Key crc Error
49	VR_EMU_49	HW_ERROR 包含 OTP AHB bus resposne error
50	VR_EMU_50	可以通过 sys_csr 使能/不使能 OTP AHB bus resposne error 反馈至 eHSM cpu
51	VR_EMU_51	HW_ERROR 包含 CFG AHB bus resposne error
52	VR_EMU_52	可以通过 sys_csr 使能/不使能 CFG AHB bus resposne error 反馈至 eHSM cpu
53	VR_EMU_53	HW_ERROR 包含 soc memory AHB bus resposne error

continue on next page

continued from previous page

编号	验证条目	描述
54	VR_EMU_54	可以通过 sys_csr 使能/不使能 soc memory AHB bus resposne error 反馈至 eHSM cpu
55	VR_EMU_55	HW_ERROR 包含 DMA AXI bus 读通道 resposne error
56	VR_EMU_56	HW_ERROR 包含 DMA AXI bus 写反馈通道 resposne error
57	VR_EMU_57	EMU 监视 eHSM 顶层的 soc err 信号, 可由 eHSM cpu 通过 SBUS 读取
58	VR_EMU_58	SOC Err 的某一 bit 为真会触发对应的中断, 支持写 1 清
59	VR_EMU_59	可以通过 SBUS 配置 SOC Err 中断上报至 cpu 功能的使能/关闭
60	VR_EMU_60	可以通过 SBUS 配置 SOC Err 每一 bit 为真是否会触发 eHSM cpu 复位, 复位后硬件会自动解复位
61	VR_EMU_61	可以通过 SBUS 配置 SOC Err 每一 bit 为真是否会触发除 boot、EMU 模块以外的 eHSM 复位, 复位后硬件会自动解复位
62	VR_EMU_62	可以通过 SBUS 配置 SOC Err 每一 bit 为真是否会触发 eHSM 复位 (不复位 EMU), 复位后硬件会自动解复位
63	VR_EMU_63	可以通过 SBUS 读写 EMU 的 FW Err 寄存器, FW_err 会传送到 eHSM 顶层