


管理子系统

2、带外管理通道



2.1.1.1 带外通道规格

- 带外通道支持SMBUS/I2C
 - 兼容SMBUS/I2C
 - SMBUS/I2C支持最大1Mhz。对接链路：xx，电压要求。
 - SMBUS支持slave模式。
 - SMBUS支持alert专用IO上报。*整机可选不连接该信号。
 - 可配置临时转master模式发master notify。
 - 板级MCU、GPU芯片带外通道的集成方式：共一路IO。
- 带外通道支持I3C
 - 支持最高频率12.5Mhz。
 - 相比SMBUS/I2C，提供显著更高的带宽，满足有较高性能的带外业务需求(比如固件更新、高频器件状态收集)。
 - 支持slave/master两种数据流。
- 带外通道SMBUS、I3C共IO
 - 初始化配置2选1 or 自适应模式识别方式？
 - 对接模式由整机/BMC设计决定。
 - 硬件兼容方式待分析。OD集成和CMOS Driver方式。
- 带外通道支持Over VDM TLP。暂考虑不支持。
 - 提供带外通信高带宽互联接口。即使I3C也不满足有较高性能的带外业务需求(比如固件更新、高频器件状态收集)。
 - VDM：带外数据流Over PCIE。
- 带外通道支持JTAG
 - JTAG需实现功能(产品板需求)
 - 可接入BMC，BMC->UBB->OAM->板级MCU/GPU。


- JTAG需实现功能(产品板需求)
 - 可接入BMC, BMC->UBB->OAM->板级MCU/GPU。
 - 接入GPU芯片JTAGBUS, 可访问所有寄存器空间和DRAM。*时延&性能
 - JTAG管脚的准入控制。
 - 接入GPU芯片安全子系统, 定位安全子系统问题。
 - 接入CPU调试单元, 定位CPU固件问题。
 - 可访问GPU Flash, 定位固件问题和更新固件。
 - 可接入板级MCU, 定位板级MCU问题和更新MCU固件等。
 - 可用作GPU芯片边界扫描、板级MCU芯片边界扫描。
- JTAG需实现功能(EVB/SLT板需求)
 - 提供JTAG接插口, 可接入CPU调试工具接入CPU指令级调试
- JTAG需实现功能(ATE/LB板需求)
 - DFT JTAG复用IO。
- 带外通道支持UART。暂考虑不支持。

2.2 PCIE VDM集成额外要求

暂考虑不支持。

2.3 JTAG链接

模组/标卡



- BMC通过JTAG可接入MCU、GPU。
- JTAG接入GPU DIE0、DIE1分别可见，对带外管理可能造成一些麻烦。
- JTAG三选一 MUX逻辑和MUX选择，在CPLD内实现。MUX选择需要BMC JTAG控制。

3. 带内管理通道

带内管理（In-Band Management）是指Host CPU对GPU设备进行监控、控制和管理。Host CPU通过pcie通道，实现对芯片的片上资源（如，GPNPU核/LPDDR内存/温度传感器/性能监控单元）等硬件设施的实时监控、动态配置、诊断测试和分析以及故障处置。片上管理子系统需要承担带内管理桥接以及遥测汇聚等功能。

4. 通用CPU子系统逻辑方案

4.1 CPU核功能划分

GPU芯片上集成多个通用CPU核心，对于管理子系统，划分为运维/功耗/RAS管理和媒体硬件加速器调度四个功能：

- 媒体硬件加速器调度，采用双核C908架构，支持运行SMP系统
 - 支持MMU：实现进程之间的隔离，当某个进程出现异常（如异常码流），可以不影响其他进程
 - 支持L1指令和数据cache
 - 支持L2 cache，可显著提升CPU的访存能力
 - 目标主频1.5GHz
 - 该Cluster内的双核也可作为两个独立单核使用，部署不同的软件业务
- 运维管理，采用单个C908结构
 - 支持MMU，支持L1指令和数据cache，支持L2 cache
 - 目标主频1.0GHz
- 功耗管理，采用单个C908结构
 - 支持MMU，支持L1指令和数据cache，支持L2 cache

- 功耗管理，采用单个C908结构
 - 支持MMU，支持L1指令和数据cache，支持L2 cache
 - 目标主频1.5GHz
- ▼ • RAS管理，采用单个C908结构
 - 支持MMU，支持L1指令和数据cache，支持L2 cache
 - 目标主频1.0GHz

4.2 CPU子系统带宽需求

管理子系统中的CPU带宽需求，主要考虑的是：

- 主场景下，主要考虑JPEG编码和VIDEO编码，CPU读带宽约500MB/s，CPU写带宽可忽略
- 副场景下，主要考虑JPEG解码和VIDEO解码，CPU读带宽约1.2GB/s，CPU写带宽约800MB/s
- 功耗管理、运维管理、RAS管理的带宽认为不是瓶颈

4.3 CPU子系统安全需求

安全启动子系统在启动过程中对管理子系统的固件做安全校验后，将其搬运到管理子系统中的sram中存储，为了防止被Host恶意攻击以及CPU之间的相互渗透，需要考虑：

- 在子系统内部的sram入口设置firewall隔离机制
- 在子系统的外设slave入口设置firewall隔离机制
- 上述firewall的隔离控制，由安全子系统的CPU管理和配置

4.4 CPU子系统启动和固件加载

安全子系统将管理子系统的各个CPU固件加载到管理子系统sram中，并配置各个CPU的启动地址，功耗CPU/Ras CPU/运维CPU/媒体调度CPU是否需要释放以及它们之间的释放顺序由安全启动子系统固件决定。

4.5 CPU子系统片上SRAM存储

管理子系统sram中有如下类型的数据存储，建议容量2MB：

- 指令存储
 - 固件代码
 - 中断向量
 - 常量表
- 数据存储
 - 运行时栈
 - 全局变量
 - 堆空间
- 通信/缓冲
 - 消息队列
 - DMA描述符
 - 通信变量
- 其他专用功能数据的存储
 - 运维/功耗/RAS管理过程中的数据和日志

4.6 CPU子系统通用DMA

子系统内部需要DMA，协助CPU做数据搬运，以及协助低速外设做p2m/m2p数据搬运：

- 考虑采用通用的AXIDMA
- 子系统内部每个CPU分配独立的dma通道，主要用于：
 - m2m数据搬运：预留1个通道
 - m2p/p2m数据搬运：预留1个通道
- AXIDMA预留10个通道
- 低速外设绑定哪个axidma物理通道，软件通过寄存器可配置

4.7 CPU子系统定时器

每个CPU核本身有各自的sysTick，供CPU内部定时使用。

另外，CPU还有借助soc timer做计时需求（如通信计时等），子系统内部考虑放置5个soc timer。

4.8 CPU子系统看门狗

为每个CPU设置一个watchdog看门狗，总计5个。

4.9 CPU子系统中断

管理子系统内部有一个APLIC，所有wire类型的中断线连接到APLIC的输入口。

每个CPU hart都有一个专用的IMSIC，用于接收消息中断，并转为hart内部中断。

APLIC和IMSIC的架构见中断章节。

4.10 CPU核子系统的mailbox中断

考虑在系统中预留一些mailbox资源，用于给riscv CPU触发mailbox中断和传递mailbox消息。暂定32个。

4.11 CPU核子系统的互斥访问机制

不同CPU内核之间可能会共享一些存储资源或外设，需要考虑设计一些互斥寄存器，互斥机制寄存器数量暂定128个。


互斥寄存器的基本原理:

- 位宽32bit, 复位值=0;
- bit0为锁状态位, 1表示锁定、0表示未锁定;
- 软件读, 锁状态置1; 然后软件写, 锁状态置0;
- 高31bit为message信息, 开放给软件传递消息使用

4.12 CPU子系统低速外设

外设类型和数量分析，参见硬件板卡设计文档，链接位于本文参考文档。


下图是DV100 PCIE标卡板级设计框图：



- SPI master需要2组，用于：
 - 对接NOR Flash存储器件，使用QSPI
 - 对接板级MCU（线数具体要看CPU选型）
- SPI slave需要1组，用于：
 - 对接板级MCU
- I2C(PMBUS) master需要1组，用于：
 - 与12V主电源互联（内含电流/电压传感器）
- UART接口5组，用于：
 - 管理子系统5个CPU hart的调试输入输出
- AVSBus接口2组，用于：
 - 多相电源控制器接口
- GPIO具体数量待定，目前看到的需求：
 - 用于跟板级MCU的握手，预留6个gpio
 - 异常请求复位信号输出，预留4个gpio
 - GPU芯片复位输入，预留4个gpio
 - 其他需求（bootmode等），数量待梳理

4.14 管理子系统整体逻辑方案

时钟域补充



5. 单DIE/双DIE方案

5.1 单DIE/双DIE

芯片管理在双DIE封装下，对外存在下面硬约束：

1. 带内管理，单DIE/双DIE封装物理通道都只有1个PCIE(DIE0出)。
 - a. 除DRAM地址空间外的两DIE地址空间，需要BAR地址空间分别映射。
 - b. 需要GPU驱动感知单DIE/双DIE差异的：待讨论。
 - c. 不需要GPU驱动感知单DIE/双DIE差异的：待讨论。
2. 带外管理，对外也只呈现一个管理设备，硬件接口对外只DIE0出OOB接口。
 - a. 原则上，不建议外部感知内部单DIE/双DIE差异。
3. CE调度，两DIE独立调度，GPU驱动可见两份CE资源。具体见调度的架构章节。
4. Profiling，两DIE独立Profiling记录。一是关联CE调度的两DIE区分(Profiling统计也间接影响)；二是避免Profiling数据流跨DIE传输，否则CONFIGBUS 跨DIE UCIE带宽不匹配。

芯片管理在单DIE或双DIE封装下，对内功能不做限制，但潜在有性能差异：


1. 实现单DIE/双DIE全地址统一空间映射可见(见下章节)，跨DIE中断也无限制。管理固件部署可选就近只管理本DIE，或跨两DIE统一管理。
2. 管理固件对本DIE访问，潜在时延更好。比如功耗管理固件管理本DIE温控、DVFS。

8、上下点和复位管理

8.1 芯片/板级电源管理接口

合并模组/标卡和GPU芯片考虑，电源关联接口如下

OAM模组或PCIE卡



上图组件说明：

1. OAM模组/PCIE标卡
2. 板卡电源输入。3.3V、12V(可选)、48/12V(主供电)。
3. 电流检测器件(Current Monitor)。针对上面板卡电源输入做电流检测的器件(扩展支持电压/功率检测)。
4. 主电源输入44~58V，到GPU芯片输入两级电源转换，第一级48->12V，第二级12V->1V。第二级电源器件可能是多相Buck电源(配专用多相电源控制器)，可能是高集成SIP电源(封装集成电源控制器)，可能是LDO电源(一般无电源控制器)。
5. 多相电源控制器。实现大电流负载电源的稳压控制、均流控制、各种电源异常检测和记录，对外提供配置接口(PMBUS/AVSBUS)。
6. MOS开关。部分特殊电源(比如efuse烧录高压电压)因受限长期加电可靠性风险，需要独立控制开关电，板级提供MOS开关控制。*另外一种方式是IP内集成MOS开关，但是设计复杂不优先考虑。
7. 板级MCU。负责GPU电源的开关和上下电顺序管理(EN/PG)、非主电源的电流检测管理、电源初始化配置、电源固件更新、电源异常响应和定位。
8. GPU芯片功耗管理系统。负责过流预警保护(GPU芯片关键电源、模组主供电、整机供电)、快速调压(DVFS)。

上图信号说明：

1. 模组输入主电源电流检测器件(Current Monitor)通信接口：I2C。
 - a. 接口用途：轮询获取模组输入主电源电流信息(亚ms级)，可扩展获取电压/功率信息。服务于PowerCapping控制，具体见架构文档（功耗控制逻辑方案）。
 - b. 接口需求：频率1~2Mhz。
 - c. 对接关系：接入GPU芯片功耗管理系统。滤波后慢速平均功率潜在需送给板级MCU固件。
 2. 模组输入非主电源电流检测器件(Current Monitor)通信接口：I2C。
 - a. 接口用途：轮询获取模组输入非主电源电流信息(100ms~1s级)，可扩展获取电压/功率信息。
 - b. 频率需求：100/400Khz。
 - c. 对接关系：接入板级MCU。功率信息潜在需送给GPU芯片功耗管理固件。
 3. 模组/UBB上电稳定指示：HOST_PG/MODULE_PG。
 - a. 接口用途：HOST_PG用于指示UBB给OAM模组所有输入电源供电稳定；MODULE_PG用于指示OAM模组所有电源供电稳定。
 4. 电源开关电控制：EN/PG(PowerGood)。
 - a. 接口用途：控制GPU每一路电源的开关、组合控制GPU各路电源的上下电顺序；PG也用于电源异常断电的检测。
 - b. 对接关系：接入板级MCU，GPIO方式控制。*如果要求实现CPU复位不影响GPU，潜在需要另外的专用电源时序器件。
 5. 电源控制器严重故障IO：FAULT。
 - a. 接口用途：电源发生严重故障后上报。外部系统感知电源故障发生，后可通过PMBUS查询故障详细信息。
 - b. 对接关系：接入板级MCU。
 6. 电源控制器通用配置接口：PMBUS。
 - a. 接口用途：电源控制器相关的初始化配置、调压控制(慢速)、通用状态查询(比如电压/电流/功率，慢速更新)、故障详细信息查询等。多相电源控制器、48V->12V LLC、SIP电源都可能提供PMBUS接口。
-

7. 电源控制器通用配置接口：AVSBUS。
- a. 接口用途：提供快速调压和高速读电流的接口。前者服务于DVFS、后者服务于PowerCapping，具体见架构文档（功耗控制逻辑方案）。
 - b. 接口需求：频率10~25Mhz，最多两路(对应每个DIE的GPU核电源)。
 - c. 对接关系：接入GPU芯片功耗管理子系统。
8. 整机电源电流过流预警信号：PowerBrake。
- a. 接口用途：配合整机过流负载预警保护，潜在可用于瞬态电流过流保护、PSU异常保护等。
 - b. 对接关系：送给GPU芯片功耗管理系统。
9. 模组输入主电源电流检测器件(Current Monitor)电流过流预警信号：Ialert。
- a. 接口用途：模组输入主电源瞬态电流过流预警信号(百us级)。服务于PowerCapping控制，具体见架构文档（功耗控制逻辑方案）。
 - b. 对接关系：送给GPU芯片功耗管理系统。
10. 电源控制器电流过流预警信号：Ialert。
- a. 接口用途：模组输入主电源瞬态电流过流预警信号(数us到数十us级)。服务于PowerCapping控制，具体见架构文档（功耗控制逻辑方案）。
 - b. 对接关系：送给GPU芯片功耗管理系统。

8.2 模组/芯片复位

GPU芯片复位，同板级电源、启动、异常处理有紧耦合关系。下图呈现关联上电、复位、故障关联IO定义。

