


## VITIS HLS

## ÍNDICE

- 13 Pragmas
- O3 Fluxo de Desenvolvimento 14 Loops
- 05 Vitis HLS plataforma 23 Laboratório


## VITIS HLS





- Algoritmos complexos para FPGA;
- Linguagens de alto nível;
- Bibliotecas próprias;
- Integração com Vivado.


# FLUXO DE DESENVOLVIMENTO DE COMPONENTES


- Criação do algoritmo de acordo com princípios de design
- C-Simulation: verificação da funcionalidade do código em C/C++ com o testbench em C/C++
- Code Analyzer: análise da perfomance, da legalidade e do paralelismo do código em C/C++
- C-Synthesis: obtenção do RTL usando o compilador v++
- C/RTL Co-Simulation: verificação do código RTL gerado usando o testbench em C/C++
- Package: revisão da síntese e dos relatórios gerados















Ln 8, Col 6 CRLF UTF-8 Spaces: 4 C++ 🚨 🗖


⊗ 0 ∆ 0












#### PRAGMAS



- Diretivas HLS;
- Síntese RTL;
- Impacto na latência e no uso de recursos.

#### LOOPS

```
#include <stdio.h>
int main() {
    for (int i = 1; i <= 10; i++) {
        printf("%d ", i);
    }
    return 0;
}</pre>
```

- Amplamente utilizados em códigos em alto nível;
- Se tornam gargalos em arquiteturas de hardware;
- Foco para otimizações.

#### LOOPS ANINHADOS


```
#include "loop_pipeline.h"

dout_t loop_pipeline(din_t A[N]) {
    int i,j;
    static dout_t acc;


LOOP_I:for(i=0; i < 20; i++){
        LOOP_J: for(j=0; j < 20; j++){
            acc += A[j] * i;
        }
    }
    return acc;
}</pre>
```

- Perfeitos: apenas o loop mais interno possui lógica e os parâmetros são constantes;
- Semi-perfeitos: apenas o loop mais interno possui lógica, mas os parâmetros do loop mais externo são variáveis;
- Imperfeitos: há lógica fora do loop mais interno ou os parâmetros são variáveis.

#### PIPELINE



# pragma HLS PIPELINE



#### UNROLL

```
#include "test.h"

dout_t test(din_t A[N]) {
   dout_t out_accum=0;
   dsel_t x;

LOOP_1:for (x=0; x<N; x++) {
     out_accum += A[x];
   }
   return out_accum;
}</pre>
```

# pragma HLS UNROLL

- réplica do bloco;
- diminuição da latência X aumento de recursos;
- dependências de memória.

IF	ID	EX	MEM	WB				
IF	ID	EX	MEM	WB				
$\downarrow i$	IF	ID	EX	MEM	WB			
t	IF	ID	EX	MEM	WB			
<u> </u>		IF	ID	EX	MEM	WB		
		IF	ID	EX	MEM	WB		
			IF	ID	EX	MEM	WB	
			IF	ID	EX	MEM	WB	

#### LOOP MERGE


```
void top (a[4],b[4],c[4],d[4]...) {

... Add: for (i=3;i>=0;i--) {
   if (d[i])
    a[i] = b[i] + c[i];
}

Sub: for (i=3;i>=0;i--) {
   if (!d[i])
   a[i] = b[i] - c[i];
}
```

#pragma HLS MERGE

- ciclos de clock desnecessários;
- lógicas otimizadas juntas.



#### LOOP FLATTEN

```
#include "loop_pipeline.h"

dout_t loop_pipeline(din_t A[N]) {
    int i,j;
    static dout_t acc;

LOOP_I:for(i=0; i < 20; i++){
        LOOP_J: for(j=0; j < 20; j++){
            acc += A[j] * i;
        }
    }
    return acc;
}</pre>
```

- loops perfeitos ou semi-perfeitos;
- pipeline o loop mais interno;
- único loop com 400 repetições e apenas um multiplicador utilizado.

#### PERFORMANCE

```
for (int i =0; i < 1000; ++i) {
#pragma HLS performance target_ti=1000
  for (int j = 0; j < 8; ++j) {
    int tmp = b_buf[j].read();
    b[i * 8 + j] = tmp + 2;
}
</pre>
```

- Permite especificar uma restrição de alto nível
  - target\_ti (define o número de ciclos para cada interação do loop ou função)
  - target\_tl (latência alvo nº de clock para conclusão de todas as interações do loop)
- Ferramenta infere os pragmas de UNROLL,
   PIPELINE, ARRAY\_PARTITION e INLINE
   necessárias para atingir o resultado
- Importante: PERFORMANCE não garante que seja alcançado mas é uma META

#pragma HLS performance target\_ti=<value> target\_tl=<value> unit=[sec|cycle]

#### ALLOCATION

```
void my_func(data_t angle) {
#pragma HLS allocation operation instances=mul limit=1
...
}
```

- Define um limite máximo de recursos para implementar o kenel.
- Usado para limitar o número máximo de instâncias do RTL, funções, loops ou operações específicas.
- Resultado:
  - Redução dos recursos utilizados
  - Maior compartilhamento de recursos
  - Impacta negativamente no desempenho

```
#pragma HLS allocation <type> instances=<list>
limit=<value>
```

## FUNCTION\_INSTANTIATE

```
char func_sub(char inval, char incr) {
#pragma HLS INLINE OFF
#pragma HLS FUNCTION_INSTANTIATE variable=incr
 return inval + incr;
void func(char inval1, char inval2, char inval3,
 char *outval1, char *outval2, char * outval3)
 *outval1 = func_sub(inval1, 1);
 *outval2 = func_sub(inval2, 2);
 *outval3 = func_sub(inval3, 3);
```

- Técnica de otimização que matém a hirarquia das funções, realizando otimizações locais direcionadas para uma determinada instância.
- Cria uma implementação RTL para cada instância da função
- Resultado:
  - Simplificação da lógica de controle
  - Pode potencialmente melhorar a latência e o throughput.

Esse programa é executado sequencialmente em uma FPGA, produzindo resultados corretos sem nenhum ganho de desempenho. Para obter maior desempenho em uma FPGA, o programa deve ser refatorado para permitir o paralelismo no hardware

```
#include "compute.hpp"
     void compute(const data t in[totalNumWords], data t out[totalNumWords]) {
         data t tmp1[totalNumWords], tmp2[totalNumWords];
         A: for (int i = 0; i < totalNumWords; ++i) {
             tmp1[i] = in[i] * 3;
             tmp2[i] = in[i] * 3;
         B: for (int i = 0; i < totalNumWords; ++i) {</pre>
             tmp1[i] = tmp1[i] + 25;
         C: for (int i = 0; i < totalNumWords; ++i) {</pre>
             tmp2[i] = tmp2[i] * 2;
         D: for (int i = 0; i < totalNumWords; ++i) {</pre>
16
             out[i] = tmp1[i] + tmp2[i] * 2;
```

A função de *compute()* pode ser iniciada antes que todos os dados sejam transferidos para ela.

```
#include "compute.hpp"
void compute(const data t in[totalNumWords], data t out[totalNumWords]) {
    data t tmp1[totalNumWords], tmp2[totalNumWords];
    A: for (int i = 0; i < totalNumWords; ++i) {
        tmp1[i] = in[i] * 3;
        tmp2[i] = in[i] * 3;
    B: for (int i = 0; i < totalNumWords; ++i) {</pre>
        tmp1[i] = tmp1[i] + 25;
    C: for (int i = 0; i < totalNumWords; ++i) {</pre>
        tmp2[i] = tmp2[i] * 2;
    D: for (int i = 0; i < totalNumWords; ++i) {</pre>
        out[i] = tmp1[i] + tmp2[i] * 2;
```

Várias funções *compute()* podem ser executadas de forma sobreposta, por exemplo, um loop *for* pode iniciar a próxima iteração antes que a iteração anterior tenha sido concluída.

```
#include "compute.hpp"
void compute(const data t in[totalNumWords], data t out[totalNumWords]) {
    data t tmp1[totalNumWords], tmp2[totalNumWords];
    A: for (int i = 0; i < totalNumWords; ++i) {
        tmp1[i] = in[i] * 3;
        tmp2[i] = in[i] * 3;
    B: for (int i = 0; i < totalNumWords; ++i) {</pre>
        tmp1[i] = tmp1[i] + 25;
    C: for (int i = 0; i < totalNumWords; ++i) {</pre>
        tmp2[i] = tmp2[i] * 2;
    D: for (int i = 0; i < totalNumWords; ++i) {</pre>
        out[i] = tmp1[i] + tmp2[i] * 2;
```

As operações em um loop for podem ser executadas simultaneamente em várias palavras e não precisam ser executadas por palavra.

```
#include "compute.hpp"
void compute(const data t in[totalNumWords], data t out[totalNumWords]) {
    data t tmp1[totalNumWords], tmp2[totalNumWords];
   A: for (int i = 0; i < totalNumWords; ++i) {
        tmp1[i] = in[i] * 3;
        tmp2[i] = in[i] * 3;
    B: for (int i = 0; i < totalNumWords; ++i) {</pre>
        tmp1[i] = tmp1[i] + 25;
    C: for (int i = 0; i < totalNumWords; ++i) {</pre>
        tmp2[i] = tmp2[i] * 2;
    D: for (int i = 0; i < totalNumWords; ++i) {</pre>
        out[i] = tmp1[i] + tmp2[i] * 2;
```

No exemplo anterior, é a função *compute()* que precisa ser rearquitetada para aceleração baseada em FPGA.

A função *compute()* Loop A multiplica um valor de entrada por 3 e cria dois caminhos separados, B e C. Os loops B e C executam operações e alimentam os dados em D.

Essa é uma representação simples de um caso realista em que você tem várias tarefas a serem executadas uma após a outra e essas tarefas estão conectadas entre si como uma rede, como a mostrada abaixo.

As principais conclusões para rearquitetar o módulo de hardware são:

- O paralelismo no nível da tarefa é implementado no nível da função. Para implementar o paralelismo em nível de tarefa, os loops são colocados em funções separadas. A função original compute() é dividida em várias subfunções. Como regra geral, as funções sequenciais podem ser executadas simultaneamente e os *loops* sequenciais podem ser canalizados.

As principais conclusões para rearquitetar o módulo de hardware são:

- O paralelismo em nível de instrução é implementado pela leitura de 16 palavras de 32 bits da memória (ou 512 bits de dados). Os cálculos podem ser executados em todas essas palavras em paralelo. A classe *hls::vector* é uma classe de modelo C++ para executar operações de vetor em várias amostras simultaneamente.

As principais conclusões para rearquitetar o módulo de hardware são:

- A função *compute()* precisa ser rearquitetada em subfunções *load-compute-store*, conforme mostrado no exemplo abaixo. As funções *load* e *store* encapsulam os acessos aos dados e isolam os cálculos realizados pelas várias funções de cálculo.
- Além disso, há diretivas do compilador que começam com #pragma e que podem transformar o código sequencial em execução paralela.

```
[hls]
clock=5
flow_target=vitis
syn.file=diamond.cpp
syn.top=diamond
tb.file=diamond_test.cpp
tb.file=result.golden.dat
syn.dataflow.default_channel=fifo
syn.dataflow.fifo_depth=2
package.output.format=xo
package.output.syn=false
```

#### BIBLIOGRAFIA

- Vitis HLS users guide:
  - https://docs.amd.com/r/en-US/ug1399-vitis-hls