Licenciatura em Engenharia Informática



Tecnologias dos Computadores (2018/2019) – Trabalho #8 – Multiplexação de Dados

Duração: 1 semana

Objetivo

Um circuito muito importante em sistemas digitais é o multiplexador. Um multiplexador possui diversas entradas e apenas uma saída, sendo possível selecionar a entrada que se pretende ligar à saída. Neste trabalho irá tomar contacto com este circuito, aprendendo como é que o mesmo se utiliza de uma forma prática.

Nota: realize cada fase do trabalho em pastas diferentes.

Introdução

Multiplexadores

Um multiplexador é um circuito muito simples. Possui um conjunto de entradas e uma saída. Consoante o valor colocado num conjunto de *bits* de seleção, o valor que se encontra na entrada correspondente é colocado na saída. A figura seguinte mostra o esquema lógico de um multiplexador, assim como a respetiva tabela de funcionamento.




Figura 1 - Circuito Multiplexador

Por vezes, os multiplexadores (bem como outros circuitos) possuem uma entrada extra que serve para ativar o circuito ou para ativar as saídas do mesmo. Ou seja, só no caso dessa entrada estar ativa, é que o circuito funciona da forma esperada. Caso não esteja, a saída permanece num estado lógico pré-definido (0 ou a 1), ou então fica eletricamente desligada do resto do circuito. Por vezes, essa entrada é denominada de G (*Strobe*) e, tipicamente, é activada a 0.

Um circuito integrado multiplexador muito conhecido é o 74153. Trata-se de um circuito duplo 4x1, sendo constituído por dois multiplexadores de quatro linhas em uma.

A figura seguinte mostra esse circuito. As entradas A, B definem os *bits* de seleção das entradas a ligar às saídas; as entradas 1GN e 2GN, ambas ativadas a 0, representam os sinais de *strobe*; o primeiro multiplexador corresponde às entradas 1C[3..0] e à saída 1Y, enquanto que o segundo é constituído pelas entradas 2C[3..0] e pela saída 2Y.




Figura 2 - Multiplexador 74153

É extremamente simples modelar um multiplexador em VHDL. O código seguinte representa um multiplexador simples de 4 entradas para uma saída (4x1).

```
LIBRARY ieee;
USE
        ieee.std_logic_1164.ALL;
ENTITY multiplexer4x1 IS
        PORT (
                 INO, IN1, IN2, IN3:
                                           IN
                                                    STD LOGIC;
                                                    STD_LOGIC_VECTOR(1 DOWNTO 0);
                 SEL:
                                           TN
                 Y:
                                           OUT
                                                    STD LOGIC
        );
END multiplexer4x1;
ARCHITECTURE a OF multiplexer4x1 IS
                                                                                IN<sub>0</sub>
BEGIN
                                                                                IN1
        WITH SEL SELECT
                                                                                IN<sub>2</sub>
                                                                                               Υ
                                                                                IN<sub>3</sub>
                          TNO
                                  WHEN "00",
                          IN1
                                   WHEN "01",
                          IN2
                                   WHEN "10",
                                                                                SEL[1..0]
                                  WHEN "11",
                          IN3
                                   WHEN OTHERS;
END a;
```

Somadores

O circuito 74283 representa um somador de 4 *bits*, ou seja, dados dois números de 4 *bits* presentes nas suas entradas, o circuito apresenta o resultado da respetiva soma nas saídas. A figura seguinte mostra o circuito.




Figura 3 - Circuito somador de 4 bits

As entradas A1, A2, A3, A4 representam o primeiro número, e B1, B2, B3, B4 representam o segundo. A entrada CIN representa o transporte (*carry*) de um nível anterior, caso o circuito seja ligado em cascata. A saída COUT representa o transporte de saída (*carry out*), para a mesma situação. Os *bits* resultantes da soma são representados pelas saídas SUM1, SUM2, SUM3, SUM4.

Trabalho

Fase 1 (trab08a) – Utilização do circuito somador

Crie um circuito que, utilizando o somador 74283, some dois números binários de quatro *bits* A e B, indicando o resultado descodificado no *display* 7-segmentos (utilize o componente DEC_7SEG da biblioteca de componentes do DE2 que usou no Trabalho Laboratorial #6). O primeiro número (A) deverá ser lido a partir das entradas SW[0] a SW[3] e o segundo (B) das entradas SW[14] a SW[17].

Ou seja, o circuito que deve desenhar deverá substituir a parte em branco do diagrama abaixo representado.




Figura 4 - Entradas e saídas do circuito somador com descodificação 7-segmentos

Faça um "pin assingment" à sua escolha, como fez para os Trabalhos Laboratoriais #6 e #7 (se precisar, consulte o ficheiro DE2_pin_assignments.csv, disponibilizado no Inforestudante).

Fase 2 (trab08b) - Multiplexação do mostrador

Como deve ter notado, neste momento apenas o resultado é mostrado no *display* de 7 segmentos. Altere agora o circuito de forma a que lhe sejam acrescentadas as entradas ligadas a dois botões de pressão a que dará os nomes de BT_A e BT_B (por exemplo, use os botões KEY[0] e KEY[1]). O novo funcionamento do circuito deverá ser o seguinte: quando se pressiona o botão BT_A, deverá ser mostrado o número A; quando se pressiona o botão BT_B, deverá ser mostrado o número B; e quando não se pressiona nenhum botão, ou quando se pressionam ambos os botões ao mesmo tempo, deverá ser mostrado o resultado da adição.

Para isto, deverá utilizar o multiplexador 74153. (*Notas*: nas linhas de seleção do multiplexador terá de ligar de forma correta as saídas dos botões; **terá de utilizar dois 74153**, **obtendo no total quatro multiplexadores**.)

Fase 3 (trab08c) - Soma e multiplexação

Como deve ter notado, a fase anterior já implicou a ligação de muitos "fios virtuais". Uma alternativa ao desenho de esquemático, como aprendeu, é descrever um circuito em VHDL realizando a funcionalidade pretendida.

O código VHDL seguinte faz simultaneamente a soma e multiplexação para um *display* de 7-segmentos. Note que em VHDL pode utilizar operadores como a soma (+) sobre um conjunto de *bits* num *bus*, sendo gerado automaticamente o hardware para fazer a respetiva adição. A multiplexação é conseguida utilizando um "conditional signal assigment". Certifique-se de que o percebe corretamente e programe-o na placa. Deverá utilizar os mesmos pinos da fase anterior do trabalho.

```
LIBRARY
               ieee;
USE
               ieee.std logic 1164.ALL;
USE
               ieee.std_logic_arith.ALL;
USE
               ieee.std logic unsigned.ALL;
ENTITY sum mux IS
       PORT (
                                      STD LOGIC VECTOR(3 DOWNTO 0);
                      IN
                                     STD LOGIC VECTOR (3 DOWNTO 0);
               B:
                      IN
               SEL_0: IN
                                     STD_LOGIC;
               SEL_1: IN
                                     STD LOGIC;
               RESULT: OUT
                                     STD_LOGIC_VECTOR(3 DOWNTO 0)
       );
END sum mux;
ARCHITECTURE a OF sum mux IS
       SIGNAL TOTAL:
                              STD LOGIC VECTOR(3 DOWNTO 0);
BEGIN
       TOTAL <= A + B;
       RESULT <=
                              (SEL 1='0' AND SEL 0='1')
                      WHEN
                                                             ELSE
         Α
         R
                      WHEN
                              (SEL_1='1' AND SEL_0='0')
                                                             ELSE
         TOTAL;
END a:
```

O esquema seguinte mostra o circuito final.




Figura 5 - Circuito somador com multiplexação

Antes de dar o trabalho por concluído ou de sair da aula, chame o docente e apresente o resultado das várias tarefas que realizou neste trabalho.

Tarefas		
1	Implementação e teste do circuito somador com resultado representado no visor de 7-segmentos	
2	Projeto da multiplexação da visualização	
3	Implementação e teste da multiplexação da visualização das parcelas/resultado do somador	
4	Projeto VHDL do circuito multiplexador	
5	Implementação e teste do circuito modificado final	