МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ "ЛЬВІВСЬКА ПОЛІТЕХНІКА"



Кафедра ЕОМЗвіт з лабораторної роботи №4
з дисципліни «Основи проектування цифрових засобів на ПЛІС»
на тему:

«РОЗРОБКА КОНВЕЄРНОГО ПРОЦЕСОРА»

Виконав: студент групи КІ-41 Кушнір Д.О. Прийняв: викл. Цигилик Л.О. 1. Тема: Розробка конвеєрного процесора.

2. Мета: Розробити конвеєрний процесор

3. Постановка задачі:

Для перетворення прототипу комбінаційної схеми в потокову структуру та отримання VHDL коду цієї процедури, зручно використовувати такі кроки:

- 1) Створити блок-схему оригінальної комбінаційної схеми та організувати її компоненти в вигляді каскадної послідовності.
- 2) Визначити основні компоненти блок-схеми та оцінити відносні тривалості їх виконання.
- 3) Поділити послідовність компонентів на етапи так, щоб тривалість етапів була приблизно рівною.
- **4)** Визначити дані й сигнали необхідні на кожному етапі опрацювання та вибрати ті, які надходять з інших етапів опрацювання.
- **5**) Розмістити регістри для зберігання даних й сигналів, які находять з інших етапів опрацювання.


Завдання:

11.
$$a \cdot (d - c^2) + b$$

Для створення конвеєра потрібно поділити функцію КОП на дрібніші кроки, а саме:

c*c	
d - c*c	
a * (d - c*c)	
a * (d - c*c)	+ b


4. Схема конвеєрного обчислення виразу



5. vhdl код реалізації системи

Оскільки система була розроблена за допомогою вбудованих елементів Xilinx та створеного елемента Ірсоге то VHDl код був згенерований автоматично.


6. Схема неконвеєрного обчислення виразу




7. vhdl код реалізації системи

Оскільки система була розроблена за допомогою вбудованих елементів Xilinx та створеного елемента Ірсоге то VHDl код був згенерований автоматично.

8. таблиця з порівнянням результатів синтезу обох варіантів





9. VHDL код тестовго стенду конвесрного способу:

```
ARCHITECTURE behavioral OF DK Conv Scheme DK Conv Scheme sch tb IS
   COMPONENT DK Conv Scheme
   PORT ( ZERO : IN STD_LOGIC;
         ONE : IN STD_LOGIC;
         CLR : IN STD LOGIC;
         C : IN STD LOGIC;
         CE : IN STD LOGIC;
         DK OUT2 : OUT STD LOGIC VECTOR (31 DOWNTO 0);
         DK_C : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
         DK D : IN STD LOGIC VECTOR (7 DOWNTO 0);
         DK A : IN STD LOGIC VECTOR (7 DOWNTO 0);
         DK B : IN STD LOGIC VECTOR (7 DOWNTO 0));
  END COMPONENT;
  SIGNAL ZERO : STD LOGIC := '0';
   SIGNAL ONE : STD LOGIC := '1';
  SIGNAL CLR : STD LOGIC := '0';
  SIGNAL C : STD LOGIC;
  SIGNAL CE : STD LOGIC := '1';
  SIGNAL DK OUT2 : STD LOGIC VECTOR (31 DOWNTO 0);
  SIGNAL DK C : STD LOGIC VECTOR (7 DOWNTO 0);
  SIGNAL DK D : STD LOGIC VECTOR (7 DOWNTO 0);
   SIGNAL DK_A : STD_LOGIC_VECTOR (7 DOWNTO 0);
   SIGNAL DK_B : STD_LOGIC_VECTOR (7 DOWNTO 0);
constant clk c : time := 10 ns:
      SIGNAL buf: integer := 0;
BEGIN
  UUT: DK Conv Scheme PORT MAP (
     ZERO => ZERO,
     ONE => ONE,
     CLR => CLR, C => C,
     DK OUT2 => DK OUT2,
     DK C => DK C,
     DK D => DK D,
     DK A => DK A,
     DK B => DK B
  ):
RESET: process
begin
CLR <= '1';
wait for clk c;
CLR <= '0'; wait;
end process;
CLC_process :process
  begin
  buf <= buf + 1;
  DK C <= std logic vector(to unsigned(buf, DK C'length));
  DK D <= std logic vector(to unsigned(buf+1, DK D'length));
  DK A <= std logic vector(to unsigned(buf+2, DK A'length));
  DK B <= std logic vector(to unsigned(buf+3, DK B'length));
  C <= '0'; wait for clk_c/2; C <= '1'; wait for clk_c/2; end process;
```

10.VHDL код тестовго стенду неконвеєрного способу:

```
ARCHITECTURE behavioral OF DK sch DK sch sch tb IS
  COMPONENT DK sch
  PORT ( ZERO : IN STD LOGIC VECTOR (3 DOWNTO 0) ;
        ZERO bit: IN STD LOGIC;
         CE : IN STD LOGIC;
         DK D : IN STD LOGIC VECTOR (7 DOWNTO 0);
         DK C : IN STD LOGIC VECTOR (7 DOWNTO 0);
         DK_B : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
         CU bus : INOUT STD LOGIC VECTOR (23 DOWNTO 0);
         CLK : IN STD LOGIC;
         DK A: IN STD LOGIC VECTOR (7 DOWNTO 0);
         DK RES : INOUT STD LOGIC VECTOR (31 DOWNTO 0));
  END COMPONENT;
  SIGNAL ZERO : STD LOGIC VECTOR (3 DOWNTO 0) := "00000";
  SIGNAL ZERO bit: STD LOGIC := '0';
  SIGNAL CE: STD LOGIC := '1';
  SIGNAL DK D : STD LOGIC_VECTOR (7 DOWNTO 0) :=x"19";
  SIGNAL DK C : STD LOGIC VECTOR (7 DOWNTO 0) :=x"04";
  SIGNAL DK_B : STD_LOGIC_VECTOR (7 DOWNTO 0) :=x"01";
  SIGNAL CU_bus : STD_LOGIC_VECTOR (23 DOWNTO 0);
  SIGNAL CLK : STD LOGIC;
  SIGNAL DK A : STD LOGIC VECTOR (7 DOWNTO 0):=x"02";
  SIGNAL DK RES : STD LOGIC VECTOR (31 DOWNTO 0);
constant clk c : time := 1000 ns;
BEGIN
  UUT: DK sch PORT MAP (
     ZERO => ZERO,
     ZERO bit => ZERO bit,
     DK D => DK D,
     CE => CE,
     DK C => DK C,
     DK B \Rightarrow DK B,
     CU bus => CU bus,
     CLK => CLK,
     DK A => DK A,
     DK RES => DK RES
  );
CLC process :process
  begin
  CLK <= '1';
  wait for clk c/2;
  CLK <= '0';
  wait for clk c/2;
  end process;
```

11.Діаграма для конвеєрного способу:

Декілька вхідних наборів:


$$2*(25-4*4) + 1 = 2*(25-16) + 1 = 2*(9) + 1 = 18 + 1 = 19$$

 $3*(26-5*5) + 2 = 3*(26-25) + 2 = 3*(1) + 2 = 5$
 $4*(27-6*6) + 3 = 4*(27-36) + 3 = 4*(-9) + 3 = -36 + 3 = -33$
 $5*(28-7*7) + 4 = -101$
 $6*(29-8*8) + 5 = -205$


							٠
апи конвеєра	Операції	a	2	3	4	5	L
		b	1	2	3	4	L
1	c*c	С	4	5	6	7	L
2	d - c*c	d	25	26	27	28	L
3	a*(d - c*c)						
4	a*(d - c*c) a*(d - c*c) + b						Γ
		c*c	4	25	36	49	Γ
		d - c*c	9	1	-9	-21	Γ
		a*(d - c*	c) 18	3	-36	-105	Г
		result	19	5	-33	-101	Г

255* (255 - 255*255) + 255 = -16 516 095 = FF03 FC01

Вивід результатів відбувається на **9** такті CLK(оскільки операнди в сумі проходять 9 регістрів)



Перевіримо чи наша схема здатна виводити максимальне число: Подамо на вхід всіх 4 операндів число 255₁₀(FF₁₆)



12.Діаграми для неконвеєрного способу:

Таблиця прошиття для неконвеєрного способу:

bits	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
iteration	MUX1	MUX2	MUX3	MUX4	01	o2	о3	04		AD	DR2			ADI	DR3			ADI	DR4		ce	Id	clr	pl/min
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1	0
1	0	0	1	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1	0
2	0	1	0	0	0	0	1	0	0	0	0	1	0	0	0	0	0	0	0	0	1	0	0	0
3	0	1	0	0	0	1	1	1	0	0	0	1	0	0	0	0	0	0	0	0	1	0	0	6
4	0	0	1	0	0	1	0	1	0	0	0	1	0	0	0	1	0	0	0	0	1	1	0	2
5	1	0	0	0	0	1	1	0	0	0	0	1	0	0	0	1	0	0	0	0	1	0	0	0
6	1	0	0	1	1	0	1	0	0	0	0	1	0	0	0	1	0	0	0	1	1	1	0	1
7	1	0	0	1	1	0	1	0	0	0	0	1	0	0	0	1	0	0	0	1	1	0	1	0
8	1	0	0	0	1	1	1	1	0	0	0	1	0	0	0	1	0	0	0	1	1	0	0	1
9	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	1	1	0	1
10	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	1	1	0	1

- <u>0,1 ітерація</u>: ініціалізація змінних. Запис в RAM1,2,3,4(b,c,d через MUX). Подача на вихід RAM3
- 2,3 <u>ітерація</u>:. С*С. З виходу RAM3 подати на перемножувач. Результат в RAM2(адреса1) (через MUX)
- 4,5 <u>ітерація</u>:. d C*C. З виходу RAM2 та RAM4 результат подати на вхід суматора. Результат в RAM3 (через MUX)
- 6,7 <u>ітерація</u>:. a*(d-c*c). З виходу RAM3 та RAM2 подати на суматор. Результат на вхід RAM4 (через MUX)
- 8-10. <u>ітерація</u>: З виходу RAM4 та RAM2 подати на суматор. Вивід результату. Приклади виконання:


		a = 2	b = 1 c = 4	d = 25						
Iteration	MUX1 OUT	MUX2 OUT	MUX3 OUT	MUX4 OUT	RAM1 OUT	RAM2 OUT	RAM3 OUT	RAM4 OUT	Multiplier	ADD/SUB
- 0	0	1	4	25	0	0	0	0	0	0
1	4						4			
2		16							16	
3						16		25		
- 4			9							9
- 5							9			
6	2				2		-			
7	-			40	-				40	
				18					18	
8					1			18		
9										19
10										19(RES_SIG)
		a = 3 b = 2								
Iteration	MUX1 OUT	MUX2 OUT		MUX4 OUT	RAM1 OUT	RAM2 OUT	RAM3 OUT	RAM4 OUT	Multiplier	ADD/SUB
0	0	2	5	26	0	0	0	0	0	0
1	5						5			
2		25							25	
3						25		26		
4			1							1
5							1			
6	3				3					
7				3					3	
8					2			3		
9										5
10										5(RES_SIG)
<u> </u>	<u> </u>									
Iteration	MUX1 OUT	a = 4 b = 3 MUX2 OUT	c = 6 d = 27 михз оит	MUX4 OUT	RAM1 OUT	RAM2 OUT	RAM3 OUT	RAM4 OUT	Multiplier	ADD/SUB
0	0	3	6	27	0	0	0	0	0	0
1	6	1					6			
2	1	36							36	
3	+					36		27		
4	+		minus 9		-	- 30				minus 9
	+	-								minus 9
5	+ -	-	4				minus 9			
6	4				4					
7				minus 36					minus 36	
8					3			minus 36		
9										minus 33
10										min33(RES_SIG)

$$2*(25-4*4) + 1 = 2*(25-16) + 1 = 2*(9) + 1 = 18 + 1 = 19$$


3*(26-5*5) + 2 = 3*(26-25) + 2 = 3*(1) + 2 = = 5

$$4*(27-6*6) + 3 = 4*(27-36) + 3 = 4*(-9) + 3 = -36 + 3 = -33$$


<u>Діаграми:</u> **3 вхідні набори**



2 вхідні набори(продовження попередньої схеми)



Максимально можливе число:



255* (255 - 255*255) + 255 = -16 516 095 = FF03 FC01

13. Висновок:

виконуючи дану лабораторну роботу я спроектував роботу спеціалізованого конвеєрного процесора (конвеєрним та ітераційним способом) під задану функцію, шляхом її розбиття на дрібніші кроки.

Як виявилось ітераційний метод реалізувати було складніше за конвеєрний і він не приніс очікуваного результату. До того ж він потребує більше апаратних затрат ніж конвеєрний метод. Результати вийшли коректними і дані схеми можна використовувати ждля подальших досліджень.