



VIETNAM NATIONAL UNIVERSITY HANOI (VNU)  
VNU UNIVERSITY OF ENGINEERING AND TECHNOLOGY

## Computer Architecture

### Lecture 10: Central Processing Unit

Duy-Hieu Bui, PhD  
*AIoT Laboratory*  
VNU Information Technology Institute  
Email: [hieubd@vnu.edu.vn](mailto:hieubd@vnu.edu.vn)  
<https://duyhieubui.github.io>



### Tổ chức và chức năng của CPU

- Cấu trúc CPU
- Pipeline
- CISC & RISC
- Superscalar, VLIW

***Tham khảo chương 14, 15 của “Computer Organization and Architecture: Designing for Performance”, William Stallings, 10<sup>th</sup> edition***




## 1. Cấu trúc của CPU

- CPU đảm nhiệm

- Tải lệnh
- Dịch lệnh
- Tải dữ liệu
- Xử lý dữ liệu
- Lưu dữ liệu

- Đơn vị tính toán (ALU, FPU)
- Đơn vị điều khiển
- Registers (data, address, instruction, control)
- Internal bus



12/12/2024

Duy-Hieu Bui

3



## Registers

- Bộ nhớ trong của CPU

- registers được sử dụng trong các chương trình (user visible regs)
- registers điều khiển và thể hiện trạng thái
  - được sử dụng bởi CPU
  - được sử dụng bởi OS

- Chú ý

- Ít thanh ghi → tham chiếu MM nhiều hơn
- Quá nhiều registers cũng không làm giảm nhiều tham chiếu MM, giảm hiệu năng CPU
- Đủ rộng để chứa được trường địa chỉ
- Đủ rộng để chứa từ nhớ
- Có thể ghép nhiều registers tạo word lớn hơn

12/12/2024

Duy-Hieu Bui

4



## User Visible Registers

- Đa dụng - General Purpose
- Dữ liệu - Data
- Địa chỉ - Address: thường được sử dụng trong các mode đánh địa chỉ
  - Segment based address (e.g., pentium)
  - index
  - pointer to memory stack
- Cờ nhớ - Condition codes (flags) :
  - dãy các bits độc lập với nhau
  - chương trình không thể thay đổi giá trị, chỉ có thể được đọc

12/12/2024

Duy-Hieu Bui


5



## Control & Status Registers

### Trao đổi dữ liệu với bộ nhớ chính

- Program Counter (PC) : địa chỉ của lệnh thi hành kế tiếp
- Instruction Decoding Register (IR) : lệnh đang thi hành
- Memory Address Register (MAR) : địa chỉ bộ nhớ, kết nối trực tiếp tới bus địa chỉ
- Memory Buffer Register (MBR) : từ dữ liệu, kết nối trực tiếp đến bus dữ liệu
- Những registers trung gian



MBR = Memory buffer register  
 MAR = Memory address register  
 IR = Instruction register  
 PC = Program counter

12/12/2024

Duy-Hieu Bui

6



## Program Status Word

- Tập các bits thể hiện trạng thái phép tính vừa thực hiện trong CPU - Condition Codes
  - Sign of last result
  - Zero
  - Carry
  - Equal
  - Overflow
  - Interrupt enable/disable
  - Supervisor
- Supervisor/Kernel mode
  - Cho phép thi hành những lệnh đặc quyền (system calls)
  - Được sử dụng bởi hệ điều hành và người sử dụng/programers không được cấp phép sử dụng chế độ này


12/12/2024

Duy-Hieu Bui

7



## Ví dụ tổ chức thanh ghi




12/12/2024

Duy-Hieu Bui

8



## Thi hành một chương trình



12/12/2024

Duy-Hieu Bui

9



## Luồng dữ liệu – data flow

- **Tải lệnh: (phụ thuộc vào thiết kế CPU)**
  - Copy nội dung PC vào MAR → xác lập địa chỉ MM trên bus địa chỉ
  - CU gửi yêu cầu đọc MM
  - Kết quả sẽ có trên bus dữ liệu → copy vào MBR → copy đến IR
  - PC được tăng thêm 1 (von Neuman)
- **Data fetch: IR được phân tích, tùy thuộc vào mỗi kiểu đánh địa chỉ để tiến hành tải toán hạng.**
  - Địa chỉ trực tiếp: tải giống tải lệnh (chu trình trực tiếp)
  - Địa chỉ gián tiếp: (chu trình gián tiếp)
    - N bits phải nhất của MBR được chuyển đến MAR
    - CU yêu cầu đọc MM
    - Kết quả được chuyển đến MBR


12/12/2024

Duy-Hieu Bui

10



## Data Flow : Fetch Diagram



MBR = Memory buffer register  
MAR = Memory address register  
IR = Instruction register  
PC = Program counter


12/12/2024

Duy-Hieu Bui

11



## Data Flow : Indirect Diagram



12/12/2024

Duy-Hieu Bui

12



## Data Flow : Execute

- Có thể thể hiện dưới nhiều hình thức khác nhau
- Phụ thuộc vào lệnh thi hành
- Có thể kèm theo
  - Memory-I/O read/write
  - ALU operations

12/12/2024


Duy-Hieu Bui

13



## Data Flow : Interrupt

- Lưu PC hiện thời để có thể tiếp tục sau khi interrupt
  - Contents of PC copied to MBR
  - Special memory location (e.g. stack pointer) loaded to MAR
  - MBR written to memory
- PC ← địa chỉ của hàm xử lý ngắt
  - Next instruction (first of interrupt handler) can be fetched



12/12/2024

Duy-Hieu Bui

14



## 2. Pipeline

- Idea:
  - Fetching: thường truy cập bộ nhớ chính
  - Execution: thường không truy cập bộ nhớ chính
  - Liệu có thể tải lệnh kế tiếp trong quá trình thi hành lệnh hiện thời ?
- Tải trước lệnh - instruction prefetch: thêm các tầng để cải thiện hiệu năng
  - Fetch thường có thời gian thực thi ngắn hơn so với Execute
    - Prefetch more than one instruction?
  - Tuy nhiên, với các lệnh rẽ nhánh/nhảy: tải trước có thể không cải thiện được hiệu năng!


12/12/2024

Duy-Hieu Bui


15



## Pipeline lệnh hai tầng



(a) Simplified view



(b) Expanded view

12/12/2024

Duy-Hieu Bui

16





## Pipelining

- Chia việc thi hành một lệnh thành nhiều bước con:
  - Fetch instruction
  - Decode instruction
  - Calculate operands (i.e. EAs)
  - Fetch operands
  - Execute instruction
  - Write operands
- Thi hành gối đầu nhau (overlap) các thao tác con trên

12/12/2024

Duy-Hieu Bui

17



## Biểu đồ thời gian thao tác trong pipeline lệnh

	Time →													
	1	2	3	4	5	6	7	8	9	10	11	12	13	14
Instruction 1	FI	DI	CO	FO	EI	WO								
Instruction 2		FI	DI	CO	FO	EI	WO							
Instruction 3			FI	DI	CO	FO	EI	WO						
Instruction 4				FI	DI	CO	FO	EI	WO					
Instruction 5					FI	DI	CO	FO	EI	WO				
Instruction 6						FI	DI	CO	FO	EI	WO			
Instruction 7							FI	DI	CO	FO	EI	WO		
Instruction 8								FI	DI	CO	FO	EI	WO	
Instruction 9									FI	DI	CO	FO	EI	WO

12/12/2024

Duy-Hieu Bui

18



## Ảnh hưởng của rẽ nhánh có điều kiện

	Time →							← Branch penalty						
	1	2	3	4	5	6	7	8	9	10	11	12	13	14
Instruction 1	FI	DI	CO	FO	EI	WO								
Instruction 2		FI	DI	CO	FO	EI	WO							
Instruction 3			FI	DI	CO	FO	EI	WO						
Instruction 4				FI	DI	CO	FO							
Instruction 5					FI	DI	CO							
Instruction 6						FI	DI							
Instruction 7							FI							
Instruction 15								FI	DI	CO	FO	EI	WO	
Instruction 16									FI	DI	CO	FO	EI	WO


12/12/2024

Duy-Hieu Bui

19



## Pipeline lệnh sáu tầng



12/12/2024

Duy-Hieu Bui

20



## Thể hiện khác về bộ pipeline

	FI	DI	CO	FO	EI	WO
1	I1					
2	I2	I1				
3	I3	I2	I1			
4	I4	I3	I2	I1		
5	I5	I4	I3	I2	I1	
6	I6	I5	I4	I3	I2	I1
7	I7	I6	I5	I4	I3	I2
8	I8	I7	I6	I5	I4	I3
9	I9	I8	I7	I6	I5	I4
10		I9	I8	I7	I6	I5
11			I9	I8	I7	I6
12				I9	I8	I7
13					I9	I8
14						I9

(a) No branches

	FI	DI	CO	FO	EI	WO
1	I1					
2	I2	I1				
3	I3	I2	I1			
4	I4	I3	I2	I1		
5	I5	I4	I3	I2	I1	
6	I6	I5	I4	I3	I2	I1
7	I7	I6	I5	I4	I3	I2
8	I15					I3
9	I16	I15				
10		I16	I15			
11			I16	I15		
12				I16	I15	
13					I16	I15
14						I16

(b) With conditional branch

12/12/2024

Duy-Hieu Bui

21



## Hiệu năng

Thi hành  $n$  lệnh với một pipeline  $k$  tầng

- Số chu trình :

$$T_k = k + (n - 1)$$

- Tăng tốc :

$$\frac{T_1}{T_k} = \frac{nk}{k + (n - 1)}$$



12/12/2024

Duy-Hieu Bui

22



## Hệ số tăng tốc



12/12/2024

Duy-Hieu Bui

23



## Xử lý rẽ nhánh

- Multiple Streams
  - 2 pipelines
  - prefetch mỗi nhánh vào mỗi pipeline phù hợp
  - ➔
  - Có thể dẫn đến tình trạng quá tải bus & register (contention)
  - Có thể cần nhiều hơn 2 pipelines khi có nhiều nhánh
- Prefetch Branch Target
  - Tải trước cả đích nhánh sau khi tải trước lệnh kế tiếp
  - Giữ lại cho đến khi lệnh rẽ nhánh đó thực thi xong
  - Được cài đặt trong IBM 360/91

12/12/2024


Duy-Hieu Bui

24



## Xử lý rẽ nhánh...

- Loop buffer
  - Very fast memory
  - Maintained by fetch stage of pipeline
  - Check buffer before fetching from memory
  - Very good for small loops or jumps
  - Used by CRAY-1



12/12/2024

Duy-Hieu Bui

25





## Xử lý rẽ nhánh...

- Branch prediction
  - Predict never taken
    - Assume that jump will not happen
    - Always fetch next instruction
    - 68020 & VAX 11/780
    - VAX will not prefetch after branch if a page fault would result (O/S v CPU design)
  - Predict always taken
    - Assume that jump will happen
    - Always fetch target instruction
  - Predict by Opcode
    - Some instructions are more likely to result in a jump than others
    - Can get up to 75% success
  - Taken/Not taken switch
    - Based on previous history
    - Good for loops

12/12/2024

Duy-Hieu Bui

26





## Xử lý rẽ nhánh...

- Delayed Branch
  - Do not take jump until you have to
  - Rearrange instructions

12/12/2024

Duy-Hieu Bui

29



## Intel 80486 Pipelining

- Fetch
  - From cache or external memory
  - Put in one of two 16-byte prefetch buffers
  - Fill buffer with new data as soon as old data consumed
  - Average 5 instructions fetched per load
  - Independent of other stages to keep buffers full
- Decode stage 1
  - Opcode & address-mode info
  - At most first 3 bytes of instruction
  - Can direct D2 stage to get rest of instruction
- Decode stage 2
  - Expand opcode into control signals
  - Computation of complex address modes
- Execute
  - ALU operations, cache access, register update
- Writeback
  - Update registers & flags
  - Results sent to cache & bus interface write buffers

12/12/2024

Duy-Hieu Bui

30







## Đặc điểm của RISC

- Mỗi lệnh thực thi trong một chu kỳ
- Sử dụng chiến thuật thao tác register-to-register
- Ít kiểu đánh địa chỉ, đơn giản
- Format lệnh đơn giản và ít
- Thiết kế cứng hoá, không có microcode
- Format lệnh có kích thước cố định, tập lệnh đơn giản, số lượng ít
- Chú trọng hơn đến thời gian dịch chương trình
- Số lượng lớn thanh ghi đa dụng, có cơ chế tối ưu hoá việc sử dụng thanh ghi
- Chú trọng đến tối ưu pipeline

12/12/2024

Duy-Hieu Bui

33



## RISC Pipelining

- Hai pha với những lệnh thi hành
  - I: Instruction fetch
  - E: Execute
    - ALU operation with register input and output
- Với những lệnh load và store
  - I: Instruction fetch
  - E: Execute
    - Calculate memory address
  - D: Memory
    - Register to memory or memory to register operation

12/12/2024


Duy-Hieu Bui

34




## Tác dụng của Pipelining

Load  $rA \leftarrow M$   
 Load  $rB \leftarrow M$   
 Add  $rC \leftarrow rA + rB$   
 Store  $M \leftarrow rC$   
 Branch X




(a) Sequential execution

Load  $rA \leftarrow M$   
 Load  $rB \leftarrow M$   
 Add  $rC \leftarrow rA + rB$   
 Store  $M \leftarrow rC$   
 Branch X  
 NOOP




(b) Two-stage pipelined timing

Load  $rA \leftarrow M$   
 Load  $rB \leftarrow M$   
 NOOP  
 Add  $rC \leftarrow rA + rB$   
 Store  $M \leftarrow rC$   
 Branch X  
 NOOP



(c) Three-stage pipelined timing

Load  $rA \leftarrow M$   
 Load  $rB \leftarrow M$   
 NOOP  
 NOOP  
 Add  $rC \leftarrow rA + rB$   
 Store  $M \leftarrow rC$   
 Branch X  
 NOOP  
 NOOP



(d) Four-stage pipelined timing

12/12/2024

Duy-Hieu Bui

35



## Tối ưu hoá cơ chế Pipelining

- Delayed branch
  - Chỉ ghi nhận (take effect) sau khi thi hành lệnh kế tiếp
  - Lệnh kế tiếp này phải ở slot chờ (delay slot)
    - Normal and Delayed Branch

Address	Normal Branch	Delayed Branch	Optimized Delayed Branch
100	LOAD X, rA	LOAD X, rA	LOAD X, rA
101	ADD 1, rA	ADD 1, rA	JUMP 105
102	JUMP 105	JUMP 106	ADD 1, rA
103	ADD rA, rB	NOOP	ADD rA, rB
104	SUB rC, rB	ADD rA, rB	SUB rC, rB
105	STORE rA, Z	SUB rC, rB	STORE rA, Z
106		STORE rA, Z	

12/12/2024

Duy-Hieu Bui

36



## Minh hoạ cơ chế Delayed Branch

	1	2	3	4	5	6	7	8
100 LOAD X, rA	I	E	D					
101 ADD 1, rA		I		E				
102 JUMP 105				I	E			
103 ADD rA, rB					I	E		
105 STORE rA, Z						I	E	D

(a) Traditional pipeline

	1	2	3	4	5	6	7	8
100 LOAD X, rA	I	E	D					
101 ADD 1, rA		I		E				
102 JUMP 106				I	E			
103 NOOP					I	E		
106 STORE rA, Z						I	E	D

(b) RISC pipeline with inserted NOOP

	1	2	3	4	5	6
100 LOAD X, rA	I	E	D			
101 JUMP 105		I	E			
102 ADD 1, rA			I	E		
105 STORE rA, Z				I	E	D

(c) Reversed instructions

12/12/2024

Duy-Hieu Bui

37



## Tối ưu hoá cơ chế Pipelining...

- Delayed Load
  - Thanh ghi đích được CPU khoá lại
  - Tiếp tục thi hành dòng lệnh cho đến khi có nhu cầu sử dụng thanh ghi đó
  - Chờ cho đến khi tải xong
  - Sắp xếp lại lệnh có thể cho phép thi hành hiệu quả hơn trong khi tải lên
- Loop Unrolling
  - Replicate body of loop a number of times
  - Iterate loop fewer times
  - Reduces loop overhead
  - Increases instruction parallelism
  - Improved register, data cache or TLB locality

12/12/2024

Duy-Hieu Bui

38



## Bàn luận

- Định lượng - Quantitative
  - Đánh giá, so sánh về kích cỡ chương trình và tốc độ thi hành
- Định tính - Qualitative
  - Xem xét khả năng hỗ trợ ngôn ngữ bậc cao và kế thừa kết quả từ các mạch VLSI thực tế
- Problems
  - Không có cặp RISC & CISC được so sánh trực tiếp với nhau
  - Không có tập chương trình tests chuẩn
  - Rất khó để phân tách tác động của phần cứng từ tác động phần mềm
  - Thường các so sánh được thử nghiệm, đánh giá trên một vài mẫu chuyên biệt chứ không được tiến hành đại trà
  - Đa phần CPU thương mại sử dụng cả hai

12/12/2024

Duy-Hieu Bui

39



## So sánh các kiến trúc

Characteristic	Complex Instruction Set (CISC) Computer			Reduced Instruction Set (RISC) Computer		Superscalar		
	IBM 370/168	VAX 11/780	Intel 80486	SPARC	MIPS R4000	PowerPC	Ultra SPARC	MIPS R10000
Year developed	1973	1978	1989	1987	1991	1993	1996	1996
Number of instructions	208	303	235	69	94	225		
Instruction size (bytes)	2–6	2–57	1–11	4	4	4	4	4
Addressing modes	4	22	11	1	1	2	1	1
Number of general-purpose registers	16	16	8	40 - 520	32	32	40 - 520	32
Control memory size (kbits)	420	480	246	—	—	—	—	—
Cache size (kB)	64	64	8	32	128	16-32	32	64

12/12/2024

Duy-Hieu Bui

40



## Apple A8 CPU



- 2 cores
- Max. CPU clock: 1.38 GHz
- Min. feature size: 20 nm
- Instruction set: ARMv8-A
- L1 cache: Per core: 64 KB instruction + 64 KB data
- L2 cache: 1 MB shared
- L3 cache: 4 MB
- 1 GB of LPDDR3 RAM included in the package
- GPU: PowerVR Series 6XT GX6450 (quad core)
- 2 billion transistors, physical size reduced by 13% to 89 mm<sup>2</sup>
- Produced by Taiwan Semiconductor Manufacturing Company Limited (TSMC)

12/12/2024


Duy-Hieu Bui

41



## Qualcomm Snapdragon

- **Snapdragon 805**
  - ARMv7-A, Quad-core Krait 450 CPU at up to 2.7 GHz per core
  - 16 KiB / 16 KiB L1 cache per core; 2 MiB L2 cache
  - 4K UHD video upscale & play
  - Dual camera image signal processor supporting up to 55 Megapixel, stereoscopic 3D
  - Adreno 420 GPU
  - LPDDR3 25.6 GB/s memory bandwidth
  - IZat Gen8B GNSS location technology
  - USB 2.0 and 3.0
  - Hexagon, QDSP6V5A, 600 MHz
  - e-MMC V5.0, UFS V2.0
  - BT4.1, 802.11ac Wi-Fi
  - 28 nm HPM (high performance mobile)
  - Devices: Samsung S5, G G3, Samsung Note 4 , Note Edge



12/12/2024

Duy-Hieu Bui

42



## Qualcomm Snapdragon...

- Snapdragon 810
  - ARMv8-A, 4+4 cores, 2GHz?
  - 16 KiB / 16 KiB L1 cache per core; 2 MiB L2 cache
  - H.265/HEVC encoding/decoding
  - eMMC 5.0 support
  - 14-bit dual-ISP
  - support for triple-band (i.e. IEEE 802.11, IEEE 802.15 (Bluetooth) and IEEE 802.11ad (60 GHz).
  - Qualcomm acquired Wilocity
  - Adreno 430 GPU
  - LPDDR4 25.6 GB/s memory bandwidth
  - BT4.1, 802.11ac Wi-Fi
  - 20 nm

12/12/2024



Duy-Hieu Bui

43



## 4. Superscalar & VLIW

- Các lệnh cơ bản (arithmetic, load/store, conditional branch) có thể được khởi tạo và thực thi một cách độc lập
- Cơ chế này áp dụng được với cả RISC & CISC, thực tế thì thường dùng trong các chip RISC
- Why?
  - Hầu hết các lệnh RISC đều là scalar quantities
  - Cải thiện các lệnh này sẽ cho phép cải thiện toàn bộ hệ thống



12/12/2024


Duy-Hieu Bui

44



## Superpipelined

- Nhiều tầng pipeline cần ít hơn nửa chu kỳ đồng hồ
- Tăng gấp đôi tốc độ xung clock bên trong cho phép thi hành hai tác vụ mỗi chu kỳ clock bên ngoài
- Superscalar cho phép fetch/execute tiến hành song song



12/12/2024

Duy-Hieu Bui

45



## Hạn chế

- Đây là cơ chế song song hoá mức lệnh, phụ thuộc phần cứng
- Cần dựa trên compiler để tối ưu hoá
- Ngoài ra, còn phụ thuộc
  - True data dependency
  - Procedural dependency
  - Resource conflicts
  - Output dependency
  - Antidependency


12/12/2024

Duy-Hieu Bui

46



## Tác động của phụ thuộc dữ liệu



12/12/2024

Duy-Hieu Bui

47



## Hướng thiết kế

- Song song hoá mức lệnh
  - Chuỗi lệnh được xem như độc lập
  - Quá trình thi hành có thể bị xếp chồng
  - Được quản trị thông qua các kỹ thuật kiểm soát phụ thuộc dữ liệu và hàm (procedural dependency)
- Song song hoá mức máy
  - Có khả năng mang lại lợi điểm hơn so với mức lệnh
  - Được quản trị bởi một tập các pipelines song song

12/12/2024


Duy-Hieu Bui

48





## Thi hành kiểu superscalar



12/12/2024

Duy-Hieu Bui

49



## Cài đặt superscalar

- Tải nhiều lệnh đồng thời
- Sử dụng cổng logic để xác định phụ thuộc giữa các giá trị thanh ghi
- Cần cơ chế để trao đổi (communicate) các giá trị đó
- Cần cơ chế để khởi tạo đa lệnh song song
- Cần tài nguyên cho thi hành song song nhiều lệnh
- Cần cơ chế xác định trạng thái tiến trình (process state) đúng thứ tự

12/12/2024

Duy-Hieu Bui

50



## Ví dụ với Pentium 4

- 80486 - CISC
- Pentium – some superscalar components
  - Two separate integer execution units
- Pentium Pro – Full blown superscalar
- Subsequent models refine & enhance superscalar design


12/12/2024

Duy-Hieu Bui

51



## Pentium 4 Block Diagram



12/12/2024

Duy-Hieu Bui

52



## Pentium 4 Operation

- Fetch instructions from memory in order of static program
- Translate instruction into one or more fixed length RISC instructions (micro-operations)
- Execute micro-ops on superscalar pipeline
  - micro-ops may be executed out of order
- Commit results of micro-ops to register set in original program flow order
- Outer CISC shell with inner RISC core
- Inner RISC core pipeline at least 20 stages
  - Some micro-ops require multiple execution stages
    - Longer pipeline
  - c.f. five stage pipeline on x86 up to Pentium

12/12/2024

Duy-Hieu Bui

53



## Pentium 4 Pipeline

1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20
TC Nxt IP		TC Fetch		Drive	Alloc	Rename		Que	Sch	Sch	Sch	Disp	Disp	RF	RF	Ex	Flgs	Br Ck	Drive

TC Next IP = trace cache next instruction pointer  
 TC Fetch = trace cache fetch  
 Alloc = allocate

Rename = register renaming  
 Que = micro-op queuing  
 Sch = micro-op scheduling  
 Disp = Dispatch

RF = register file  
 Ex = execute  
 Flgs = flags  
 Br Ck = branch check


12/12/2024

Duy-Hieu Bui

54



## Pentium 4 Pipeline Operation (1)




12/12/2024

Duy-Hieu Bui

55



## Pentium 4 Pipeline Operation (2)




12/12/2024

Duy-Hieu Bui

56



## Pentium 4 Pipeline Operation (3)




12/12/2024

Duy-Hieu Bui

57



## Pentium 4 Pipeline Operation (4)




12/12/2024

Duy-Hieu Bui

58



## Pentium 4 Pipeline Operation (5)




12/12/2024

Duy-Hieu Bui

59



## Pentium 4 Pipeline Operation (6)



12/12/2024

Duy-Hieu Bui

60



## Tổng kết

- Cần nắm rõ cấu trúc và chức năng chính của CPU
- Kỹ thuật thực hiện các lệnh gối đầu nhau pipeline
- Phân biệt kiến trúc kiểu CISC & RISC