Experiência 14: Regeneração do Clock (Código bi-fase)

1 OBJETIVO

- Observar a forma do código bi-fase, suas vantagens, incluindo o nível DC (que pode ser zero na variante bi-fase) e transmissão contínua do bit de clock.
- Examinar algumas técnicas para recuperação dos dados e do clock com o uso do módulo integra e amostra.

2 MATERIAL NECESSÁRIO

- U-2970A Gerador de dados
- U-2970B Formato dos dados
- U-2970C Modulador balanceado duplo
- U-2970F Regenerador de clock de dados
- U-2970G Recuperador de dados
- U-2970H Receptor de dados
- U-2970K Módulo de áudio
- U-2970M Fonte de alimentação
- U-2970N Conjunto de cabos de alimentação
- Osciloscópio de 2 canais

Observação: Salvar todas as curvas obtidos no osciloscópio e tirar uma foto a cada montagem. Usar esses dados no relatório.

3 MÉTODO PARA REGENERAÇÃO DO CLOCK

Este experimento continua a examinar as técnicas para recuperar os bits de clock. Algumas técnicas tem aplicações gerais e outras estão relacionadas aos requisitos de códigos especiais.

Canais de transmissão podem impor requisitos especiais nos seus sinais a serem transmitidos. Alguns canais não podem transmitir sinais DC fixo, outros requerem informações frequentes de

sincronismo e assim por diante. O código bi-fase é uma forma em que um simples fluxo de dados NRZ pode ser convertido a fim de simplificar a transmissão.

As regras para os códigos bi-fase são:

- O sinal bi-fase sofre uma transição no meio do período do bit.
- A direção da transição corresponde ao valor do bit de dados correspondente (no U-2970B uma transição positiva representa um bit 0, uma transição negativa um bit 1).
- A figura 2 mostra um exemplo de um fluxo de bits de dados NRZ e o correspondente código bi-fase.
- A regra 1 implica que o valor médio do sinal (nível DC) é constante para todos períodos de bit. O nível DC não carrega informação e não precisa ser transmitido. Pode-se recuperar na recepção, se necessário, pela média dos dois níveis recebidos.
- A regra 1 também implica na presença de um evento temporizador para todos os períodos de bit (ao contrário do NRZ, em que um fluxo de zeros produz uma informação de temporização somente de início e fim).
- A regra 2 implica que somente uma nova técnica deve ser encontrada para recuperar o bit de clock e os valores dos dados.

Procedimento:

- 1. Configurar o equipamento como mostrado na figura 1, incluindo as 5 chaves. A saída final, ligações 23 e 24, podem ser conectadas para o módulo de áudio (configurado como um speaker).
- 2. Configurar o osciloscópio: CH1 e CH2: acoplamento DC, 5V/divisão; base de tempo: $10\mu s/divisão$, trigado externamente por +VE indo para borda do clock da palavra.
- 3. Conectar CH1 para a saída NRZ do módulo formato de dados U-2970B (observe que isto é atrasado de metade do tempo de bit comparado com a entrada NRZ). Conecte CH2 na saída bi-fásica, ligação 7.
- 4. Configure vários padrões de bit e observe como o código bi-fase é relacionado aos dados básicos. Note que o sinal bi-fase corresponde aos dados na primeira metade de cada período de bit (isto é, antes da transição do sinal; na segunda metade tem-se a reversão).
- 5. O que se pretende, portanto, é uma forma de tornar negativo (trocar a polaridade) do sinal durante a segunda metade do tempo de bit. Isto é feito com um clock funcionando a 80kHz e usando sua saída (ligação 12) para negar o sinal em meios ciclos alternados. A negação é realizada pelo modulador. Tal clock precisa ser sincronizado com os dados de chegada.




Figura 1: Regeneração do Clock e Recuperação dos Dados Bi-fase

- 6. Na prática um enlace de comunicação pode ser interposto entre uma extremidade e a outra das ligações 7 e 8. Um dado quadrado é usado para garantir transições precisas na ligação 11.
- 7. Transferir o osciloscópio CH para a ligação 11 e o soquete para a sua direita. Note que a forma de onda gera, pela unidade d/dt, um pequeno pulso em cada transição do sinal quadrado. Então um pulso de sincronização é gerado no centro de todos os períodos de bit, mas somente algumas vezes entre os períodos de bit.




Figura 2: Fluxo de Bit de Dados NRZ

4 Recuperação do bit de clock

O comparador de frequência e fase primeiro sincroniza os 160kHz de clock com os pulsos sync. Isto faz com que a saída de 80kHz seja dentro ou fora de fase com o clock do bit original de U-2970B. O comparador busca uma transição do clock regenerado de 80kHz quando não existe pulso de sincronismo. Se isso acontece, os clocks de bits originais e os regenerados estão fora de fase entre si; o comparador lógico por consequência reverte a fase do clock regenerador causando a regeneração do clock correspondente ao original.

- 1. A sincronização pode ser verificada pela configuração de uma palavra de dados zero e desconectando a ligação 1.
- 2. Se a ligação 11 é então momentaneamente desconectada e reconectada, a palavra de dados de saída as vezes aparecerá como tudo zero e as vezes tudo um.
- 3. Se algum bit de dados não zero sair da fonte de dados, a sincronização do bit de clock será imediatamente corrigida.
- 4. Depois desta observação, reconecte a ligação 1 e configure a palavra de dados como 01011000.




Figura 3: Princípio do Integrate-and-Dump

5 Recuperação dos dados - INTEGRATE-AND-DUMP

- 1. Mover o osciloscópio CH1 para a ligação 15. A forma de onda aqui é basicamente uma réplica dos dados originais na forma NRZ, mas com grandes picos sobrepostos. A técnica *integrate-and-dump* é útil para a recuperação de dados limpos de ondas com picos. O princípio é ilustrado na figura 3.
- 2. Conectar CH2 na saída do integrador em uso. Se o controle de polarização é um conjunto apropriado, a saída será vista aumentar em taxa que é positiva durante um bit 0 e negativa (isto é, queda) durante um bit 1. Em ambos os casos o integrador é zerado no fim do tempo de bit, pronto para reiniciar no próximo bit (uma sensibilidade de 2V/divisão pode tornar a exibição mais clara).
- 3. É importante notar que alguns picos de duração curta, tal como aquelas em CH1, tem pouco efeito no nível do sinal em CH2.
- 4. O sinal de saída do integrador poderia ser suficiente para representar os dados, mesmo se o sinal transportar ruído de pico para além dos picos de amplitude fixos existentes.
- 5. Os dados recuperados podem ser vistos movendo-se o CH1 para a ligação 17.

6 SUMÁRIO

O código bi-fase, em contraste com os dados NRZ simples, tem:

- um nível constante DC que não necessita ser transmitido;
- informação de tempo implícito dentro de cada tempo de bit.

A recuperação dos dados NRZ de um sinal bi-fase requer um bit de clock de sinalização que é usada em um circuito de detecção de transição. Os dados NRZ recuperado precisa de limpeza por causa de picos na forma de onda. O uso de um integrador foi mostrado para reduzir esses efeitos de pico. O sinal dos dados é integrado sobre o período de bit de clock e o resultado amostra (dump) por um flip-flop lógico pouco antes do integrador ser zerado.