# **Proyectos**

- 1. PyBraille
- 2. ROBOT\_6\_DoF
- 3. prueba\_sudoku
- 4. Traductor-a-braille
- 5. pyVHDL
- 6. UART32
- 7. prueba\_sudoku
- 8. calculator
- 9. Import\_mat\_files
- 10. kicad\_pcb
- 11. PMOD\_board
- 12. PySampler
- 13. Alf-V
- 14. HDLHelper
- 15. BlockSim

### 1. PyBraille


Librería de traducción a Braille escrita en Python

Enlace: <a href="https://github.com/DRubioG/pyBraille">https://github.com/DRubioG/pyBraille</a>

### 2. ROBOT\_6\_DoF

Proyecto para el diseño, modelado y futura impresión 3D de un robot de 6 grados de libertad utilizando **FreeCad**.

Enlace: <a href="https://github.com/DRubioG/ROBOT\_6\_DoF">https://github.com/DRubioG/ROBOT\_6\_DoF</a>




### 3. prueba\_sudoku

Proyecto para la detección de casilla con números en sudokus utilizando **OpenCV** y **Python** 

Enlace: https://github.com/DRubioG/ prueba\_sudoku


5	3			7				
6			1	9	5			
	9	8					6	
8				6				3
8 4 7			8		3			1
7				2				6
	6					2	8	
			4	1	9			5 9
				8			7	9



#### 4. Traductor-a-braille

Proyecto para la traducción de texto a Braille con una interfaz gráfica utilizando **Python** y **Tkinter** 

Enlace: <a href="https://github.com/DRubioG/Traductor-a-braille">https://github.com/DRubioG/Traductor-a-braille</a>



#### 5. pyVHDL

Librería en Python para escribir código en **VHDL** usando funciones de **Python** 

Enlace: <a href="https://github.com/DRubioG/pvVHDL">https://github.com/DRubioG/pvVHDL</a>

```
import pyWHDL
v=pyWHDL("Prueba.vhd")
v.use("numeric_std")
v.generic("generico", "integer", 32)
v.port_in("puerto_entrada1")
v.port_in("puerto_entrada2", 23)
v.port_in("puerto_entrada3", 23, invert=1)
v.port_in("puerto_entrada3", 23, invert=1)
v.port_in("puerto_entrada3", 23, invert=1)
v.port_inout("puerto_entrada3", 23, invert=1)
v.port_inout("puerto_entrada3, alida")
v.constant("ever", 23, 0)
v.signal("senal", 8)

Equivalente:

library ieee;
use ieee, std.logic_ili64.all;
use iee.numeric_std.all;
entity Prueba is
generic(
generic(
generic()
inverto_entrada1: in std_logic;
puerto_entrada3: in std_logic.vector(22 downto 0);
puerto_entrada3: in std_logic.vector(0 to 22);
puerto_entrada3: in std_logic.vector(0 to 22);
puerto_entrada3: in std_logic;
contratat cor i unsigned(22 downto 0);
end Prueba;
architecture arch_Prueba of Prueba is
signal senal : std_logic.vector("f downto 0);
constant cor o: unsigned(22 downto 0) := to_unsigned(0, 23);
begin


end architecture;
```

## 6. UART32 (en desarrollo)

Protocolo de comunicación basado en **UART** desarrollado en

VHDL.


Enlace: <a href="https://github.com/DRubioG/UART32">https://github.com/DRubioG/UART32</a>



### 7. prueba\_sudoku

Proyecto para la detección de casilla con números en sudokus utilizando **OpenCV** y **Python** 

Enlace: <a href="https://github.com/DRubioG/">https://github.com/DRubioG/</a> prueba\_sudoku



## 8. calculator (en desarrollo)

Proyecto para la implementación de una calculadora en una FPGA usando **VHDL**.

Enlace: <a href="https://github.com/DRubioG/Calculator">https://github.com/DRubioG/Calculator</a>

#### 9. Import\_mat\_files

Proyecto para importar como variables en **Python** ficheros .mat de Matlab.

Explicación en mi blog:


https://soceame.wordpress.com/2023/06/23/como-importar-un-mat-en-pythony-hacer-que-se-convierta-en-una-variable/

Enlace: <a href="https://github.com/DRubioG/Import\_mat\_files">https://github.com/DRubioG/Import\_mat\_files</a>

### 10. kicad\_pcb

Proyecto de desarrollo de una PCB en **KiCad** para adaptar los 40 pines de una placa de Alinx para conseguir adaptarlo con 3 Pmods.

Enlace: <a href="https://github.com/DRubioG/kicad\_pcb">https://github.com/DRubioG/kicad\_pcb</a>



## 11. PMOD\_board (en desarrollo)

Proyecto para el desarrollo en **KiCad** dispositivos para conectar a conectores PMOD.

-SFP\_MOD →

-IMU\_PMOD



#### Enlace:


https://github.com/DRubioG/PMOD boards



#### 12. PySampler (en desarrollo)

Proyecto para la simulación en **Python** del comportamiento de **ADCs** y **DACs**.

Enlace: <a href="https://github.com/DRubioG/pvSampler">https://github.com/DRubioG/pvSampler</a>



### 13. Alf-V (en desarrollo)

Proyecto de desarrollo de arquitecturas en VHDL para FPGAs basada en RISC-V

Enlace: <a href="https://github.com/DRubioG/ALF-V">https://github.com/DRubioG/ALF-V</a>




### 14. HDLHelper (en desarrollo)

Proyecto de desarrollo de un conjunto de herramientas para facilitar el desarrollo de hardware para **FPGAs** en **VHDL** y **Verilog** utilizando **Python** y **PyQt**. Herramientas como:

- <u>Testbench generator</u>: generador de testbenchs automático
- <u>Ticks calculator:</u> una calculadora de pulsos
- HDL generator: generador de ficheros sobre la marcha
- <u>Documentation generator</u>: generador de un PDF con los comentarios del código

Enlace: https://github.com/DRubioG/HDLHelper



# 15. BlockSim (en desarrollo)

Proyecto de desarrollo de un herramienta en Python para la simulación de lazos de control, además, también genera el código en C para introducirlo en un microcontrolador.

Enlace: <a href="https://github.com/DRubioG/BlockSim">https://github.com/DRubioG/BlockSim</a>

