## Cómo añadir un PLL en Quartus

Creador: David Rubio G.


Entrada: https://soceame.wordpress.com/2025/01/14/como-anadir-un-pll-en-quartus/

Blog: https://soceame.wordpress.com/


GitHub: https://github.com/DRubioG

Fecha última modificación: 24/02/2025


Para añadir un PLL en Quartus, tenemos que ir a *Tools*, y después a *IP Catalog*.




Cuando le demos, a la derecha aparecerá el IP Catalog.




Buscamos el PLL y nos aparece un bloque IP llamado ALTPLL.




Al darle al bloque IP, lo primero que nos pide es el nombre que le queremos dar y el tipo de fichero en el que se hará la instanciación del bloque IP.




Después, se nos abre la ventana de configuración del PLL donde nos pregunta la frecuencia del reloj de entrada y otros muchos parámetros.




En la opción *Output Clocks* nos permite configurar hasta 5 relojes.



Y en la última pestaña nos hace un resumen de los ficheros que va a crear. Aquí marcamos el último fichero para que nos genere la instanciación.



Si necesitamos más información sobre el bloque IP, solo hace falta darle a *Documentation* y podemos buscar más información.



Una vez hayamos terminado de configurar el PLL nos aparecerá el PLL creado en Files.



Si lo abrimos podemos ver el fichero de instanciación del PLL que da Quartus.

Creado por David Rubio G.

```
□ENTITY pll0 IS
       PORT
                          : IN STD_LOGIC := '0';
: IN STD_LOGIC := '0';
            areset
            c0 : OUT STD_LOGIC ;
                        : OUT STD_LOGIC
           locked
  END p110;
☐ARCHITECTURE SYN OF pll0 IS
       SIGNAL sub_wire0 : STD_LOGIC ;
SIGNAL sub_wire1 : STD_LOGIC_VECTOR (1 DOWNTO 0);
       SIGNAL Sub_wire2 : STD_LOGIC_VECTOR (1 DOWNTO 0);
SIGNAL Sub_wire2 : STD_LOGIC_VECTOR (0 DOWNTO 0);
SIGNAL Sub_wire2 : STD_LOGIC_VECTOR (4 DOWNTO 0);
SIGNAL Sub_wire3 : STD_LOGIC_VECTOR (4 DOWNTO 0);
SIGNAL Sub_wire4 : STD_LOGIC;
SIGNAL Sub_wire5 : STD_LOGIC;
                                                                                    JOIR S. COIMI
       COMPONENT altpll
       GENERIC (
                                     : STRING;
: NATURAL;
            bandwidth_type
           clk0_divide_by
clk0_duty_cycle
clk0_multiply_by
                                        : NATURAL;
                                            NATURAL:
                                         : STRING;
: STRING;
            clk0_phase_shift
            compensate_clock
            inclk0_input_frequency : NATURAL;
            intended_device_family
            lpm_hint : STRING;
lpm_type : STRING;
            1pm_type
           operation_mode : STRING;
           port_areset : STRING;
                                   : STRING;
            port_clkbad0
            port_clkbad1
                                      : STRING;
           purt_clkloss : STRING;
port_clkswitch : STRING;
port_configupdate : STRING;
port_fbin : STRING;
                                 : STRING;
: STRING;
: STRING;
           port_inclk0
port_inclk1
                                : STRING;
            port_locked
            port_pfdena
            port_phasecounterselect
           port_phasedone : STRING;
port_phasestep : STRING;
port_phaseupdown : STRI
                                           STRING:
           port_phaseupdown : STRI
port_pllena : STRING;
port_scanaclr : STRING;
port_scanclk : STRING;
port_scanclkena : STRI
           port_scandata : STRING;
port_scandataout : STRING;
port_scandone : STRING;
port_scanread : STRING;
                                            : STRING;
                                           : STRING;
           : STRING;
            port_clk4
                                   : STRING;
            port_clk5
                                  : STRING;
            port_clkena0
                                        : STRING;
```

Ahora lo único que tenemos que hacer es instanciar el bloque en nuestro código.

```
component pll0 IS
   PORT
   (
                   : IN STD_LOGIC
                   : IN STD_LOGIC
      inclk0
          : OUT STD_LOGIC ;
                  : OUT STD_LOGIC
END component;
begin
inst_pll : pll0
   PORT map
      areset
      inc1k0
                   => clk,
      c0
            => clk aux.
       locked
   );
```

Si ahora sintetizamos y vemos el resultado, podemos ver que aparece un bloque en la síntesis, que se corresponde con el PLL que hemos instanciado.

