## Cómo implementar un PLL en Lattice Radiant

Creador: David Rubio G.


Entrada: https://soceame.wordpress.com/2024/12/19/como-implementar-un-pll-en-lattice-radiant/

Blog: https://soceame.wordpress.com/


GitHub: https://github.com/DRubioG

Fecha última modificación: 24/02/2025

Para implementar un PLL en Lattice Radiant, se tiene que ir a la opción *Tools* y a la opción *IP Catalog*.



Después tienes que ir a la opción *IP on Local*, allí aparecerá la opción de añadir un PLL.



1.2.0

Arithmetic\_Modules

DSP\_Arithmetic\_Modules


Memory\_Modules

Al darle, se nos abre una pestaña como la siguiente. En ella nos pide el nombre que va a tener el PLL y la ubicación donde se nos va a guardar.

NOTA: lo que pone en rojo abajo no es un error es una información sobre el guardado del bloque.




La siguiente pestaña que se no abre es la que nos permite configurar el PLL. En esta pestaña nos pregunta la frecuencia del reloj de entrada (entre 18 y 800 MHz).




En esta misma pestaña se pueden configurar varios relojes de salida, para ello primero se marca la casilla *CLKOS2 Enable* y después se nos abren las opciones de ese reloj.

**NOTA**: Todos los relojes secundarios que se creen terminan por la letra 's', y luego '\_o'.




En la pestaña de *Optional Ports* se puede configurar los puertos opcionales, como el puerto de reset del PLL o el puerto de Lock.




Después en la estructura del proyecto se puede ver que se ha añadido un bloque PLL, ahora si buscas el fichero de instanciación en las carpetas que se han creado, verás que no aparece ningún .vhd o .v, eso es porque se instancia de otra manera.

CHILDS: 1180C



Pre-Synthesis Constraint Files
Post-Synthesis Constraint Files
Para instanciar el PLL, se da clic derecho al bloque PLL, y aquí aparecen varias opciones: Copy Verilog Instantiation (para Verilog), y Copy VHDL Component y Copy VHDL Instantiation (para VHDL).



Al darle clic se guarda en el portapapeles la instanciación, ahora solo tienes que pegarla en el proyecto.

```
-- Verilog
PLL inst (.clki i(),
        .clkop o( ));
-- VHDL
-- component
component PLL inst is
   port (
        clki i: in std logic;
        clkop o: out std logic
    );
end component;
-- Instantiation
_: PLL_inst port map (
   clki i=>,
    clkop o=>
);
```

Aquí aparecerán dos ficheros, uno en VHDL y otro en Verilog.

```
Nombre

PLL_inst_tmpl.v

PLL_inst_tmpl.vhd
```

Si abres el de VHDL verás que la instanciación es la misma que se hace por el otro método.

```
component PLL_inst is
    port(
        clki_i: in std_logic;
        clkop_o: out std_logic
);
end component;

_: PLL_inst port map(
    clki_i=>,
    clkop_o=>
);
```

Si pegamos la instanciación en nuestro código, ya podemos sintetizar.

```
component PLL_inst is
   port(
        clki_i: in std_logic;
        clkop_o: out std_logic
   );
end component;

signal cont : integer range 0 to 25000000;
signal cont1_seg : integer := 25000000;
signal clk_i : std_logic;
begin

inst_PLL_inst : PLL_inst port map(
   clki_i=> clk,
   clkop_o=> clk_i
);
```

Al sintetizar nuestro modelo, podemos ver que en la síntesis aparece un bloque que se llama igual que el bloque que hemos creado.

