

ПЛИС

```
graph TD; A[ПЛИС] --> B[ПЛМ]; A --> C[ПЗУ]; A --> D[CPLD]; A --> E[FPGA];
```

ПЛМ

ПЗУ

CPLD

FPGA