数字逻辑 Digital Logic Circuit

丁贤庆

ahhfdxq@163.com

第三次实验时间

▼地点: 电气楼505房间

物联网2班:下周二上午10:10----11:50

物联网1班:本周日晚上19:00----20:40

计科1班: 下周一晚上19: 00----20:40

计科2班: 下周一上午8: 00----9:40

计科3班: 下周二晚上19: 00----20:40

计科4班: 下周三下午16: 00----17:40

计科5班: 下周三晚上19: 00----20:40


Home work (P350)

- ▼ 1、本周有实验。地点: 电气实验楼505房间
- ~ 2、期末考试里,第六章有30分左右的考题。
- ▼3、下周三(四)课前交作业,交完作业才正式上课。
- ▼4、下周三(四)课上,会有10分钟的课堂小测。
- ▼ 5、本次的作业(不用抄题目)
 - **6.5.13**
 - **6.5.15**
 - **6.5.19**

第6章 时序逻辑电路 Sequential Logic Circuit

6.1.2 时序逻辑电路功能的表达

1. 分析下面电路的逻辑功能



输出方程

$$X = \overline{Q}_1 Q_0$$

$$Y = (Q_0 + Q_1) \overline{A}$$

激励方程组

$$D_0 = (Q_0 + Q_1)A$$

$$D_1 = \overline{Q_0}A$$

状态方程组

$$Q^{n+1} = D$$

$$Q_0^{n+1} = (Q_0^n + Q_1^n)A$$

$$Q_1^{n+1} = \overline{Q_0^n}A$$

2. 根据方程组列出状态转换真值表

输出方程

$$X = \overline{Q}_1 Q_0$$

$$Y = (Q_0 + Q_1) \overline{A}$$

状态方程组

$$Q_1^{n+1} = \overline{Q_0^n} A$$

$$Q_0^{n+1} = (Q_0^n + Q_1^n) A$$

状态转换真值表

Q_1^n	Q_0^n	A	Q_1^{n+1}	Q_0^{n+1}	X	Y
0	0	0				
0	0	1				
0	1	0				
0	1	1				
1	0	0				
1	0	1				
1	1	0				
1	1	1				

3. 将状态转换真值表转换为状态表

状态转换真值表


Q_1^n	Q_0^n	A	Q_1^{n+1}	$\overline{Q_0^{n+1}}$	X	Y
0	0	0				
0	0	1				
0	1	0				
0	1	1				
1	0	0				
1	0	1				
1	1	0				
1	1	1				

转换表


$Q_1^n Q_0^n$	$Q_1^{n+1}Q_0^{n+1}$	$^{-1}/Y$	X
	A =0	A=1	$oldsymbol{\Lambda}$
00			
01			
10			
11			

5. 状态图---有两种

米利型输出标在方向线旁。穆尔型标在圆圈状态名旁。




$\bigcap^n \bigcap^n$	$Q_1^{n+1}Q_0^{n+1}$	X	
$Q_1^n Q_0^n$	A= 0	A=1	21
00	00 / 0	10 / 0	0
01	00 / 1	01 / 0	1
10	00 / 1	11 / 0	0
11	00 / 1	01/0	0



输入/输出

转换表

$Q_1^n Q_0^n$	$Q_1^{n+1}Q_0^{n+1}$	X	
21 20	A=0	A=1	1
00	00 / 0	10 / 0	0
01	00 / 1	01 / 0	1
10	00 / 1	11 / 0	0
11	00 / 1	01 / 0	0



时序逻辑电路的多种描述方式是可以相互转换的

6.5 若干典型的时序逻辑集成电路

6.5.1 寄存器和移位寄存器

6.5.2 计数器

6.5 若干典型的时序逻辑集成电路


6.5.1 寄存器和移位寄存器

1、寄存器

寄存器:是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。


一个触发器能存储1位二进制代码,存储n位二进制代码的寄存器需要用n个触发器组成。寄存器实际上是若干触发器的集合。

8位CMOS寄存器74HC374



脉冲边沿敏感的寄存器

8位CMOS寄存器74HC/HCT374



8位CMOS寄存器74LV374

	输 入				输出
工作模式	\overline{OE}	СР	D_N	内部触发器 Q_N^{n+1}	$Q_0 \sim Q_7$
	L	↑	L	L	对应内部触发
一个个一块山刻的	L	↑	H	Н	器的状态
存入数据,禁止输出	H	↑	L	L	高阻
什八数据,	H	↑	Н	Н	高阻

2、 移位寄存器

•移位寄存器的逻辑功能


移位寄存器是既能寄存数码,又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。

•移位寄存器的逻辑功能分类

接移动方式分 单向移位寄存器 右移位寄存器 双向移位寄存器

(1) 基本移位寄存器

(a) 电路



(b). 工作原理

写出激励方程:

$$D_0 = D_{SI}$$
 $D_1 = Q_0^n$ $D_2 = Q_1^n$ $D_3 = Q_2^n$

写出状态方程:

$$Q_0^{n+1} = D_{SI}$$
 $Q_1^{n+1} = D_1 = Q_0^n$
 $Q_2^{n+1} = D_2 = Q_1^n$ $Q_3^{n+1} = D_3 = Q_2^n$
 $y_{1}^{y_2} = y_0^{y_2}$ $y_{2}^{y_3} = y_3^{y_2}$ $y_{3}^{y_2} = y_3^{y_3}$


 $D_{SI} \longrightarrow D_{O} \longrightarrow D_{$

y₀ y₁ y ₂y₃

 y_3

FF₀ FF₁ FF₂ FF₃

D_{SI} =11010000,从高位开始输入



经过4个CP脉冲作用后,从 D_{SI} 端串行输入的数码就可以从 $Q_0Q_1Q_2Q_3$ 并行输出。 串入 \rightarrow 并出


(2) 多功能双向移位寄存器

(a) 工作原理

高位移向低位----左移

低位移向高位----右移

多功能移位寄存器工作模式简图




(2) 多功能双向移位寄存器

实现多种功能双向移位寄存器的一种方案(仅以FFm为例)


$$S_1S_0=00$$
 $Q_m^{n+1}=Q_m^n$ 保持不变 $S_1S_0=10$ $Q_m^{n+1}=Q_{m+1}^n$ 向低位

$$S_1 S_0 = 01$$
 $Q_m^{n+1} = Q_{m-1}^n$ 低位移 $O_m^{n+1} = O_m^{n+1}$ 向高位 $O_m^{n+1} = O_m^{n+1}$



(b) 典型集成电路

CMOS 4位双向移位寄存器74HC/HCT194



74HCT194 的功能表

输入								输	出					
清零	控制	制信 号	串行	了输 \	时		并行	输入						
CR	S_1	S_0	右 移 D _{SR}	左移 D _{SL}	钟 CP	DI_0	DI_1	DI_2	DI_3	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}	行
L	×	×	×	×	×	×	×	×	×	${f L}$	L	${f L}$	${f L}$	1
Н	L	L	×	×	×	×	×	×	×	Q_0^n	Q_1^n	Q_2^n	Q_3^n	2
Н	L	H	L	×	↑	×	×	×	X	${f L}$	Q_0^n	Q_1^n	Q_2^n	3
Н	\mathbf{L}	H	Н	×	↑	×	×	×	X	Н	Q_0^n	Q_1^n	Q_2^n	4
Н	H	L	×	${f L}$	↑	×	×	×	×	Q_1^n	Q_2^n	Q_3^n	${f L}$	5
Н	Н	L	×	\mathbf{H}	↑	×	×	×	X	Q_1^n	Q_2^n	Q_3^n	H	6
Н	Н	Н	×	×	↑	DI_0	DI_1	DI_2	DI_3	\widetilde{D}_0^1	$\widetilde{\boldsymbol{D}}_{1}^{2}$	D_2	D_3	7

6.5.2 计 数 器

概述

(1) 计数器的逻辑功能

计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。


- (2) 计数器的分类
- •按脉冲输入方式,分为同步和异步计数器
- •按进位体制,分为二进制、十进制和任意进制计数器
- •按逻辑功能,分为加法、减法和可逆计数器

数字逻辑

6.5.2 计 数 器

对输入时钟脉冲个数进行计数的器件称为计数器。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。

下降沿触发的 JK 触发器



在*CP*脉冲的下降沿到来瞬间使触发器的状态(Q的值)才发生变化:

$$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$$


$$J=K=1 Q^{n+1}=\overline{Q}^n$$

1、二进制计数器

(1) 异步二进制计数器——由JK触发器构成4位异步二进制加法计数器 此图中JK引脚没有连接,等效于J=K=1。 $Q^{n+1} = \overline{Q^n}$


在时钟下降沿处发生状态翻转。按照

 $Q^{n+1} = \overline{Q}^n$ 进行状态翻转



1、 二进制计数器

(1) 异步二进制计数器---4位异步二进制加法计数器工作原理



T触发器特性方程:

$$Q^{n+1} = T\overline{Q^n} + \overline{T}Q^n$$

Т	Qn+1
0	Q ⁿ
1	Qn

T=0时:

$$Q^{n+1} = Q^n$$


T=1时:

$$Q^{n+1} = \overline{Q^n}$$

反之,就是说:如果要保持Q值不变,只要使T=0即可。要保持Q值状态翻转,只要使T=1即可。

计数顺序		电路	进位输出		
1 数顺厅	Q_3	Q_2	Q_1	Q_0	(五)
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	0
5	0	1	0	1	0
6	0	1	1	0	0
7	0	1	1	1	0
8	1	0	0	0	0
9	1	0	0	1	0
10	1	0	1	0	0
11	1	0	1	1	0
12	1	1	0	0	0
13	1	1	0	1	0
14	1	1	1	0	0
15	1	1	1	1	1
16	0	0	0	0	0

数字逻辑由



		由路	状态		
计数顺序		进位输出			
	Q_3	Q_2	Q_1	Q_0	
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	0
5	0	1	0	1	0
6	0	1	1	0	0
7	0	1	1	1	0
8	1	0	0	0	0
9	1	0	0	1	0
10	1	0	1	0	0
11	1	0	1	1	0
12	1	1	0	0	0
13	1	1	0	1	0
14	1	1	1	0	0
15	1	1	1	1	1
16	0	0	0	0	0

(2)设计二进制同步加1计数器

 Q_0 在每个CP都翻转一次

 FF_0 可采用T0=1的T触发器

 Q_1 仅在 Q_0 =1后的下一个CP 到来时翻转

 FF_1 可采用 $T1 = Q_0$ 的T触发器

 Q_2 仅在 $Q_0 = Q_1 = 1$ 后的下一个 CP到来时翻转


FF₂可采用T2= Q₀Q₁的T触发器


 Q_3 仅在 $Q_0 = Q_1 = Q_2 = 1$ 后的下一个CP到来时翻转

FF₃可采用T3= Q₀Q₁Q₂的T触 发器 直接分析状态表,采用T触发器实现


计数顺序		进位输出			
以数顺厅	Q_3	Q_2	Q_1	Q_0	建独制山
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	0
5	0	1	0	1	0
6	0	1	1	0	0
7	0	1	1	1	0
8	1	0		0	0
9	1	0	0	1	0
10	1	0	ليا	0	0
11	1	0	1	1	0
12	1	1		0	0
13	1	1	0	1	0
14	1	1	1	0	0
15	1	1	1	1	1
16	0	0	0	0	0

(a) 4位二进制同步加计数器逻辑图---由T触发器构成






4位二进制同步加计数器时序图



$$f_{Q_0} = \frac{1}{2} f_{CP}$$
 $f_{Q_1} = \frac{1}{4} f_{CP}$ $f_{Q_2} = \frac{1}{8} f_{CP}$ $f_{Q_3} = \frac{1}{16} f_{CP}$


结论: ▶ 计数器的功能: 不仅可以计数也可作为分频器。


(b) 4位二进制同步加计数器逻辑图---由D触发器构成



(c) 在上页电路基础上添加计数使能和并行进位引脚,如下图: 计数使能引脚:控制停止计数(保持不变,Qⁿ⁺¹=Qⁿ)和允许计数

引脚CET、CEP为计数使能,并行进位: TC = Q₃Q₂Q₁Q₀·CET





计数器芯片74LVC161 逻辑功能表

计		输入										输出		
算机学院	清零	预置	使	能	时钟	沖		计 数			进位			
院	CR	PE	CEP	CET	СР	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0	TC
	L	×	×	×	×	×	×	×	X	L	L	L	L	L
	H	L	×	×	1	D_3	D_2	D_1	D_0	D_3	D_2	D_1	D_0	*
	H	H	L	×	×	×	×	×	×		保	持		*
	H	H	X	${f L}$	×	×	×	×	×		保	持		*
数字罗哥	Н	Н	Н	Н	1	×	×	×	×		计	数		*

CR的作用?

清零端


PE的作用?

并行置数端

计数器

二进制同步加1计数 器状态转换表:

计数顺序		电路	进位输出		
月	Q_3	Q_2	Q_1	Q_0	建型制造
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	0
5	0	1	0	1	0
6	0	1	1	0	0
7	0	1	1	1	0
8	1	0	0	0	0
9	1	0	0	1	0
10	1	0	1	0	0
11	1	0	1	1	0
12	1	1	0	0	0
13	1	1	0	1	0
14	1	1	1	0	0
15	1	1	1	1	1
16	0	0	0	0	0



计数器芯片74LVC161 逻辑功能表

计		输入										输出		
算机学院	清零	预置	使	能	时钟	沖		计 数			进位			
院	CR	PE	CEP	CET	СР	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0	TC
	L	×	×	×	×	×	×	×	X	L	L	L	L	L
	Н	L	×	×	1	D_3	D_2	D_1	D_0	D_3	D_2	D_1	D_0	*
	H	H	L	×	×	×	×	×	×		保	持		*
	H	H	X	${f L}$	×	×	×	×	×		保	持		*
数字罗哥	Н	Н	Н	Н	1	×	×	×	×		计	数		*

CR的作用?

清零端

PE的作用?


并行置数端

74LVC161的功能表。

_	输入					功能				
	CP	CR	PE	CEP	CET	说明	解释			
	×	0	×	×	×	异步复位	$Q_3Q_2Q_1Q_0=0000$			
	↑	1	0	×	X	同步置数	$Q_3^{n+1}Q_2^{n+1}Q_1^{n+1}Q_0^{n+1} = D_3D_2D_1D_1$			
	×	1	1	0	1	但性	∩n+1 ∩n	保持		
	×	1	1	×	0	保持	$Q^{n+1}=Q^n$	保持		
	1	1	1	1	1	计数	加1计数			

如何才能得到N进制计数器?


- 1、反馈清零法:利用异步清零输入端CR,得到N进制计数器
- 2、反馈置数法:利用同步置数端PE,在M进制计数器的计数过程中,跳过M-N个状态,得到N进制计数器



(4) 应用 例 用74LVC161构成九进制加计数器。

(a) 反馈清零法:利用异步清零输入端,在M进制计数器的计数过程中,跳过M-N-1个状态,得到N进制计数器的方法。

CP	Q_3	Q_2	Q_1	Q_0	
0	0	0	0	0	+
1	0	0	0	1	
2	0	0	1	0	
•••			• • • •		
8	1	0	0	0	
9	1	0	0	1	
•••		•••			
15	1	1	1	1	




$$CR = \overline{Q_0 \cdot Q_3} = 0$$

采用异步清零法时,由于异步清零最后一个状态保持时间很短,通常忽略不计。


设法跳过16-10=6个状态

计数器的模: 计数器状态图中闭合圈包含的稳定的有效状态的数目。本题中最后得到的是模9计数器

工作波形




状态图



利用同步置数端构成九进制计数器


(b) 反馈置数法:利用同步置数端,在M进制计数器的计数过程中,跳过M-N个状态,得到N进制计数器的方法。

					1
CP	Q_3	Q_2	Q_1	Q_0	
0	0	0	0	0	<u> </u>
1	0	0	0	1	
2	0	0	1	0	
8	1	0	0	0	Ш
9	1	0	0	1	
		PE	$=\overline{Q}$	$\overline{Q}_3 = 0$	0
15	1	1	1	1	




采用后九种状态作为有效状态,用反馈置数法构成九进制加计数器。


Q_3	Q_2	Q_1	Q_{θ}	
0	1	1	1	-
1	0	0	0	
1	0	0	1	
1	0	1	0	
1	0	1	1	
1	1	0	0	
1	1	0	1	
1	1	1	0	
1	1	1	1	



$$TC = CET \cdot Q_3 \cdot Q_2 \cdot Q_1 \cdot Q_0 = 1$$




波形图:



该计数器的模为9。

计数器的模: 计数器状态图中闭合圈包含的稳定的有效状态的数目。本题中最后得到的是模9计数器

分析下图所示的时序逻辑电路,试画出其状态图和在CP脉冲作用下 Q_3 、 Q_2 、 Q_1 、 Q_0 的波形,并指出计数器的模是多少?



例 用74VC161组成256进制计数器。


解:设计思想

- 1片74161是16进制计数器
- $256 = 16 \times 16$
- 所以256进制计数器需用两片74161构成
- •片与片之间的连接通常有两种方式:

并行进位 (低位片的进位信号作为高位片的使能信号)

串行进位(低位片的进位信号作为高位片的时钟脉冲,即异步计数方式)


并行进位:低位片的进位作为高位片的使能(采用 同步时钟)



计数状态:0000 0000 ~1111 1111

$$N = 16 \times 16 = 256$$

串行进位:低位片的进位作为高位片的时钟




计数状态:0000 0000 ~1111 1111


采用串行进位时,为什么低TC要经反相器后作为高位的CP?

加个反相器,是将TC由1变0的下降沿,变成161芯片所需要的由0变1的上升沿。


串行进位: 低位片的进位作为高位片的时钟



需要将此处的从1到0的下降沿,变为从0到1的上升沿,送给CP时钟输入引脚。



在CP的作用下,Y端产生00010111循环序列信号



如要求Y端产生10110010循环序列信号,如何改变电路的连接?

数字

3. 环形计数器

(1) 工作原理

① 基本环形计数器 Q3连线到D0,就构成基本环形计数器

置初态 $Q_3Q_2Q_1Q_0=0001$,


第一个CP:Q₃Q₂Q₁Q₀=0010,

第二个CP:Q₃Q₂Q₁Q₀=0100,

第三个*CP*:Q₃Q₂Q₁Q₀=1000,

第四个CP:Q₃Q₂Q₁Q₀=0001,


第五个CP:Q₃Q₂Q₁Q₀=0010,



② 扭环形计数器


a、电路

Q4 连线到D0,就构成扭环计数器



b、状态表

c、状态图



状态编号	Q_4	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0	0
1	0	0	0	0	1
2	0	0	0	1	1
3	0	0	1	1	1
4	0	1	1	1	1
5	1	1	1	1	1
6	1	1	1	1	0
7	1	1	1	0	0
8	1	1	0	0	0
9	1	0	0	0	0

