# 数字逻辑 Digital Logic Circuit

丁贤庆

ahhfdxq@163.com

# 通知

- ✓1、考试时间:1月15号晚上
  - 2、考试题型:
- ☞ 单选,填空,卡诺图化简,
- ✓ 组合电路设计题、时序电路分析题、时序电路设 计题、CMOS电路分析题、
- ▼ 芯片的应用(74LS138, 74LS151,74LS161等)<br/>
  verilog代码编写和分析
- **等等** 
  - 3、第六章有30分左右的考题。

# 第四次实验时间

地点: 电气楼507房间

物联网2班: 本周四晚上19: 00----20:40

计科2班: 本周三上午10: 10----11:50

计科3班: 本周二晚上19: 00----20:40

计科4班: 本周三上午8: 00----9:40

计科5班: 本周三晚上19: 00----20:40

							周次:	第	517周
			星期一	星期二	星期三	星期四	星期五	星期六	星期日
计算机学院	上午	8:00~9:50			计科4班				
		10:10~12:00			计科2班				
	下午	2:00~3:50							
数字逻辑电路		4:00~5:50							
辑电路	晚上	7:00~8:50 (默认)		计科3班	计科5班	物联网2班			


# Home work (P139)

- ▼ 1、本周有实验。地点: 电气实验楼507房间
- ~ 2、期末考试里,第六章有30分左右的考题。
- ₹ 3、本次的作业:


# **\***无

- 74、学堂在线,免费注册和免费学习。 https://www.xuetangx.com/course/hfut08091005182/16909015? channel=i.area.manual\_search
- 5、实验时间,可以随时答疑。可以回答作业或者课本中疑难问题。
- 6、本周四下午4:00-6:00,在敬亭109教师休息室答疑。
- 7、本周五下午2:00-4:00,在敬亭109教师休息室答疑。
- 8、本周五晚上7:00-9:00,在敬亭109教师休息室答疑。

# 3.2.2 CMOS 反相器



# **CMOS** inverter logical operation



对于NMOS管,其栅极电压 $V_G$ =1(高电平)时,NMOS管导通。

对于PMOS管,其栅极电压 $V_G=0$ (低电平)时,PMOS管导通。


#### CMOS反相器的重要特点:

第一, $v_I$ 是高电平还是低电平, $T_N$ 和 $T_P$ 中总是一个导通而另一个截止。CMOS反相器的静态功耗几乎为零。


第二,MOS管导通电阻低,截止电阻高。使充、放电时间常数小,开关速度更快,具有更强的带负载能力。


第三,MOS管的, $I_G \approx 0$ ,输入电阻高。理论上可以带任意同类门,但负载门输入杂散电容会影响开关速度。

# 3.2.3 其他基本CMOS 逻辑门电路



#### 2. CMOS 或非门






$$L = \overline{A}$$

$$L = \overline{AB}$$

$$L = \overline{A + B}$$

例:分析CMOS电路,说明其逻辑功能。




#### 方法2: 口诀快速判断法

上下对称是非

例:分析CMOS电路,说明其逻辑功能。

PMOS管并联是与



PMOS管串联是或

$$X = A + B$$

$$L = A \cdot B + X$$

$$= A \cdot B + A + B$$

$$= A \cdot B + \overline{A} \cdot \overline{B}$$

$$= A \oplus B$$


异或门电路

口诀判断法只需要对PMOS管进行分析,对NMOS管不需要进行分析。

# 3.2.4 CMOS传输门(双向模拟开关)


#### TG=Transmission Gate

#### 1. 传输门的结构及工作原理




 $v_{\rm I}/v_{\rm O}$ 


# 传输门逻辑符号




说明:传输门中衬底不和 源极相连。能否导通就看 V<sub>CS</sub>是否大于开启电压。

等效电路





#### 1、传输门的结构及工作原理



设 $T_P:|V_{TP}|=2V$ , $T_N:V_{TN}=2V$ , $\upsilon_I$ 的变化范围为0到+5V。

1) 当c=0, c=1时


$$c=0=0V$$
,  $\overline{c}=1=+5V$ 

$$v_{GSN} = 0V - (0V到+5V) = (0到-5)V$$

$$v_{GSP}$$
=+5V - (0V到+5V)=(5到0)V

综上,可以看出: 当C=0时,开关断开,不能转送信号

#### 2) 当c=1, **c**=0时



$$a, v_1=0V\sim3V$$

$$v_{GSN} = 5V - (0V \sim +3V) = (5 \sim 2)V$$

$$b$$
,  $v_1=2V\sim5V$ 


$$v_{GSP} = 0V - (2V \sim +5V)$$
  
= -2V \sim -5V


$$|v_{GSP}| > |V_T|, T_P$$
导通

$$C$$
,  $v_1 = 2V \sim 3V$ 

T<sub>N</sub>导通,T<sub>p</sub>导通

综上,可以看出:当C=1时, $\nu_{O} = \nu_{I}$ 





或者说:上图中有小圆圈的线(控制极)连接0 信号,没有小圆圈的线(控制极)连接1信号, 传输门导通。

#### 2. 传输门的应用



B=0

TG1断开, TG2导通


L=A

**B=1** 

简化真值表 TG1导通, TG2断开

B

L	:A



Α	В	L					
0	0	0					
0	1	1					
1	0	1					
1	1	0					

 $\mathsf{L} = \mathsf{A} \overline{B} + \overline{A} B$ 

上图是有传输门构成的异或门,由8个MOS管构成,制造成本低。

Ā


# 2. 传输门的应用


(2) 传输门组成的数据选择器 C=0

TG1导通, TG2断开

C=1

TG2导通, TG1断开






 $L=\overline{C}X+CY$ 数据选择器

# 3.3 CMOS逻辑门电路的不同输出结构及参数

- 3.3.1 CMOS逻辑门电路的保护和缓冲电路
- 3.3.2 CMOS漏极开路和三态门电路
- 3.3.3 CMOS逻辑门电路的重要参数


# 3.3.1 输入保护电路和缓冲电路

成逻辑门电路具有相同的输入和输出特性。




(a) 理想方波

# 1. 输入端保护电路:



# 二极管导通电压: v<sub>DF</sub>



(1) 
$$0 < v_{\rm I} < V_{\rm DD} + v_{\rm DF}$$
  
 $D_1$ 、 $D_2$ 截止


$$(2) v_{\rm I} > V_{
m DD} + v_{
m DF}$$
 
$$\mathbf{D_1}$$
导通, $\mathbf{D_2}$ 截止 
$$v_{
m G} = V_{
m DD} + v_{
m DF}$$

(3) 
$$\nu_{\rm I} < -\nu_{
m DF}$$
 ${
m D}_2$ 导通,  ${
m D}_1$ 截止  ${
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m } {
m$ 

当输入电压不在正常电压范围时,二极管导通,限制了电容两端 电压的增加,保护了输入电路。

R<sub>S</sub>和MOS管的栅极电容C组成积分网络,使输入信号的过冲电压 延迟且衰减后到栅极。

# CMOS与非门的缺点:



# (1)输出电阻 $R_o$ 受输入状态影响

$$A = 1, B = 1 \text{ III} R_O = R_{ON2} + R_{ON4} = 2R_{ON}$$

$$A = 0, B = 0$$
  $\mathbb{N} R_O = R_{ON1} / R_{ON3} = \frac{1}{2} R_{ON}$ 

$$A = 0, B = 1 \text{ III} R_O = R_{ON1} = R_{ON}$$

$$A = 1, B = 0 \text{ M} R_O = R_{ON3} = R_{ON}$$


(2)输出的高低电平受输入端数目的影响

输入端越多, $V_{OL}$ 越高, $V_{OH}$ 也更高

(3)使 $T_2$ 、 $T_4$ 的 $V_{GS}$ 达到开启电压时,

对应的以值不同


# 解决方法——输入端和输出端加上带缓冲级的CMOS门。 利用反相器来阻断干扰信号的传输。



或非门+前后两个反相器⇒与非门


#### (2) CMOS逻辑门的缓冲电路

输入、输出端加了反相器作为缓冲电路,所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能



# 两个非门构成的缓冲器可以提升输出电压。

It typically is not possible to design a non-inverting gate with a smaller number of transistors than an inverting one.




Circuit diagram:


# 3.3.2 CMOS漏极开路(OD)门和三态输出门电路

- 1. CMOS漏极开路门
- 1.) CMOS漏极开路门的提出

输出短接,在一定情况下会产 生低阻通路,大电流有可能导 致器件的损毁,并且无法确定 输出是高电平还是低电平。




# (2)漏极开路门的结构与逻辑符号



- (a)工作时必须外接电源和电阻;
- (b)与非逻辑不变
- (c) 可以实现线与功能;

#### 漏极开路门输出连接




$$L = \overline{AB} \cdot \overline{CD}$$
$$= \overline{AB + CD}$$

# (2) 上拉电阻对OD门动态性能的影响


Rp的值愈小,负载电容的充电时间常数亦愈小,因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值 $I_{OL(max)}$ 。

Rp的值大,可保证输出电流不能超过允许的最大值I<sub>OL(max)</sub>、功耗小。但负载电容的充电时间常数亦愈大,开关速度因而愈慢。


# 电路带电容负载




V0=1时,此时必有NMOS管截止。



V0=0时,此时必有NMOS管导通。



# 2.三态(TSL)输出门电路



逻辑功能: 高电平有效的同相逻辑门

# 3.3.3 CMOS逻辑门电路的重要参数(本节了解)

# 3.9 用VerilogHDL描述CMOS门电路

# 3.9.1 CMOS门电路的Verilog建模


用VerilogHDL对MOS管构成的电路建模,称为开关级建模, 是最底层的描述。

用关键词nmos、pmos定义NMOS、PMOS管模型。rnmos、rpmos定义输入与输出端存在电阻的NMOS、PMOS管模型。 关键词supply1、supply0分别定义了电源线和地线。

nmos N1(漏极,源极,栅极) pmos P1(漏极,源极,栅极)

元件实例化名字, 可省略

例如: nmos mynmos(A, B, C); pmos newpmos(X,Y,Z);




//(漏极,源极,控制栅极) 由于源极与栅极在同一个水平线上。容易区分。

#### 此处module后面要加分号

#### 1、设计举例

试用Verilog语言的开关级

建模描述CMOS与非门。



电

路

描

述

```
module NAND2 (L,A,B);
input A,B; //输入端口声明
output L; //输出端口声明
supply1 Vdd;
supply0 GND;
```

wire W1; //将两个NMOS管之间的连接点定义为W1

· pmos (L,Vdd,A); //PMOS管的源 极与Vdd相连

pmos (L,Vdd,B); //两个PMOS管 并行连接

nmos (L,W1,A); //两NMOS管串 行连接

nmos (W1,GND, B); //NMOS管的源极与地相连 endmodule

endmodule后面不能加分号

说明部分

# 3.9.2 CMOS传输门电路的Verilog建模

module后面要加分号

用关键词cmos定义传输门机

cmos C1(输出信号,输入信号

元件实例化名字,可省略

例:用Verilog语言的开关级

建模描述下列异或门。

module mymux2to1 (A, B, L); input A, B; //输入端口声明 output L; //输出端口声明 wire Anot, Bnot; //声明模 块内部的连接线


说明 部分

 (inverter V1(Anot, A);
//调用底层模块inverter, 见下一页
inverter V2(Bnot, B);
cmos (L, Anot, B, Bnot); //调用内部开关元件
cmos (L, A, Bnot, B);
//(output,input,ncontrol,pcontrol)
endmodule

endmodule后面不要加分号

此处带小圆圈的是P管控制信号

此处不带小圆圈的是N管控制信号



#### //CMOS反相器

module inverter (Vo,Vi);

input Vi; //输入端口声明 output Vo; //输出端口声明 supply1 Vdd; supply0 GND;

说明部分

pmos (Vo,Vdd,Vi); //实例化,调用内部 开关元件

nmos (Vo,GND,Vi); //(漏极,源极,控制栅极)由于源极与栅极在同一个水平线上。可以先根据栅极找出源极。

endmodule