

Exámenes

UT1 Examen (Castellano)

[Volver a la Lista de Exámenes](#)

Parte 1 de 3 - Teoría

4.0 Puntos

Preguntas 1 de 10

0.67 Puntos. Puntos descontados por fallo: 0.22222222222222

¿Cuál de las siguientes técnicas no corresponde a una mejora arquitectónica?

- ☐ Segmentación.
- ☐ Procesadores RISC.
- ☐ Técnicas avanzadas de explotación de ILP (instruction level parallelism).
- ☒ Aumento de la escala de integración.

Respuesta correcta: D

Preguntas 2 de 10

0.67 Puntos

La aparición de la ☒ caché surge para paliar la diferencia de velocidad entre los procesadores y las memorias.

Respuesta correcta: cache | caché | memoria caché | memòria caché | memoria cache | memòria cache | cau | memòria cau

Preguntas 3 de 10

0.67 Puntos

Sobre el formato fijo de las instrucciones, podemos decir lo siguiente: (marca todas las opciones correctas)

- ☒ ☐ Facilita la búsqueda de instrucciones y su decodificación.
- ☐ Optimiza el espacio ocupado por las instrucciones.
- ☐ Complica la búsqueda de instrucciones y su decodificación.
- ☒ ☐ A veces, derrocha bits en el formato.

Respuesta correcta: A, D

Preguntas 4 de 10

0.67 Puntos. Puntos descontados por fallo: 0.22222222222222

Aumentando la eficiencia en la ejecución de las instrucciones frecuentes, se consigue...

- ☒ ... reducir en mayor medida el tiempo de ejecución, ya que según la Ley de Amdahl, conviene acelerar aquellas partes del sistema que ocupan un mayor porcentaje del tiempo.
- ☐ ... reducir el área del procesador dedicada a la ejecución de las instrucciones más frecuentes, lo que permite dedicar más área a asegurar que las instrucciones menos frecuentes se ejecuten correctamente.
- ☐ ... simplificar la generación del código por el compilador, ya que éste puede tomar decisiones en fases de compilación distintas.
- ☐ ... reducir el número de etapas en la ejecución de estas instrucciones.

Respuesta correcta: A

Preguntas 5 de 10

0.67 Puntos

En las instrucciones de salto condicional en los procesadores MIPS, se usa el modo de direccionamiento relativo al PC con un desplazamiento de 16 bits. ¿A qué obedece este diseño? (marca todas las opciones correctas)

- ☐ En realidad no es así, ya que usan el modo de direccionamiento indirecto a registro.
- ☐ A que el formato es el mismo que las instrucciones aritméticas con operando inmediato.
- ☒ A que el destino de la instrucción de salto suele estar cerca.
- ☒ A que, debido a que utilizan el formato I, no hay suficientes bits en el formato para poder utilizar un modo de direccionamiento absoluto.

Respuesta correcta: C, D

Preguntas 6 de 10

0.67 Puntos. Puntos descontados por fallo: 0.22222222222222

¿Qué modo de direccionamiento usa el MIPS64 para acceder a la memoria?

- ☒ Desplazamiento.
- ☐ Registro indirecto.
- ☐ Indexado.
- ☐ Inmediato.

Respuesta correcta: A

Parte 2 de 3 - Ejercicios

3.0 Puntos

Preguntas 7 de 10

1.5 Puntos

Importante: utiliza únicamente el punto como separador decimal.

Tras cambiar el disco duro de un computador, una determinada tarea que antes empleaba 14 segundos, emplea ahora 10 segundos. El nuevo disco duro instalado es 3 veces más rápido que el original. La fracción de tiempo que el programa hacía uso del disco en la máquina original es: ✓ 0.429.

Respuesta correcta: 0.429

Preguntas 8 de 10

1.5 Puntos

Importante: utiliza únicamente el punto como separador decimal.

Un computador ejecuta tareas en paralelo durante el 54% de su tiempo total de ejecución, distribuyendo el trabajo a realizar a partes iguales entre los núcleos de procesamiento disponibles. Se plantea adquirir un nuevo procesador multinúcleo para acelerar la ejecución estas tareas, ¿Cuál será el máximo incremento en el precio del computador que podremos asumir para para que el cambio resulte interesante desde una perspectiva de coste-prestaciones? El máximo incremento será del ✗ 117 %.

Respuesta correcta: 117.39

Parte 3 de 3 -

3.0 Puntos

Preguntas 9 de 10

1.5 Puntos

Importante: utiliza únicamente el punto como separador decimal.

Se dispone de un procesador de la familia MIPS con una frecuencia de reloj de 3 GHz. Este procesador ejecuta un programa P con la siguiente distribución de instrucciones.

Tipo	%	CPI
load	21	1
store	12	1
add	2	1
mult	31	2
branch	7	2
otras	27	2

Si el procesador ejecuta n instrucciones, el tiempo de ejecución será  0.55 xn nanosegundos.

Respuesta correcta: 0.55

Preguntas 10 de 10

1.5 Puntos

Importante: utiliza únicamente el punto como separador decimal.

Se dispone de un procesador de la familia MIPS con una frecuencia de reloj de 3 GHz. Este procesador ejecuta 100 millones de instrucciones con la siguiente distribución.

Tipo	Millones de instrucciones	CPI
load	7	3
store	26	2
add	20	1
mult	13	2
branch	4	1
otras	30	1
Total	100	

Como consecuencia de una optimización del compilador, esta distribución se ve modificada de la siguiente manera.

Tipo	Millones de instrucciones	CPI
load	7	3
store	16	2
add	20	1
mult	6	2
branch	4	1
otras	24	1
Total	77	

La aceleración obtenida con esta optimización del compilador será ~~1.04~~.

Respuesta correcta: 1.35

- [PoliformaT](#)
- [UPV](#)
- [Powered by Sakai](#)
- Copyright 2003-2020 The Sakai Foundation. All rights reserved. Portions of Sakai are copyrighted by other parties as described in the Acknowledgments screen.