

| | | | and the second s | | and the second s |
|--------------------------------|-----------------------------------|--------------------------|--|------------------------------|--|
| Los procesadores VLIW aumentan | la complejidad de las instruccion | es máquina y el trabajo. | que éstas realizan con el obje | tivo de reducir el tiempo do | e ejecución de los programas. |
| | | | | | |

Verdadero

Falso

Parte 3 de 4 - 0.67/2.0 Puntos

Preguntas 7 de 8 0.67/ 2.0 Puntos

La ejecución de un bucle en un procesador que aplica gestión dinámica de instrucciones con especulación hardware proporciona el siguiente diagrama instrucciones-tiempo:

| PC | Instruc. | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 2 | <u>10</u> | 11 | 12 | 13 | 14 | 15 | 16 | <u>17</u> | 18 | <u>19</u> | <u>20</u> | 21 | |
|------------|----------------|----|----|----|----|----|----|----|----|----|-----------|----|----|----|----|----|----|-----------|----|-----------|-----------|----|--|
| .text | dadd r1,r0,r0 | IF | I | E1 | WB | C | | | | | | | | | | | | | | | | | |
| .text + 04 | ld r2,n(r0) | | IF | I | AC | L1 | L2 | WB | C | | | | | | | | | | | | | | |
| .text + 08 | l.d f0,a(r0) | | | IF | I | AC | L1 | L2 | WB | C | | | | | | | | | | | | | |
| loop | l.d f2,x(r1) | | | | IF | I | AC | Ll | L2 | WB | C | | | | | | | | | | | | |
| loop + 04 | l.d f4,y(r1) | | | | | IF | I | AC | Ll | L2 | WB | C | | | | | | | | | | | |
| loop + 08 | mul.d f2,f2,f0 | | | | | | IF | I | | | M1 | M2 | M3 | M4 | WB | C | | | | | | | |
| loop + 12 | add.d f4,f4,f2 | | | | | | | IF | I | | | | | | | A1 | A2 | WB | C | | | | |
| loop + 16 | s.d f4,z(r1) | | | | | | | | IF | I | AC | | | | | | | | | C | L1 | L2 | |
| loop + 20 | dadd r1,r1,#8 | | | | | | | | | IF | I | El | WB | | | | | | | | C | | |
| loop + 24 | bne r1,r2,loop | | | | | | | | | | IF | I | | E1 | - | WB | | | | | | C | |
| - | l.d f2,x(r1) | | | | | | | | | | | IF | I | | | L2 | | | | | | | |
| loop + 04 | l.d f4,y(r1) | | | | | | | | | | | | IF | I | AC | L1 | L2 | | WB | | | | |
| loop + 08 | mul.d f2,f2,f0 | | | | | | | | | | | | | IF | I | | | M1 | M2 | М3 | M4 | WB | |
| loop + 12 | add.d f4,f4,f2 | | | | | | | | | | | | | | IF | I | | | | | | | |
| loop + 16 | s.d f4,z(r1) | | | | | | | | | | | | | | | IF | I | AC | | | | | |
| - | dadd r1,r1,#8 | | | | | | | | | | | | | | | | IF | I | E1 | WB | | | |
| - | bne r1,r2,loop | | | | | | | | | | | | | | | | | IF | I | | El | - | |
| loop | l.d f2,x(r1) | | | | | | | | | | | | | | | | | | IF | I | AC | | |
| - | l.d f4,y(r1) | | | | | | | | | | | | | | | | | | | IF | I | AC | |
| - | mul.d f2,f2,f0 | | | | | | | | | | | | | | | | | | | | IF | I | |
| loop + 12 | add.d f4,f4,f2 | | | | | | | | | | | | | | | | | | | | | IF | |
| | | | | | | | | | | | | | | | | | | | | | | | |

El código asociado a cada iteración del bucle comienza en la posición *loop* y termina en la posición *loop+24*. A la vista del diagrama instrucciones-tiempo suministrado, responde a las siguientes preguntas:

- 1. ¿Cuántos ciclos tarda el bucle en ejecutarse si el predictor no falla? <u>7</u> ciclos
- $2.\ \ \text{\&} Cuántos\ ciclos\ de\ penalización\ en\ la\ ejecución\ del\ bucle\ introducirá\ un\ fallo\ del\ predictor?\ \underline{12}\ ciclos$
- 3. Asumiendo que se utiliza un BTB que asocia un predictor de 2 bits con histéresis a cada salto, y que antes de ejecutar el bucle, la instrucción de salto del mismo no está en el BTB, ¿cuál será el CPI promedio (expresado con 3 decimales) resultante de procesar unos vectores X e Y de 64 elementos cada uno? El CPI promedio será de 1.022 ciclos/instrucción.

Parte 4 de 4 - 2.0/2.0 Puntos

Preguntas 8 de 8 2.0/ 2.0 Puntos

Interpreta el siguiente diagrama instrucciones-tiempo y responde a las preguntas que se plantean:

| PC | Instruc. | 1 | 2 | <u>3</u> | 4 | <u>5</u> | <u>6</u> | 7 | 8 | 9 | <u>10</u> | <u>11</u> | <u>12</u> | <u>13</u> | <u>14</u> | <u>15</u> | <u>16</u> | <u>17</u> | <u>18</u> | <u>19</u> |
|------------|----------------|----|----|----------|----|----------|----------|----|----|----|-----------|-----------|-----------|-----------|-----------|-----------|-----------|-----------|-----------|-----------|
| .text | ld r1,n(r0) | IF | I | AC | L1 | L2 | WB | C | | | | | | | | | | | | |
| .text + 04 | l.d f0,a(r0) | IF | I | AC | L1 | L2 | WB | C | | | | | | | | | | | | |
| loop | l.d f2,x(r1) | | IF | I | I | I | I | AC | L1 | L2 | WB | С | | | | | | | | |
| loop + 04 | mul.d f3,f2,f0 | | IF | i | i | i | I | | | | | Ml | M2 | М3 | WB | C | | | | |
| loop + 08 | add.d f4,f3,f0 | | | IF | IF | IF | IF | Ι | | | | | | | | Al | A2 | WB | C | |
| loop + 12 | s.d f4,y(r1) | | | IF | IF | IF | IF | Ι | AC | | | | | | | | | | C | L1 |
| loop + 16 | dsub r1,r1,#8 | | | | | | | IF | Ι | E1 | WB | | | | | | | | | C |
| loop + 20 | bnez r1,loop | | | | | | | IF | I | | | E1 | WB | | | | | | | C |
| loop | l.d f2,x(r1) | | | | | | | | IF | I | | AC | L1 | L2 | WB | | | | | |
| loop + 04 | mul.d f3,f2,f0 | | | | | | | | IF | I | | | | | | M1 | M2 | M3 | WB | |
| loop + 08 | add.d f4,f3,f0 | | | | | | | | | IF | I | | | | | | | | | A1 |
| loop + 12 | s.d f4,y(r1) | | | | | | | | | IF | Ι | AC | | | | | | | | |
| loop + 16 | dsub r1,r1,#8 | | | | | | | | | | IF | Ι | E1 | WB | | | | | | |
| loop + 20 | bnez r1,loop | | | | | | | | | | IF | Ι | | | E1 | WB | | | | |
| loop | l.d f2,x(r1) | | | | | | | | | | | IF | I | | AC | L1 | L2 | WB | | |
| loop + 04 | mul.d f3,f2,f0 | | | | | | | | | | | IF | I | I | I | | | | M1 | M2 |
| loop + 08 | add.d f4,f3,f0 | | | | | | | | | | | | IF | IF | IF | I | I | I | | |
| loop + 12 | s.d f4,y(r1) | | | | | | | | | | | | IF | IF | IF | i | i | Ι | I | I |
| loop + 16 | dsub r1,r1,#8 | | | | | | | | | | | | | | | IF | IF | IF | IF | IF |
| loop + 20 | bnez r1,loop | | | | | | | | | | | | | | | IF | IF | IF | IF | IF |

^{1. ¿}Cuántos operadores hay como mínimo disponibles para servir los accesos a memoria? $\underline{2}$

Cuántos huffare da acceltura hay cama mávima an la unidad da alacualán da instruccionac? 2

3. ¿Y cuántos buffers de lectura hay como máximo en la unidad de ejecución de instrucciones? $\underline{2}$

 $4. \ \ _2 Y \ cuántas \ estaciones \ de \ reserva \ hay \ como \ máximo \ en \ el \ operador \ de \ multiplicación/división \ en \ coma \ flotante? \ \underline{2}$

5. ¿Y cuántas estaciones de reserva hay en el operador de suma/resta en coma flotante? $\underline{2}$

6. ¿Qué tipo de riesgo obliga a tantas instrucciones a tener que detenerse en la etapa Issue? Elije una de las siguientes opciones: datos / control / estructural. estructural

PoliformaT UPV

- <u>Powered by Sakal</u>
 Copyright 2003-2019 The Sakai Foundation. All rights reserved. Portions of Sakai are copyrighted by other parties as described in the Acknowledgments screen.
- ► Información de SW:
- ► Hora del servidor: