

Indica la afirmación correcta:

A. La penalización de fallo incluye la latencia de acceso más el tiempo de transferencia del bloque.

R La nanalización da falla incluya lan casa da EARIV RESTART la latancia da accasa más al tiamno da transfarancia da la nrimara nalabra

C. La técnica CRITICAL WORD FIRST permite reducir el componente de la latencia (L) de la penalización de fallo.  D. La técnica CRITICAL WORD FIRST transfiere primero la palabra de menor peso dentro del bloque.	
Preguntas 6 de 10	1.0/ 1.0 Puntos
Respecto a los módulos de memoria principal, la aparición de las memorias <u>DDR</u> tuvo como principal contribución la transferencia de datos en los dos flancos de la señal de reloj.	
Preguntas 7 de 10	-0.33/1.0 Puntos. Puntos descontados por fallo: 0.33
Elige las afirmaciones correctas. Un sistema tiene dos caches L1 y L2. Si la cache L1 implement  A. El número de bloques escritos en L1.  B. El número de bloques escritos en L2.  C. El número de bloques escritos en L2 y MP (memoría principal).  D. El número de bloques escritos en L1 y L2.	a la política de escritura write-back (WB) entonces se reduce:
Parte 2 de 2 - Ejercicios	0.34/ 3.0 Puntos
Preguntas 8 de 10	1.0/ 1.0 Puntos
Importante: utiliza únicamente el punto como separador decimal.	
Un programa se ejecuta sobre un sistema con dos níveles de cache. La tasa de fallos de primer de L2 TF $_{\rm L2}$ será $$ $$ $$ $$ $$ $$ $$ $$ $$ $$	nivel TF $_{ m L1}$ es 0.09 y la tasa de fallos global TF $_{ m L1+L2}$ es 0.0396. Así pues, la tasa de fallos local
Preguntas 9 de 10	-0.33/1.0 Puntos. Puntos descontados por fallo: 0.33
Un procesador tiene una cache de L3 conectada al bus de memoria donde se encuentra un DIN transferencia de todo el bloque?  A. Ninguna de las otras respuestas  B. 32  C. 16  D. 64	MM DDR3. El tamaño de bloque de la DDR es de 256 bytes. ¿Cuántos ciclos de bus duraría la
Preguntas 10 de 10	-0.33/1.0 Puntos. Puntos descontados por fallo: 0.33
El tiempo de acierto en una cache es de 1ns. Sea un programa compuesto por 200 millones de número de instrucciones de acceso a memoria es de 600.000, de las cuales un tercio encuentriciclos del procesador. Obtener el tiempo medio de acceso de este programa. Elegir la respuest  A. 100 ns  B. 80 ns  C. Ninguna de las otras respuestas  D. 51 ns	a el dato solicitado en la cache, y el resto acceden a memoria principal con un tiempo de 100

## PoliformaT UPV

- Powered by Sakai
   Copyright 2003-2019 The Sakai Foundation. All rights reserved. Portions of Sakai are copyrighted by other parties as described in the Acknowledgments screen.
- ► Información de SW:► Hora del servidor: