

INF1600 Architecture des micro-ordinateurs

TP4

Groupe 02 (B2)

Soumis par :

Charles de Lafontaine - 2076524 Geneviève Pelletier-Mc Duff - 2088742

Barème de correction

TP 4		/4,00
Q1	/0,50	
Q2	/0,25	
Q3	/0,25	
Q4	/0,25	
Q5	/0,25	
Q6	/0,25	
Q7	/0,25	
Q8	/0,25	
Q9	/0,25	
Q10	/1,50	

Réponses aux questions

Q1 : <u>Le processeur qui vous est fourni suit-il une architecture de von Neumann ou de</u> Harvard ? Justifiez votre réponse.

Harvard, puisque notre processeur est connecté à deux bus de mémoire. Le premier étant responsable de stocker les instructions dans le registre *inst_memory*, alors que le second est responsable des données du programme dans le registre *data_memory*. Nous ne sommes donc pas dans une architecture de von Neumann, où une seule mémoire se charge de stocker à la fois les instructions du programme et les données.

Q2 : Assurez-vous que le banc d'essai (simple risc tb) exécute le programme program θ puis inspecter les signaux de la simulation. Selon vos observations, quel est le CPI d'une instruction op alu?

L'instruction *op_alu* s'effectue en trois cycles d'horloges en regardant les lignes *clk* et *state*. Le *CPI* d'une instruction de type *op_alu* est donc 3 (*fetch*, *decode*, *op_alu*; **Figure 1** ci-bas).

	000000000000	000000000000000000000000000000000000000		
	0040200			
fetch	decode	op alu		

Figure 1. Simulation de l'exécution en trois cycles d'horloge de l'instruction *op_alu* avec *GTKWave*.

Q3: <u>Donnez le RTN concret d'une instruction d'addition de deux registres, incluant la recherche d'instruction.</u> Notez *Mi* la mémoire d'instructions.

Nous avons un processeur avec l'architecture *RISC*. Ainsi, le compteur de programme doit être incrémenté de 1 et non de 4 d'une instruction à l'autre. Par ailleurs, trois cycles d'horloge sont nécessaires pour exécuter l'instruction d'addition, passant par un *fetch*, un *decode* et un *op_alu*. Veuillez noter que nous avons seulement deux étapes dans notre *RTN* concret, puisque l'étape *decode* correspond à un processus interne au processeur qui n'est pas représenté dans le *RTN* concret.

RTN abstrait:

$$R[rdst] \leftarrow R[rsrc1] + R[rsrc2];$$

RTN concret:

$$PC \leftarrow PC + 1 : IR \leftarrow Mi [PC];$$

 $R [rdst] \leftarrow R [rsrc1] + R [rsrc2];$ si $wreg = 1$, $rdst \equiv IR < 20..16 >$, $rsrc1 \equiv IR < 12..8 > et $rsrc2 \equiv IR < 4..0 >$.$

Q4: <u>Assurez-vous que le banc d'essai (simple risc_tb)</u> exécute le programme <u>program 0</u> puis inspecte les signaux de la simulation. Selon vos observations, quel est le <u>CPI</u> d'une instruction <u>ldi</u>?

Le *CPI* d'une instruction *ldi* est 3 (*fetch*, *decode*, *ldi*) puisqu'il faut trois cycles d'horloge pour l'effectuer (voir **Figure 2**).




Figure 2. Simulation de l'exécution en trois cycles d'horloge de l'instruction *ldi* avec *GTKWave*.

Q5 : <u>Donnez le *RTN* concret de l'instruction ldi, incluant la recherche d'instruction. Notez</u> *Mi* la mémoire d'instructions.

Veuillez noter que nous avons seulement deux étapes dans notre *RTN* concret, alors que le *CPI* est de trois puisque l'étape de *decode* prend un cycle d'horloge, mais est un processus interne au processeur qui n'est pas représenté dans le *RTN* concret.

RTN abstrait:

R [
$$rdst$$
] \leftarrow IR $<$ 15..0 $>$;

RTN concret:

$$PC \leftarrow PC + 1 : IR \leftarrow Mi [PC];$$

 $R [rdst] \leftarrow R [imm];$ si $wreg = 1$ et $imm \equiv IR < 15..0 >$.

Q6: <u>Assurez-vous que le banc d'essai (simple risc tb)</u> exécute le programme program <u>0</u> puis inspecte les signaux de la simulation. Selon vos observations, quel est le *CPI* d'une instruction read mem?

Le *CPI* d'une instruction *read_mem* est 3 (*fetch*, *decode*, *read_mem*) puisqu'il faut trois cycles d'horloge pour l'effectuer (voir **Figure 3**).




Figure 3. Simulation de l'exécution en trois cycles d'horloge de l'instruction *read_mem* avec *GTKWave*.

Q7: <u>Donnez le RTN</u> concret de l'instruction <u>read mem</u>, incluant la recherche d'instruction. Notez *Mi* la mémoire d'instructions.

Comme il a été mentionné précédemment, l'étape de *decode* prend un cycle d'horloge de plus, mais n'est pas représentée dans le *RTN* concret ci-bas.

RTN abstrait:

$$R[rdst] \leftarrow Md[R[rsrc1]];$$

RTN concret:

$$PC \leftarrow PC + 1 : IR \leftarrow Mi [PC];$$

 $R [rdst] \leftarrow Md [R [rsrc1]];$ si $wreg = 1$, $rdst \equiv IR < 20..16 > e$
 $rsrc1 \equiv IR < 12..8 > .$

Q8: <u>Assurez-vous que le banc d'essai (simple risc tb)</u> exécute le programme program <u>0</u> puis inspecte les signaux de la simulation. Selon vos observations, quel est le *CPI* d'une instruction write mem?

Le *CPI* d'une instruction *write_mem* est 3 (*fetch*, *decode*, *write_mem*) puisqu'il faut trois cycles d'horloge pour l'effectuer (voir **Figure 4**).




Figure 4. Simulation de l'exécution en trois cycles d'horloge de l'instruction *write_mem* avec *GTKWave*.

Q9: <u>Donnez le RTN</u> concret de l'instruction <u>write mem</u>, incluant la recherche d'instruction. Notez *Mi* la mémoire d'instructions.

Malgré le *RTN* concret de deux lignes, notre *CPI* est bel et bien de 3 puisque le *decode* est une étape interne au processeur non représentée demandant un cycle d'horloge.

```
RTN abstrait :  Md [R [rsrc1]] \leftarrow R [rsrc2]; 
RTN concret:  PC \leftarrow PC + 1 : IR \leftarrow Mi [PC]; 
 Md [R [rsrc1]] \leftarrow R [rsrc2]; 
 si  wmem = 1,  rsrc1 \equiv IR < 12..8 >  et 
 rsrc2 \equiv IR < 4..0 > .
```

Q10: Modifiez le contenu de program 1 dans simple risc programs.vhd afin d'implémenter un programme qui calcule les six (6) premiers termes d'une suite numérique S(n), soit S(0) à S(5), et les stocke séquentiellement en mémoire.

Tout d'abord, nous avons utilisé le jeu d'instructions du processeur donné dans ce laboratoire, soit le RISC simple, afin d'écrire le $program_1$ permettant de calculer les 6 termes de la suite suivante : S(n+2) = 1 + S(n+1) + S(n) où S(0) = 1 et S(1) = 2 (voir **Figure 5**). Veuillez noter que nous avons écrit notre programme en utilisant une boucle afin qu'il puisse calculer les n termes de la suite. Nous n'avons qu'à modifier la ligne 27 (contenu du registre 1) pour indiquer le nombre de termes voulu (nombre d'itérations = nombre de termes (n) - 2). De plus, nous avons annoté chacune des lignes afin d'expliquer le fonctionnement plus en détail du programme.

Il est possible de voir le résultat de la simulation de notre programme $program_1$ sur GTKWave à la **Figure 6**. Nous pouvons constater que les 6 premiers termes de la suite S(n+2) = 1 + S(n+1) + S(n) où S(0) = 1 et S(1) = 2 sont exacts et stockés séquentiellement en mémoire de données à leurs indices respectifs. Ainsi, notre programme est valide.

Figure 5. Capture d'écran présentant le programme $program_1$ permettant de calculer les 6 premiers termes de la suite suivante : S(n+2) = 1 + S(n+1) + S(n) où S(0) = 1 et S(1) = 2.




Figure 6. Résultat de l'affichage de la simulation du *program_1* sur *GTKWave*. Veuillez noter que les 6 premiers termes de la suite se retrouvent bel et bien dans la mémoire des données à leurs indices respectifs.