



POLYTECHNIQUE  
MONTREAL

# INF1600

## Architecture des micro-ordinateurs

TP4

Groupe 02 (B2)

Soumis par :  
Charles de Lafontaine - **2076524**  
Geneviève Pelletier-Mc Duff - **2088742**

Le 7 avril 2021

## Barème de correction

TP 4		/4,00
Q1	/0,50	
Q2	/0,25	
Q3	/0,25	
Q4	/0,25	
Q5	/0,25	
Q6	/0,25	
Q7	/0,25	
Q8	/0,25	
Q9	/0,25	
Q10	/1,50	


## Réponses aux questions

**Q1 : Le processeur qui vous est fourni suit-il une architecture de von Neumann ou de Harvard ? Justifiez votre réponse.**

Harvard, puisque notre processeur est connecté à deux bus de mémoire. Le premier étant responsable de stocker les instructions dans le registre *inst\_memory*, alors que le second est responsable des données du programme dans le registre *data\_memory*. Nous ne sommes donc pas dans une architecture de von Neumann, où une seule mémoire se charge de stocker à la fois les instructions du programme et les données.

**Q2 : Assurez-vous que le banc d'essai (*simple risc tb*) exécute le programme *program 0* puis inspecter les signaux de la simulation. Selon vos observations, quel est le *CPI* d'une instruction *op\_alu* ?**

L'instruction *op\_alu* s'effectue en trois cycles d'horloges en regardant les lignes *clk* et *state*. Le *CPI* d'une instruction de type *op\_alu* est donc 3 (*fetch*, *decode*, *op\_alu* ; **Figure 1** ci-bas).



**Figure 1.** Simulation de l'exécution en trois cycles d'horloge de l'instruction *op\_alu* avec *GTKWave*.

**Q3 : Donnez le *RTN* concret d'une instruction d'addition de deux registres, incluant la recherche d'instruction. Notez *Mi* la mémoire d'instructions.**

Nous avons un processeur avec l'architecture *RISC*. Ainsi, le compteur de programme doit être incrémenté de 1 et non de 4 d'une instruction à l'autre. Par ailleurs, trois cycles d'horloge sont nécessaires pour exécuter l'instruction d'addition, passant par un *fetch*, un *decode* et un *op\_alu*. Veuillez noter que nous avons seulement deux étapes dans notre *RTN* concret, puisque l'étape *decode* correspond à un processus interne au processeur qui n'est pas représenté dans le *RTN* concret.

***RTN* abstrait :**

$R[rdst] \leftarrow R[rsrc1] + R[rsrc2];$

***RTN* concret:**

$PC \leftarrow PC + 1 : IR \leftarrow Mi[PC];$

$R[rdst] \leftarrow R[rsrc1] + R[rsrc2];$  si  $wreg = 1$ ,  $rdst \equiv IR\langle 20..16 \rangle$ ,  $rsrc1 \equiv IR\langle 12..8 \rangle$  et  $rsrc2 \equiv IR\langle 4..0 \rangle$ .





**Q9 : Donnez le RTN concret de l'instruction *write mem*, incluant la recherche d'instruction. Notez *Mi* la mémoire d'instructions.**

Malgré le RTN concret de deux lignes, notre CPI est bel et bien de 3 puisque le *decode* est une étape interne au processeur non représentée demandant un cycle d'horloge.

RTN abstrait :

$Md[R[rsrc1]] \leftarrow R[rsrc2];$

RTN concret:

$PC \leftarrow PC + 1 : IR \leftarrow Mi[PC];$

$Md[R[rsrc1]] \leftarrow R[rsrc2];$  si  $wmem = 1$ ,  $rsrc1 \equiv IR<12..8>$  et  $rsrc2 \equiv IR<4..0>$ .

**Q10 : Modifiez le contenu de *program 1* dans *simple risc programs.vhd* afin d'implémenter un programme qui calcule les six (6) premiers termes d'une suite numérique  $S(n)$ , soit  $S(0)$  à  $S(5)$ , et les stocke séquentiellement en mémoire.**

Tout d'abord, nous avons utilisé le jeu d'instructions du processeur donné dans ce laboratoire, soit le RISC simple, afin d'écrire le *program\_1* permettant de calculer les 6 termes de la suite suivante :  $S(n+2) = 1 + S(n+1) + S(n)$  où  $S(0) = 1$  et  $S(1) = 2$  (voir **Figure 5**). Veuillez noter que nous avons écrit notre programme en utilisant une boucle afin qu'il puisse calculer les  $n$  termes de la suite. Nous n'avons qu'à modifier la ligne 27 (contenu du registre 1) pour indiquer le nombre de termes voulu (nombre d'itérations = nombre de termes ( $n$ ) - 2). De plus, nous avons annoté chacune des lignes afin d'expliquer le fonctionnement plus en détail du programme.

Il est possible de voir le résultat de la simulation de notre programme *program\_1* sur *GTKWave* à la **Figure 6**. Nous pouvons constater que les 6 premiers termes de la suite  $S(n+2) = 1 + S(n+1) + S(n)$  où  $S(0) = 1$  et  $S(1) = 2$  sont exacts et stockés séquentiellement en mémoire de données à leurs indices respectifs. Ainsi, notre programme est valide.

```

26 constant program_1 : inst_mem_type := (
27   x"A010004", -- r1 <- +4          - addr x00 - À changer pour le nombre d'itérations voulues suite pour compléter la suite de { 1, 2, ... }
28   x"A020001", -- r2 <- +1          - addr x01 - Constante à 1
29   x"A030001", -- r3 <- +1          - addr x02 - Correspond à notre variable temporaire 1 pour les calculs qui suivent
30   x"A040002", -- r4 <- +2          - addr x03 - Correspond à notre variable temporaire 2 pour les calculs qui suivent
31   x"9000003", -- M[r0] <- r3       - addr x04 - Stocker dans la mémoire le premier résultat de la suite, soit S0 (1)
32   x"9000204", -- M[r2] <- r4       - addr x05 - Stocker dans la mémoire le second résultat de la suite, soit S1 (2)
33   x"A050001", -- r5 <- +1          - addr x06 - Mettre à 1 le registre correspondant à l'index de la mémoire pour laquelle nous voulons insérer les résultats de la suite
34   x"0030203", -- r3 <- r3 + r2     - addr x07 - Nous additionnons la constante (1) à la variable temporaire 1; la réponse est stockée dans la variable temporaire 1
35   x"0030403", -- r3 <- r4 + r3     - addr x08 - Nous additionnons les deux variables temporaires ensemble; la réponse est stockée dans la variable temporaire 1
36   x"0050502", -- r5 <- r5 + r2     - addr x09 - Nous incrémentons de 1 le registre correspondant à l'index de la mémoire
37   x"9000503", -- M[r5] <- r3       - addr x0A - Stocker dans la mémoire les résultats de la suite où le nombre d'itérations est impair
38   x"1010102", -- r1 <- r1 - r2     - addr x0B - Nous décrémentons le nombre d'itérations de 1
39   x"C010013", -- jz 0x13          - addr x0C - Le programme se termine si le nombre d'itérations est nul
40   x"0040403", -- r4 <- r4 + r3     - addr x0D - Nous additionnons les deux variables temporaires ensemble; la réponse est stockée dans la variable temporaire 2
41   x"0040402", -- r4 <- r4 + r2     - addr x0E - Nous additionnons la constante (1) à la variable temporaire 2; la réponse est stockée dans la variable temporaire 2
42   x"0050502", -- r5 <- r5 + r2     - addr x0F - Nous incrémentons de 1 le registre correspondant à l'index de la mémoire
43   x"9000504", -- M[r5] <- r4       - addr x10 - Stocker dans la mémoire les résultats de la suite où le nombre d'itérations est pair
44   x"1010102", -- r1 <- r1 - r2     - addr x11 - Nous décrémentons le nombre d'itérations de 1
45   x"C020007", -- jnz 0x07         - addr x12 - Nous bouclons si le nombre d'itérations n'est pas nul pour compléter la suite
46   others => (others => '1')
47 );

```

**Figure 5.** Capture d'écran présentant le programme *program\_1* permettant de calculer les 6 premiers termes de la suite suivante :  $S(n+2) = 1 + S(n+1) + S(n)$  où  $S(0) = 1$  et  $S(1) = 2$ .

