논리회로 실습10

Latch 와 Flip- Flop


가톨릭 대학교 컴퓨터 정보 공학부 Embedded System & Computer Architecture lab

소개


- Flip- Flop?
 - □ 순차회로의 저장장치
 - □ 새로운 조건이 주어지기 전까지 현재 상태(0 또는 1)를 유지하는 회로
 - □ 현 상태를 계속 유지하므로 한 비트의 정보를 저장 할 수 있는 특성이 있음
 - □ SRAM 또는 하드웨어 레지스터 등을 구성하는데 사용
 - □ 클럭 사용의 유무에 따라(동기/비동기) 래치 또는 플립플롭으로 구분

Latch & Flip- Flop


- 비동기형 래치
 - □ 클럭 신호와 동기화 되지 않는 래치
 - □ 래치(latch)
 - set, reset 입력에 의해 출력이 바로 결정되며 상반된 두 가지 출력을 갖음
 - □ gated 래치
 - 래치에 enable신호를 부가하여 신호가 1일 경우에만 동작
- 클럭 동기형 플립플롭
 - □ 클럭 신호와 동기화 되어 동작하는 플립플롭
 - □ 상승 에지 트리거형(positive edge triggered type)
 - 클럭 신호가 0에서 1로 상승하는 시점에서 래치가 동작하는 회로
 - □ 하강 에지 트리거형(negative edge triggered type)
 - 클럭 신호라 1에서 0으로 하강하는 시점에서 래치가 동작하는 회로



Gated S- R Latch • 허가 입력 핀(EN)을 가지고 있는 래치 형태로 S-R 입력은 EN이 High일 때만 래치의 상태가 제어되며 Low일 경우 변화되지 않는 구조를 가짐 EN이 1일 때 S,R에 따라 Q,Q가 변화하나 EN이 0일 때는 변화하지 않음



D- FlipFlop



*RS 래치의 S와 R이 모두 1이 될 수 있는 문제점을 보완하기 위해 입력값을 **0**과 **1**로 압축하 여 경쟁상태(race state)를 없앤 구조

*한 *cycle*을 지연시키는 특성 이 있음*(Delay FlipFlop)*

5II		
Clk	D	Q(n
UP	0	0
UP	1	1

출력 상태 +1) Q(n+1)` Reset Set

JK- FlipFlop



입력			출력		A L C II
Clk	J	K	Q(n+1)	Q(n+1)`	상태
UP	0	0	Q(n)	Q(n)`	불변
UP	0	1	0	1	Reset
UP	1	0	1	0	Set
UP	1	1	Q(n)`	Q(n)	반전

