lab_MS_SV2

для самостоятельного выполнения

Платы для аппаратной отладки проекта

- Cyclone IV E
 - о EP4CE6E22C8 для платы MiniDilab-CIV
- MAX10
 - **10M50DAF484C6GES** для платы **MAX10 NEEK**

Имя проекта, папки и файлы

Рабочая папка C:\Intel_trn\Q_MS_SV\lab_MS_SV2.

Имя проекта $- lab_MS_SV2$.

Имя модуля верхнего уровня – lab_MS_SV2.

Файл с описанием – lab_MS_SV2.sv.


Файл теста – tb_ lab_MS_SV2.sv.

Файл с описанием для отладки – db_lab_MS_SV2.sv.

Файл для реализации – impl_lab_MS_SV2.sv.

Описание проекта

Алгоритм работы:



Входы

- CLK вход тактового сигнал
- reset вход синхронного сброса (активный уровень 1)
- keypad[3:0] код 4-бита: включение системы код 0011; выключение системы код 1100.
- sensors[2:0] вход сенсоров (3-бита):
 - front_door входная дверь,
 - rear_door задняя дверь,
 - window окно.

Если любой из трех входов становится равен 1 (т.е. «открыт»), то сигнализация должна сработать через время, задаваемое задержкой в 100 тактов сигнала CLK

Выходы:

- alarm_siren единица на выходе означает срабатывание сигнализации.
- is_armed единица на выходе означает, что система находится во включенном состоянии.
- is_wait_delay единица на выходе означает, что система находится в режиме ожидания. (ожидание 100 тактов сигнала CLK от момента срабатывания сенсоров.)
 - count_done внутренний сигнал окончания задержки в 100 тактов сигнала CLK (= 1 прошло 100 тактов).

Пример кода

Ниже приведен пример кода для описания конечного автомата, созданный с использованием подмножеств Verilog 2001.

Пример приведен для упрощения разработки описания конечного автомата с использованием расширений SystemVerilog

```
`timescale 1ns / 1ps
 1
     module security_verilog(
 2
 3
          input front_door,
         input rear door,
 4
 5
         input window,
 6
          input clk,
 7
         input reset,
          input [3:0] keypad,
8
9
         output reg alarm_siren,
         output reg is armed,
10
11
          output reg is wait delay
12
          );
      // set the delay value (the number of clocks between a faulted zone and the
13
      // alarm going off)
14
15
                        delay val
      parameter
                                    = 100;
      // Variables used for counting 100 (delay val) clock cycles
16
17
      wire start count;
18
      wire count done;
19
      reg [6:0] delay_cntr = 0;
20
      // Max value of delay_cntr is delay_val (i.e., d'100 or b'1100100)
21
                        disarmed = 2'd0,
      localparam
22
                               = 2'd1,
                        armed
23
                        wait_delay = 2'd2,
24
                        alarm
                                  = 2'd3;
25
      reg [1:0] curr_state, next_state;
      wire [2:0] sensors; // used to combine inputs
26
      assign sensors = { front_door, rear_door, window };
27
      // procedural block for incrementing the state machine
28
29
      always @ ( posedge clk )
30
        if (reset)
31
          curr_state <= disarmed;</pre>
32
        else
33
          curr_state <= next_state ;</pre>
34
      // procedural block to determine the next state
      always @ ( curr_state, sensors, keypad, count_done ) begin
35
         case ( curr state )
36
37
          disarmed: begin
             if ( keypad == 4'b0011 )
38
39
               next_state <= armed;</pre>
40
             else
41
               next state <= curr state ;</pre>
42
          end
43
44
          armed: begin
            if ( sensors != 3'b000 )
45
              next state <= wait delay;</pre>
46
47
             else if ( keypad == 4'b1100)
48
               next_state <= disarmed;</pre>
49
             else
50
              next_state <= curr_state ;</pre>
51
          end
```

```
52
 53
            wait delay: begin
 54
              if (count_done == 1'b1)
 55
               next_state <= alarm;</pre>
              else if ( keypad == 4'b1100 )
 56
 57
                next state <= disarmed ;</pre>
 58
              else
 59
                next_state <= curr_state ;</pre>
 60
            end
 61
 62
            alarm: begin
 63
              if ( keypad == 4'b1100 )
 64
               next_state <= disarmed;</pre>
 65
              else
 66
               next_state <= curr_state ;</pre>
 67
            end
 68
          endcase
 69
       end
 70
       // procedural block to generate the state machine output values
 71
         always @ ( posedge clk ) begin
 72
           if (reset) begin
 73
             is armed
                         <= 1'b0 ;
 74
             is wait delay <= 1'b0;
 75
             alarm siren <= 1'b0;
 76
           end
 77
          else
 78
          begin
 79
             is armed
                            <= ( next state == armed );</pre>
 80
             is_wait_delay <= ( next_state == wait_delay );</pre>
 81
             alarm_siren <= ( next_state == alarm );</pre>
 82
 83
         end
         assign start_count = (( curr_state == armed) && (sensors != 3'b000));
 84
 85
       // Implement the delay counter.
       // Loads delay_cntr with delay_val-1 when start_count is high, then counts
 86
 87
       // down to 0 and stops.
       // The condition delay cntr = 0 triggers the next state transition in the
 88
       // main state machine
 89
 90
        always @ ( posedge clk) begin
 91
        if (reset)
 92
          delay_cntr <= 0;</pre>
 93
         else if (start count)
           delay_cntr <= delay_val - 1'b1;</pre>
 94
 95
         else if (curr_state != wait_delay)
 96
         delay_cntr <= 0;</pre>
 97
         else if (delay_cntr != 0)
 98
         delay cntr <= delay cntr - 1'b1;</pre>
 99
         end
100
         assign count done = (delay cntr == ∅);
101
102
      endmodule
```

Программа работы

- Разработать (с использованием расширений SystemVerilog) описание конечного автомата модуль lab_MS_SV2
 - о *К описанию конечного автомата, приведенному в примере, надо добавить* вход ENA, разрешающий (=1)/запрещающий (=0) работу автомата и формирователя задержки в 100 тактовых сигналов.
- Разработать (с использованием расширений SystemVerilog) тест **tb_lab_MS_SV2** для проверки конечного автомата **lab MS SV2** (тест первого класса без автоматической проверки).
 - о По результатам моделирования в ModelSim необходимо доказать работоспособность конечного автомата (продемонстрировать переход в каждое состояние, использование всех ребер, формирование задержки в 100 тактов).
- В пакете Quartus на базе IP модуля In-System Source and Probe создать модуль SP_unit, обеспечивающий:
 - о возможность задания входных управляющих сигналов для модуля **lab_MS_SV2** без использования кнопок на плате.
 - формируемые управляющие сигналы, должны быть привязаны к тактовому сигналу CLK.
- Разработать (с использованием расширений SystemVerilog) модуль верхнего уровня для отладки **db_lab_MS_SV2**, содержащий:
 - о модуль lab MS SV2;
 - о модуль **SP_unit**.
 - о Вход CLK, подключенный к тактовому сигналу на плате

```
(* altera_attribute = "-name IO_STANDARD \"3.3-V LVCMOS\"", chip_pin = "R8" *)
//"23" for miniDilab-CIV
//"R8" for DE0_nano
//"N5" for MAX10 NEEK
input CLK
```

- Настроить логический анализатор для проведения исследования и отладки на плате модуля **db_lab_MS_SV2**.
 - о 1 сегмент, 128 отсчетов, pre-trigger position
 - o Trigger Conditions 1
 - Условие (Trigger Condition 1): keypad[3:0] =1100 и любой (или несколько) из сенсоров =1
- Провести проверку работы модуля **db_lab_MS_SV2** на плате.
- Разработать модуль для реализации **impl_lab_MS_SV2**:
 - о Модуль должен содержать lab_MS_SV2
 - о К описанию модуля надо добавить
 - счетчик делитель, обеспечивающий: деление входного тактового сигнала СLК так, чтобы сигнал переноса, поступающий с выхода счетчика-делителя на вход ENA конечного автомата, имел частоту 10Гц (за одну секунду 10 импульсов), т.е. частоту 25МГц надо поделить на 2 500 000 (плата miniDiLaB-IV), частоту 50МГц надо поделить на 5 000 000 (плата MAX10 NEEK).
 - о Все входы, включая вход **reset**, надо подключить к **переключателям** платы.
 - На всех входах должно быть по 2 последовательных регистра, синхронизируемых сигналом CLK.
 - о Все выходы (alarm_siren, is_armed, is_wait_delay) надо подключить к светодиодам.
- Реализовать модуль **impl_lab_MS_SV2** на плате, проверить его работу на соответствие алгоритму и показать преподавателю.

Содержание отчета

• Отчет должен содержать все этапы работы, все созданные исходные коды, необходимые снимки экрана. Все рисунки и полученные на них результаты должны быть прокомментированы.