Приложение Platform Designer

Приложение Platform Designer


Создание и интеграция в PD пользовательских компонентов



Лабораторная 4


Структура проекта





Mодуль my_master (1)





- Осуществляет обращение (запись) по адресам от 0 до 255.
- Записываемые данные: текущий адрес + данные со входа сое_c0_DA.
- По сигналу rsi_reset:
 - сброс автомата в исходное состояние.
 - сброс счетчика адреса.

```
`timescale 1 ns / 1 ns
     module my master (
     //clock and reset
         input bit
                             csi clk,
                                                // clock clk
         input bit
                             rsi reset,
                                                 // reset reset
      //Avalon MM master
         output bit [7:0]
                             avm m0 address,
                                                     MM master address
         output bit
                             avm m0 write.
                                                     MM master write
         output bit [7:0]
                             avm m0 writedata, //
                                                     MM master writedata
10
         input bit
                             avm m0 waitrequest, // MM master waitrequest
11
     //conduit
         input bit [7:0]
12
                             coe c0 DA
13
14
         typedef enum bit[1:0] {initSM, del1, wr1D, del2 } fsm type;
15
         fsm type fsm MM;
16
         bit [7:0] cnt intA;
17
     always ff @ (posedge csi clk)
     if (rsi reset)
18
19
     begin
20
         fsm MM
                     <= initSM;
         cnt intA
                     <= 8'd0;
22
     end
23
     else
24
         case (fsm MM)
25
             initSM :
                                                 fsm MM <= del1:
26
             del1
                                                 fsm MM <= wr1D;
             wr1D
                         if (avm m0 waitrequest) fsm MM <= wr1D;
28
                         else
                                                 fsm MM <= del2;
29
             del2
                         begin
                                                 fsm MM <= initSM;
30
                             cnt intA <= cnt intA + 8'd1; end</pre>
31
         endcase
```


Модуль my_master()



```
32
     always_comb
33
     begin
34
         case (fsm_MM)
35
             wr1D:
36
                 begin
37
                     avm m0 address
                                        = cnt_intA;
38
                     avm_m0_write = 1'd1;
                     avm_m0_writedata
39
                                      = cnt_intA+coe_c0_DA;
40
                 end
41
             default
42
                 begin
43
                     avm_m0_address = 8'd255;
44
                     avm_m0_write
                                        = 1'd0;
45
                     avm_m0_writedata
                                        = 8'd255;
46
                 end
47
         endcase
48
     end
     endmodule
49
```

Модуль my_slave






- Поддерживает обращения «запись»:
 - По сигналу avs_s0_write
 записывает данные со входа
 avs_s0_writedata во
 внутренний регистр rg_DATA
- Значение регистра rg_DATA передается на выход coe_s0_Dout.
- По сигналу rsi_reset:
 - Обнуляется внутренний регистр rg_DATA

```
`timescale 1 ns / 1 ns
    module my slave (
    //clock and reset
    input bit
                        csi clk,
                                           // clock clk
    input bit
                        rsi reset,
                                           // reset reset
    //MM Slave
    input bit [7:0]
                        avs s0 writedata, //MM Slave writedata
    input bit
                        avs s0 write, //MM Slave write
    output bit
                        avs s0 waitrequest, //MM Slave waitrequest
10
    //Conduit
    output bit [7:0]
                        coe s0 Dout
11
12
13
    bit [7:0] rg DATA;
     assign avs s0 waitrequest = 1'b0;
14
    always ff @(posedge csi clk)
15
16
        if (rsi reset) rg DATA <= 8'd0;
        else if (avs s0 write) rg DATA <= avs s0 writedata;
17
18
    assign coe s0 Dout = rg DATA;
    endmodule
19
```

Модуль my_Dslave





- Поддерживает обращения «запись»:
 - По сигналу avs_s0_write значение счетчика числа обращений cnt_ увеличивается на 1.
- Значение счетчика cnt_ передается на выход. coe_s0_Dout.
- По сигналу rsi_reset:
 - Счетчик cnt_ обнуляется.

```
`timescale 1 ns / 1 ns
    module my Dslave (
    //clock and reset
    input bit
                       csi clk,
                                           // clock clk
    input bit
                       rsi reset,
                                           // reset reset
    //MM Slave
    input bit [7:0]
                        avs s0 writedata,
                                          //MM Slave writedata
    input bit
                        avs s0 write,
                                          //MM Slave write
    output bit
                        avs s0 waitrequest, //MM Slave waitrequest
10
    //Conduit
11
    output bit [7:0]
                       coe s0 Dout
        bit [7:0] cnt;
13
    assign avs s0 waitrequest = 1'b0;
14
15
    always ff @(posedge csi clk)
16
        if (rsi reset) cnt <= 8'd0;
        else if (avs s0 write) cnt <= cnt + 8'd1;
17
18
    assign coe s0 Dout = cnt;
19
    endmodule.
```

Порядок работы (1)

В QР создайте проект

Имя проекта: lab_PD4Модуль верхнего уровня: lab_PD4

■ Тип проекта: Empty Project

Файлы не добавляются

Микросхема: может быть любой

Плата DE1-SOC - 5CSEMA5F31C6N
 Плата SoC Kit - 5CSXFC6D6F31
 Плата MAX10 NEEK - 10M50DAF484C6G

- Плата miniDilabCIV (выбирается по умолчанию) EP4CE6E22C8
- Плата DE0-nano EP4CE22F17C6
- EDA Tool Settings: Simulation => ModelSim Altera Starter Edition=> SystemVerilog

Порядок работы (2)


- По представленным ранее образцам создайте описания модулей
 - my_slave.
 - my_Dslave.
 - my_master.
- Осуществите их компиляцию в режиме Анализ и Синтез убедитесь в том, что в модулях нет синтаксических ошибок.
- Для каждого модуля:
 - Приведите снимки экрана из RTL Viewer.
 - Проверьте их и поясните логику работы модуля.

Порядок работы (3)

В QP запустите приложение PD



- **Команда:** Tools => Platform Designer или иконка
- **B PD**: сохраните систему под именем **lab_DP4.qsys** в рабочей папке проекта
- Убедитесь, что Ваша система выглядит так же, как показано на рисунке






Порядок работы (4) *интеграция ту_master в PD*



- В окне закладки IP Catalog дважды щелкните строчку New Component...
- В появившемся окне, на закладке Component Type введите данные о компоненте так, как показано на рисунке.
- Перейдите на закладку Files




Порядок работы (5) интеграция ту_master в PD




- На закладке Files, в разделе Synthesis Files, щелкните Add File...
- В появившемся окне выберите файл my_master.sv и нажмите Open
- В разделе Synthesis Files, щелкните Analyze Synthesis Files
- При успешном окончании процедуры появится сообщение

 © Analyzing Synthesis Files: completed successfully.
 - при появлении ошибок исправьте их в исходном файле
 - указанное ниже сообщение об ошибке, появившееся в окне Меssage, пока можно проигнорировать




 Убедитесь в том, что в поле Top-Level Module указан модуль my_master



Порядок работы (6) *интеграция ту_master в PD*

- На закладке Files, в разделе Verilog Simulation Files, щелкните Copy from Synthesis Files...
- Убедитесь в том, что закладка Files
 выглядит так же, как показано на рисунке
- Перейдите на закладку Signal & Interfaces



Порядок работы (7) интеграция ту_master в PD




- Ha закладке Signal & Interfaces
 - Для интерфейса **Conduit_end_0** в поле Associated Reset выберите **reset**

– Для интерфейса **m0** в поле Associated Reset выберите **reset**


После этого сообщение об ошибке, в окне Message должно исчезнуть.





Порядок работы (8) *интеграция ту_master в PD*


- Убедитесь в том, что закладка Signal & Interfaces выглядит так же, как показано на рисунке
- Нажмите кнопку Finish,
 - затем кнопку Yes, Save



Порядок работы (9) *интеграция ту_master в PD*



- Убедитесь в том, что
 - в рабочей папке проекта появился файл my_master_hw.tcl
 - Ваша система выглядит так же, как представленная на рисунке.




Порядок работы (10) *интеграция ту_slave в PD*



- В окне закладки IP Catalog дважды щелкните строчку
 New Component...
- В появившемся окне, на закладке Component Type введите данные о компоненте так, как показано на рисунке.
- Перейдите на закладку Files

Component Editor - my_slave_hw.tcl*

File Templates Beta View




Порядок работы (11) *интеграция ту_slave в PD*


00

- На закладке Files, в разделе Synthesis Files, щелкните Add File..
- В появившемся окне выберите файл my_slave.sv и нажмите Open
- В разделе Synthesis Files, щелкните Analyze Synthesis Files
- При успешном окончании процедуры появится сообщение

 © Analyzing Synthesis Files: completed successfully.
 - при появлении ошибок исправьте их в исходном файле
 - указанное ниже сообщение об ошибке, появившееся в окне Меssage пока можно проигнорировать



■ Убедитесь, что в поле Top-Level Module указан модуль my_slave



Порядок работы (12) *интеграция ту_slave в PD*

00

- На закладке Files, в разделе Verilog Simulation Files, щелкните Copy from Synthesis Files...
- Убедитесь в том, что закладка Files
 выглядит так же, как показано на рисунке
- Перейдите на закладку Signal & Interfaces

Component Editor - my_slave_hw.tcl*

File Templates Beta View Block Symbol [≅] Files ≅ Parameters 8 Signals & Interfaces 🛛 About Files Synthesis Files These files describe this component's implementation, and will be created when a Quartus synthesis mo generated. The parameters and signals found in the top-level module will be used for this component's parameters signals. Output Path Type Attributes Source File System Verilog HDL Top-level File mv slave.sv my slave.sv Add File... Remove File Analyze Synthesis Files Create Synthesis File from Signals Top-level Module: my_slave ~ **Verilog Simulation Files** These files will be produced when a Verilog simulation model is generated. Output Path Source File Type Attributes my_slave.sv System Verilog HDL no attributes my_slave.sv Remove File Copy from Synthesis Files Add File... Messages & Error: s0: Interface must have an associated reset

Порядок работы (13) *интеграция ту_slave в PD*

Name




- На закладке Signal & Interfaces
 - Для интерфейса Conduit end 0 в поле Associated Reset выберите reset

conduit end 0 Name: ► clock Clock Input Conduit Type: □ csi clk [1] c/k conduit end 0 Associated Clock: clock -□ coe s0 Dout [8] export Associated Reset: reset <<add signal>> ► reset Reset Input Edit... Assignments: → rsi reset [1] reset


 Для интерфейса s0 в поле Associated Reset выберите reset

После этого сообщение об ошибке, в окне Message должно исчезнуть.



Порядок работы (14) *интеграция ту_slave в PD*


- Убедитесь в том, что закладка Signal & Interfaces выглядит так же, как показано на рисунке
- Нажмите кнопку Finish,
 - затем кнопку Yes, Save








- Убедитесь в том, что
 - в рабочей папке проекта появился файл my_slave_hw.tcl
 - Ваша система выглядит так же, как представленная на рисунке.







- В соответствии с рассмотренной выше процедурой интегрируйте в PD компонент ту_Dslave.
- Убедитесь в том, что
 - в рабочей папке проекта появился файл my_Dslave_hw.tcl
 - Ваша система выглядит так же, как представленная на рисунке.



Порядок работы (17)




- Добавьте компоненты к системе
 - my_master
 - my_slave (два компонента)
 - my_Dslave

В появляющемся окне настройки каждого компонента нажмите Finish не изменяя настройки компонента - настройка компонентов будет осуществлена после их добавления к системе

При добавлении компонентов на закладке Messages будут появляться сообщения об ошибках. На данном этапе на них можно не обращать внимание.


Порядок работы (18)

- Убедитесь в том, что Ваша система выглядит так же, как представленная на рисунке
- Сохраните файл.




Настройка компонента **clk_0**


- Щелчком выберите clk_0
- Нажмите правую клавишу мыши и выберите команду Edit
- В появившемся окне задайте Reset synchronous edges = Deassert



Подключите тактовый сигнал clk


- На закладке System Contents щелчком выделите интерфейс clk_0.clk (интерфейс clk компонента clk_0)
- Выполните команду меню View=>Connections
- В появившемся окне закладки **Connections** выберите подключение ко всем тактовым входам
- Переключитесь на закладку System Contents
- Нажмите правую клавишу мыши
- Выберите команду Filter=>Clock and Reset Interfaces
- Убедитесь, что соединения выполнены Ваша система выглядит так же, как представленная на рисунке





Подключите сигнал Reset

- На закладке System Contents
 выполните команду меню
 System=>Create Global Reset
 Network
- Убедитесь, что соединения выполнены - Ваша система выглядит так же, как представленная на рисунке
- Сбросьте фильтрацию нажмите на иконку ▼ в нижней части окна System Contents
- Сохраните файл






Подключите Avalon-MM интерфейсы




- На закладке System Contents
 - щелчком выделите интерфейс my_master.m0
 - Нажмите правую клавишу мыши и выберите команду Filter=> Avalon-MM Interfaces
 - В столбце Connections выполните подключения так, как показано на рисунке
- Сохраните файл




Назначьте Default Slave

- Щелкните правой клавишей мыши в поле заголовков столбцов (закладка Структура Системы)
- Выберите Show Default Slave Column

- Перетащите колонку Default Slave Column к колонке End
- Выберите check box напротив интерфейса my_Dslave_0.s0





Назначьте базовые адреса ведомым Avalon-MM




- Назначьте базовые адреса (дважды щелкните в поле Base адрес и введите значение адреса):
 - Компоненту my_slave_0.s0 назначьте базовый адрес = 1
 - Компоненту my_slave_1.s0 назначьте базовый адрес = 2
- Зафиксируйте адреса нажмите на символ
- Убедитесь, что адреса назначены правильно Ваша система выглядит так же, как представленная на рисунке.
- Сохраните файл.
- Сбросьте фильтрацию нажмите на иконку в нижней части окна System Contents.

Use		Name	Description	Export	Clock	Base	End	Default Slave
~		□ my_master_0	my_master		[clock]			
	\prec	m0	Avalon Memory Mapped	Double-click	clk_0			
		□ my_slave_0	my_slave		[clock]			
	₩	s0	Avalon Memory Mapped	Double-click	clk_0	● 0x0001	0x0001	
		□ my_slave_1	my_slave		[clock]			
	₩	s0	Avalon Memory Mapped	Double-click	clk_0	● 0x0002	0x0002	
~		□ my_Dslave_0	my_Dslave		[clock]			
	₩	s0	Avalon Memory Mapped	Double-click	clk_0	≜ default	default	· 🔽

Экспортируйте выводы




 На закладке System Contents в столбце Export задайте имена экспортируемым выводам так, как показано на рисунке




Проверьте систему

- Убедитесь в том, что
 - Ваша система
 выглядит так
 же, как
 представленная
 на рисунке
 - Закладка
 сообщений
 (Messages) не
 содержит
 сообщений.
- Сохраните файл



Анализ системы

- Выполните команду: меню View=>Hierarchy
- В окне закладки Hierarchy выделите систему
- Выполните команду: меню View=>Block Symbol
- Убедитесь, что иерархия системы и символ соответствует представленным на рисунке





Анализ системы



- Выполните команду: меню View => Clock domains Beta
- Выберите режим отображения Clocks



Clocks Resets

- Убедитесь в том, что в столбце Connections нет красных точек => нет проблем подключения
- Выполните команду: меню View => Reset domains Beta
- Выберите режим отображения Reset



Clocks Resets

■ Убедитесь в том, что в столбце Connections нет красных точек => нет проблем подключения

Анализ системы




- Выполните команду:
 - меню System => Show System with Platform Designer (или Qsys)
 Interconnect
- сравните созданную Вами систему и систему с модулями добавленными PD: Убедитесь в том, что PD добавил только модуль mm_interconnect_0

Анализ системы


00


- Выполните команду: меню View=>Schematic
- Убедитесь в том, что система синхронизации Вашей системы выглядит так же, как представленная на рисунке



Генерация системы

- В окне PD нажмите кнопку Generate HDL... (правый нижний угол окна)
- Установите режимы так, как показано на рисунке
- Нажмите кнопку Generate
- По окончанию процедуры появится сообщение © Generate: completed successfully.
 - Нажмите кнопку Close
- В окне PD нажмите кнопку Finish (правый нижний угол окна)
- Появится напоминание о необходимости подключить файлы к проекту пакета QP
- Нажмите кнопку ОК.






Файл lab_PD4_top.sv



 Используя файла lab_PD4_inst.v создайте описание верхнего уровня. Пример приведен на рисунке.

```
`timescale 1 ns / 1 ns
    module lab PD4 top (
        input bit clk,
       input bit reset,
       input bit [7:0] data_d,
        output bit [7:0] dd_slave,
        output bit [7:0] d_slave,
        output bit [7:0] def slave
10
     lab PD4 Lab4 sys inst (
11
            .clk clk (clk),
12
            .reset reset n (reset),
13
            .def slave export (def slave),
14
            .dd slave export (dd slave),
15
            .d_slave_export (d_slave),
16
            .data d export (data d)
17
18
    endmodule
```



Подключите файлы к проекту в QP




- B QP
 - Выполните Project => Add\Remove Files from project
 - Подключите к проекту файлы:
 - lab_PD4_top.sv
 - lab_PD4.qip
 - lab_PD4.sip

File Name	Туре	Library
lab_PD4/synthesis/lab_PD4.qip	IP Variation File (.qip)	
lab_PD4/simulation/lab_PD4.sip	Quartus Prime SIP File	
lab_PD4_top.sv	SystemVerilog HDL File	

Анализ и синтез в QP



- B QP
 - Файл lab_PD4_top.sv объявите файлом верхнего уровня
 - Выполните команду Start Analysis and Synthesis
 - Убедитесь в том, что компиляция без ошибок
- Выполните: меню Tools=>Netlist Viewers => RTL viewer
- Убедитесь в том, что Ваша схема похожа на схему, приведенную на рисунке



Файл tb_lab_PD4_top.sv

00

- Создайте тест для проверки системы, который:
 - Сбрасывает систему
 - Обеспечивает генерацию тактовых сигналов, необходимых для формирования Мастером на шине Avalon-MM 9-ти запросов на запись.
 - Задает на входе data_d мастера число, равное Вашему номеру в списке группы.


Пример теста приведен на рисунке.

```
`timescale 1 ns / 1 ns
     module tb lab PD4 top ();
         bit clk;
         bit reset ;
         bit [7:0] data d;
         bit [7:0] dd slave;
         bit [7:0] d slave;
         bit [7:0] def slave;
     assign data d = 8'd1;//Ваш номер в списке группы
10
     always #10 clk = \sim clk;
     initial begin
11
12
         #20;
13
         reset
                 = 1'b1;
14
         repeat (4*9) @(negedge clk);
15
         $stop;
16
     end
         lab PD4 top Lab4 sys top inst (.*);
17
18
     endmodule
```

Hастройка QP для NativeLink

00

- Убедитесь, что правильно задана ссылка на пакет ModelSim
 - Выполните команду Tools=>Options




Hастройка QP для NativeLink




■ Выполните команду : меню
Assignment=>Settings=>Simulation
=>NativeLink settings=>кнопка Test
Benches



 Выполните назначения, показанные на рисунке.







Запуск моделирования с NativeLink

00

Выполните команду : меню Tools=>Run
 Simulation Tool=>RTL Simulation

Откроется окно (окна) пакета ModelSim






Загрузка формата временной диаграммы



- В окне Wave пакета ModelSim.
 - Удалите временные диаграммы
 - выполните команду: File=>Load и выберите файл waveLab4.do (папка C:\Intel_trn\Q_PD\lab_PD4)

Если при загрузке файла возникают ошибки => в Вашем проекте использованы имена компонентов/экземпляров компонентов/выводов, не соответствующие файлу waveLab4.do. Следует: либо исправить несоответствующие имена в do файле (он текстовый); либо создать раскладку сигналов временной диаграммы самостоятельно (образец на следующем слайде)

■ В окне Wave пакета ModelSim нажмите кнопку Restart а затем Run -All




Анализ временной диаграммы



■ B окне Wave пакета ModelSim выполните команду Zoom Full



- Проведите анализ полученной временной диаграммы и убедитесь в правильности работы системы.
- По какому адресу реализована запись в компоненты: my_slave_0; my_slave_1; my_Dslave?



Файл tb_lab_PD4_top.sv

00

- Измените тест так, что бы он:
 - Обеспечивал генерацию числа тактовых сигналов, необходимых для формирования Мастером на шине Avalon-MM 260-ти запросов на запись.
- Перемоделируйте Вашу систему


Пример теста приведен на рисунке.

```
`timescale 1 ns / 1 ns
     module tb_lab_PD4_top ();
         bit clk;
         bit reset;
         bit [7:0] data d;
         bit [7:0] dd slave;
         bit [7:0] d slave;
         bit [7:0] def slave;
     assign data d = 8'd1;//Ваш номер в списке группы
     always #10 clk = \sim clk;
     initial begin
12
         #20;
         reset = 1'b1;
         repeat (4*260) @(negedge clk);
14
15
         $stop;
16
     end
17
         lab PD4 top Lab4 sys top inst (.*);
     endmodule
18
```

Анализ временной диаграммы




- В окне Wave пакета ModelSim найдите окончание процесса моделирования
- Проведите анализ полученной временной диаграммы и убедитесь в правильности работы системы.
 - Сколько было обращений к модулю my_Dslave при формировании мастером на шине Avalon-MM 256-ти запросов на запись?



Пакет QP: настройка In-System Sources & Probes



- Настройте IP компонент In-System Sources & Probes:
 - Задайте имя экземпляра компонента SP_unit
 - В окне настройки параметров задайте параметры так, как показано на рисунке:
 - Компонент будет источником сигналов
 - reset
 - data_d [7:0]
 - Формируемые сигналы должны быть синхронизированы.



Файл db_lab4_PD4_top.sv

- 00
- Файл db_lab_PD4_top.sv файл с описанием модуля верхнего уровня для отладки разработанной системы на плате.
- Файл подключает созданный модуль SP_unit к модулю lab_PD4_top
- Создайте этот файл, используя файл SP_unit_inst.v (папка C:\Intel_trn\Q_PD\lab_PD4\SP_unit). Пример файла приведен на рисунке

```
`timescale 1 ns / 1 ns
    module db lab PD4 top (
   (* altera attribute = "-name IO STANDARD \"3.3-V LVCMOS\"", chip pin = "R8" *)
   //"23" for miniDilab-CIV
    //"R8" for DE0 nano
    //"N5" for MAX10 NEEK
    input bit clk
9
        bit reset :
10
        bit [7:0] data d;
11
        bit [7:0] dd slave;
       bit [7:0] d slave;
13
        bit [7:0] def_slave;
14
    SP unit SP unit inst (
15
        .source ( {reset, data_d} ),
16
    .source clk ( clk)
    lab PD4 top lab PD4 top inst (.*);
18
    endmodule
```

Подключите файлы к проекту в QP




- B QP
 - Выполните Project => Add\Remove Files from project
 - Выберите и подключите файлы
 - db_lab_PD4_top.sv
 - SP_unit.qip

File Name	Type
SP_unit/synthesis/SP_unit.qip	IP Variation File (.qip)
db_lab_PD4_top.sv	SystemVerilog HDL File

Анализ и синтез в QP



- B QP
 - Файл db_lab_PD4_top.sv объявите файлом верхнего уровня
 - Выполните команду Start Analysis and Synthesis
 - Убедитесь в том, что компиляция прошла без ошибок
- Выполните: меню Tools=>Netlist Viewers => RTL viewer
- Убедитесь в том, что Ваша схема похожа на схему, приведенную на рисунке



Настройка логического анализатора Signal TapII




- Создайте файл SignalTapII и сохраните его под именем lab_PD4.stp
- Настройте логический анализатор
 - Подключенные цепи должны соответствовать цепям из теста ModelSim (смотри рисунок)
 - Условие захвата переход reset из 0 в 1
 - Длина 64 отсчтета
 - Pre-trigger position

	No. do	Data Fuelda	Tuisses Fueble	Trianan Candikiana
	Node	Data Enable	Trigger Enable	Trigger Conditions
Type i	Name	101	101	1 ✓ Basic AND 🔻
*	lab PD4 top:lab PD4 top inst reset	✓	<u>~</u>	<i></i>
\[\]	⊞lab PD4 top:lab PD4 top inst data d[70]	✓	✓	XXXXXXXXb
\rightarrow	⊞ lab PD4 top:lab PD4 top inst[dd slave[70]	<u></u>	<u></u>	XXXXXXXXb
\bar{\alpha}	⊞ lab PD4 top:lab PD4 top inst[d slave[70]	▽	<u></u>	XXXXXXXXb
\	⊞-lab PD4 top:lab PD4 top inst def slave[70]			XXXXXXXXb
\rightarrow	□ lab PD4 top:lab PD4 top inst[lab PD4:Lab4 sys inst[my master:my master 0]avm m0 address[70]			XXXXXXXXb
\rightarrow	□ lab PD4 top:lab PD4 top inst[lab PD4:Lab4 sys inst[my master:my master 0]avm m0 writedata[70]			XXXXXXXXb
*	lab PD4 top:lab PD4 top inst lab PD4:Lab4 sys inst my master:my master 0 avm m0 write			
\rightarrow	□ lab PD4 top:lab PD4 top inst[lab PD4:Lab4 sys inst[my slave:my slave 0]avs s0 writedata[70]			XXXXXXXXb
*	lab PD4 top:lab PD4 top inst lab PD4:Lab4 sys inst my slave:my slave 0 avs s0 write			
\[\]	⊞-lab PD4 top:lab PD4 top inst lab PD4:Lab4 sys inst my slave:my slave 0 coe s0 Dout[70]			XXXXXXXXb
\rightarrow	⊞ lab PD4 top:lab PD4 top inst lab PD4:Lab4 sys inst my slave:my slave 1 avs s0 writedata[70]			XXXXXXXXb
*	lab PD4 top:lab PD4 top inst lab PD4:Lab4 sys inst my slave:my slave 1 avs s0 write			
\(⊞-lab PD4 top:lab PD4 top inst lab PD4:Lab4 sys inst my slave:my slave 1 coe s0 Dout[70]			XXXXXXXXb
\(\bar{\rightarrow}\)	⊞lab PD4 top:lab PD4 top inst[lab PD4:Lab4 sys inst[my Dslave:my dslave 0]avs s0 writedata[70]			XXXXXXXXb
*	lab PD4 top:lab PD4 top inst lab PD4:Lab4 sys inst my Dslave:my dslave 0 avs s0 write			
\(\)	E-lab PD4 top:lab PD4 top inst lab PD4:Lab4 sys inst my Dslave:my dslave 0 coe s0 Dout[70]		$\overline{\hspace{1cm}}$	XXXXXXXXb

Компиляция и создание lab_PD4.spf

00

- Запустите полную компиляцию проекта
- Подключите плату и сконфигурируйте FPGA
- Создайте файл ISSPE (меню Tools=> In-System Source and Probe Editor)
- Настройте его так, как показано на рисунке
- Coxpaнuте под именем lab_PD4.spf



Анализ результатов в окне Signal TapII (1)



- Используя ISSPE для
 - управления сигналом reset
 - Задания значения data d (значения, равного Вашему номеру в списке группы)

получите в логическом анализаторе временную диаграмму, аналогичную приведённой ниже (показана часть диаграммы)

Сравните ее с результатами моделирования, полученными в пакете ModelSim.

		,																									
Type	i: Name	-2	-,1	Q	1	2	3	4	5	6	7	8	9	10	1,1	12	1,3	1,4	15	16	17	18	19	20	2,1	22	2,3
*	lab PD4 top:lab PD4 top inst reset																										
\(\bar{\rightarrow}{\rightarrow} \)	□ lab PD4 top:lab PD4 top inst data d[70]																	0									
\(\bar{\rightarrow}{\rightarrow} \)	■ lab PD4 top:lab PD4 top inst[dd slave[70]							0							$ \longrightarrow $										2		
\(\bar{\rightarrow}{\rightarrow} \)	■ lab PD4 top:lab PD4 top inst[d slave[70]					0					$=$ \times												1				
\(\bar{\rightarrow}{\rightarrow} \)	■ lab PD4 top:lab PD4 top inst[def slave[70]			0			X						1						X		2		X		3		=X
\(\bar{\rightarrow}{\rightarrow} \)	master:my master 0 avm m0 address[70]			255		X 0	\rightarrow	25	5	X		2	55	X2	\simeq X \simeq	2	55	X:	3X	2:	55	=X $=$	4 _X	2	55	X:	$\sum X$
_	master:my master 0 avm m0 writedata[70]	1		255		X 0	X	25	5	X		2	55	X2	<u> </u>	2	55	X_:	3X	2.	55	X	4 _X_	2	55	X:	<u>5</u> X
*	ys inst my master:my master 0 avm m0 write						\neg _								\neg												\neg
\(\sigma	t my slave:my slave 0 avs s0 writedata[70]	1		255		χ ο	X	25	5	X	1_X_	2	55	X2	<u> </u>	2	55	X_:	3 X	25	55	=X $=$	4 X	2	55	X:	<u>5</u> _X
*	ab4 sys inst my slave:my slave 0 avs s0 write	2																									
\(\bar{\rightarrow}{\rightarrow} \)	inst my slave:my slave 0 coe s0 Dout[70]	1				0					=X $=$												1				
\(\sigma	t my slave:my slave 1 avs s0 writedata[70]	1		255		X 0	\rightarrow X	25	5	X		2	55	X2		2	55	X_:	3X	25	55	=	4 X	2	55	X_:	<u>5</u> X
*	ab4 sys inst my slave:my slave 1 avs s0 write	2													\neg												
\(\sigma	inst[my slave:my slave 1 coe s0 Dout[70]	1						0							$=$ \times										2		
\(\rightarrow\)	y Dslave:my dslave 0 avs s0 writedata[70]			255		X 0	=	25	5			2	55	X2	\sim	2:	55	X:	3X	2:	55	=X $=$	4 X	2	55	X:	<u>5</u> _X
*	sys inst my Dslave:my dslave 0 avs s0 write																										\neg
\(\bar{\rightarrow}\)	st my Dslave:my dslave 0 coe s0 Dout[70]	1		0			$\overline{}$						1						=		2		X_		3		=X

Анализ результатов в окне Signal TapII (2)



- Настройте условие триггера (условие захвата данных) в логическом анализаторе так, что бы захват данных начинался по появлению на шине адреса Мастера значения = 253
- С помощью SP_unit сбросьте отлаживаемый модуль
- Получите временную диаграмму
- Сравните ее с результатами моделирования, полученными в пакете ModelSim.



Лабораторная 4 ЗАВЕРШЕНА!