# Санкт-Петербургский политехнический университет Петра Великого Институт компьютерных наук и кибербезопасности Высшая школа компьютерных технологий и информационных систем

# Отчёт курсовой работе. Часть 2

Дисциплина: Автоматизация проектирования дискретных устройств (на английском языке).

Выполнил студент гр. 5130901/10101	(подпись)	Д.Л. Симоновский
Руководитель	(подпись)	А.А. Федотов
		" <u>13</u> " <u>мая</u> 2024 г.

Санкт-Петербург 2024

# Оглавление

1.	Список иллюстраций:	2
2.	Проект 1:	4
2.1.	. Структура проекта:	4
2.2.	. Решение:	4
3.	Проект 2:	16
3.1.	. Структура проекта:	16
3.2.	Решение:	16
4.	Проект 3:	20
4.1.	. Структура проекта:	20
4.2.	Решение:	20
5.	Проект 3:	25
5.1.	. Структура проекта:	25
5.2.	Решение:	26
6.	Вывол:	33

# 1. Список иллюстраций:

Рис. 2.1. Структура разрабатываемого проекта	4
Рис. 2.2. Настройки для QP.	4
Рис. 2.3. Настройки модуля счетчика	
Рис. 2.4. Настройка модуля памяти.	
Рис. 2.5. Модуль ввода для светодиодов.	
Рис. 2.6. Модуль ввода для кнопки.	
Рис. 2.7. Модуль JTAG UART.	
Рис. 2.8. Настройки вектора для Nios II.	
Puc. 2.9. Platform Designer.	
Puc. 2.10. Schematic в Platform Designer.	
Puc. 2.11. System Interconnections.	
Puc. 2.12. RTL Viewer.	
Puc. 2.13. Pin Planner.	
Рис. 2.14. Результат компиляции	
Рис. 2.15. Создание проекта для Nios II.	
Рис. 2.16. Создание проекта для vios п	
Рис. 2.17. Настройки BSP	
•	
Рис. 2.18. Компиляция программы.	
Рис. 2.19. Приветственные сообщения после запуска	
Рис. 2.20. Консоль после нескольких нажатий на pba.	
Рис. 2.21. Новые настройки для BSP	
Рис. 2.22. Компиляция проекта с новыми настройками BSP	
Рис. 2.23. Результат компиляции	
Puc. 2.24. Optimization level: size. Y lab3_sw_bsp	
Puc. 2.25. Optimization level: size. У lab3_sw.	
Рис. 2.26. Компиляция после выставления настроек оптимизации	
Рис. 2.27. Результат запуска программы и нескольких переключений рва	
Рис. 3.1. Структура разрабатываемого проекта	
Рис. 3.2. Настройки для QP.	16
Рис. 3.3. Новые настройки модуля PIO.	
Рис. 3.4. Подключение прерываний к процессору.	
Рис. 3.5. Назначения в Pin Planner.	
Рис. 3.6. Результат компиляции.	
Рис. 3.7. Результат компиляции	
Рис. 3.8. Консоль проекта после записи программы.	
Рис. 3.9. Консоль после нескольких запусков программы.	
Рис. 4.1. Структура разрабатываемого проекта	
Рис. 4.2. Настройки для QP.	21
Рис. 4.3. Настройки компонента timer	21
Рис. 4.4. Подключение таймера к процессору.	21
Рис. 4.5. Назначения в Pin Planner.	22
Рис. 4.6. Результат компиляции	23
Рис. 4.7. Результат компиляции	24
Рис. 4.8. Результат запуска программы на плате	
Рис. 4.9. Результат запуска программы на плате	
Рис. 4.10. Результат запуска программы на плате	
Рис. 5.1. Структура разрабатываемого проекта	
Рис. 5.2. Добавление модуля Custom Instruction.	
Рис. 5.3. Блок модуля Custom Instruction.	
Рис. 5.4. Настройки модуля ввода 1.	
Рис. 5.5. Настройки модуля ввода 2.	
1 77	

Рис. 5.6. Подключения в PD.	28
Рис. 5.7. Схема разработанного устройства	29
Рис. 5.8. Назначения в Pin Planner.	
Рис. 5.9. Результат компиляции	30
Рис. 5.10. Результат компиляции	31
Рис. 5.11. Результат запуска программы на процессоре	
Рис. 5.12. Результат компиляции	
Рис. 5.13. Результат запуска программы на процессоре	
Рис. 5.14. Результат запуска на процессоре.	
Рис. 5.15. Результат запуска на процессоре.	

# 2. Проект 1:

## 2.1. Структура проекта:

Структура разрабатываемого проекта приведена ниже:






Рис. 2.1. Структура разрабатываемого проекта.

Под управлением процессора NIOSII обеспечивается:

- Опрос состояния кнопки рва.
- Формирование на консоли сообщений о нажатой кнопке.
- При каждом нажатии кнопки pba происходит изменение номера включенного светодиода от led1 к led8 на одну позицию (с циклическим переходом от led8 к led1).

## 2.2. Решение:

Выполним создание проекта в QP со следующими настройками:




Рис. 2.2. Настройки для QP.

Далее переходим в Platform Designer и начинаем реализовывать схему с *Puc. 2.1*. Начнем с модуля clk:




Рис. 2.3. Настройки модуля счетчика.

Добавим модуль памяти для процессора Nios II со следующими настройками:




Рис. 2.4. Настройка модуля памяти.

Также необходим модуль вывода для светодиодов, добавим его со следующими настройками:




Рис. 2.5. Модуль ввода для светодиодов.

#### И модуль ввода для кнопки:




Рис. 2.6. Модуль ввода для кнопки.

Для того, чтоб процессор мог отправлять нам какие-то данные, добавим модуль UART:




Рис. 2.7. Модуль JTAG UART.

Также необходимо добавить сам процессор с обычными настройками и следующими настройками вектора ошибок и сброса:






Рис. 2.8. Настройки вектора для Nios II.

Выполним соединения в Platform Designer созданных модулей следующим образом:



Puc. 2.9. Platform Designer.


Посмотрим, как выглядит Schematic:



Puc. 2.10. Schematic в Platform Designer.

Как мы видим разработанная схема похожа на *Puc. 2.1.*, что свидетельствует о корректности разработанного устройства.

Посмотрим на Interconnections, которые были добавлены в разработанной схеме:



Puc. 2.11. System Interconnections.

Как мы видим, появилось 4 новых модуля.

rst\_controller служит для сброса процессора и памяти, а также передает сигнал сброса в rst\_translator, а он в свою очередь занимается сбросом периферии.

irg таррег занимается, как понятно из названия, прерываниями.

mm interconnect 0 отвечает за передачу данных между периферией и процессором.


Выполним генерацию разработанного устройства и создадим файл верхнего уровня:

```
Verilog_labs - lab3.sv

1 module lab3 (
2 input bit clk,
3 input bit pbb,
4 input bit pba,
5 output bit [7:0] led
6 );

8 Lab3_nios u0 (
9 .clk_clk (clk), // clk.clk
10 .reset_reset_n(pbb), // reset.reset_n
11 .led_export (led), // led.export
12 .pba_export (pba) // pba.export
13 );
14
15 endmodule
```

Выполним компиляцию и посмотрим на результат в RTL Viewer:



Puc. 2.12. RTL Viewer.

Данная схема аналогична приведенной в методических материалах, что свидетельствует о корректности разработанного устройства.

Далее выполним назначения входов и выходов в Pin Planner:



Puc. 2.13. Pin Planner.

Также добавим .sdc файл с временными требованиями:

Проведем полную компиляцию и проверим, что все они выполняются:




Рис. 2.14. Результат компиляции.

Как можно видеть, компиляция прошла успешно и временные требования выполняются. Перейдем к разработке программа для Nios II:




Рис. 2.15. Создание проекта для Nios II.

### Создадим файл с исходным кодом:




Рис. 2.16. Создание файла с исходным кодом.

#### Код приведен ниже:

```
Verilog_labs-lab3_source.c

#include "system.h"
#include valtera_avalon_pio_regs.h"
#include valtera_a
```

При старте в консоль выводятся сообщения, а все светодиоды зажигаются (0 – активный).

Далее в цикле считывается значение с кнопки до тех пор, пока она не будет нажата. В случае нажатия происходит циклический сдвиг 1 в переменной, и она выводится на светодиоды в инвертированном виде, таким образом будет гореть только тот светодиод, которому соответствовала единица в переменной led.

После этого включается задержка, чтоб избежать дребезга.

Выполним следующие настройки для BSP, чтоб уменьшить объем проекта:




Рис. 2.17. Настройки BSP.

#### И выполним компиляцию:

```
Problems Tasks Console Deproperties

On Build Console [lab3_sw]

Info: (lab3_sw.elf) 2840 Bytes program size (code + initialized data).

Info: 12 KBytes free for stack + heap.

Info: Creating lab3_sw.objdump

nios2-elf-objdump --disassemble --syms --all-header --source lab3_sw.elf
[lab3_sw build complete]

11:22:03 Build Finished (took 1s.601ms)
```

Рис. 2.18. Компиляция программы.

Компиляция прошла успешно.

Теперь запишем проект на плату и посмотрим на результат в консоли:

Рис. 2.19. Приветственные сообщения после запуска.

Как мы видим, после запуска действительно появились приветственные сообщения. Выполним несколько нажатий на pba:



Puc. 2.20. Консоль после нескольких нажатий на pba.

После каждого нажатия появляется надпись, а также светодиод сдвигается левее. По достижению led8 он переходит к led1, как и было задумано.

Теперь выполним анализ размера файла после компиляции при различных настройках.

Поставим следующие настройки для BSP:




Рис. 2.21. Новые настройки для BSP.

Выполним генерацию этого BSP и компиляцию проекта:




Рис. 2.22. Компиляция проекта с новыми настройками BSP.

Видим, что для компиляции не хватило памяти устройства, а именно 20240 байт. Вернем настройки в прошлую форму, чтоб файл мог поместиться в выделенной памяти. Проексперементируем теперь с кодом, заменим printf на более легкие alt\_printf. Они более ограничены в функционали, однако для задачи вывода текста на экран вполне подходят:

```
Vering_labs - lab3_source.

##include "system.h"

#finclude valtera_avalon_pio_regs.h"

#finclude valtdo.h>

#finclude vstdio.h>

#finc
```

Выполним компиляцию и получим следующий результат:

```
Problems & Tasks © Console 22 Properties

CDT Build Console [lab3_sw]

LINEA DEATH OF The Console 2 Properties

CDT Build Console [lab3_sw]

LINEA DEATH OF The Console 2 Properties

nios2-elf-g++ -T'../lab3_sw_bsp//linker.x' -msys-crt0='../lab3_sw_bsp//obj/HAL/src/crt0.o' -msys-nios2-elf-insert lab3_sw_elf) 2580 Bytes program size (code + initialized data).

Info: 13 KBytes free for stack + heap.

Info: Creating lab3_sw_objdump

nios2-elf-objdump --disassemble --syms --all-header --source lab3_sw_elf >lab3_sw_objdump


[lab3_sw build complete]

13:22:33 Build Finished (took 1s.676ms)
```

Рис. 2.23. Результат компиляции.

Как мы видим, размер файла стал меньше, как и ожидалось.

Попробуем еще уменьшить размер файла, выставим настройки оптимизации по размеру файла:




Puc. 2.24. Optimization level: size. Y lab3 sw bsp.

os II Application Properties	¢·◆·
lags  LF name: lab3_sw.elf  befined symbols: indefined symbols: sssembler flags: lab1.  lagsWall ser flags: lag1.  lag1.  lag2.  lag2.  lag3.  lag2.  lag3.  lag4.  lag5.  lag6.  lag6.  lag6.  lag6.  lag6.  lag6.  lag6.  lag6.  lag6.  lag7.  lag7.	∨ Manage Configurations
	Apply
	Finame: lab3_sw.elf efined symbols: ndefined symbols: ssembler flags: laming flags:Wall ser flags: nker flags ebug level: On ptimization level: Size  Create object dump

Puc. 2.25. Optimization level: size. Y lab3 sw.

## Повторим компиляцию:

Рис. 2.26. Компиляция после выставления настроек оптимизации. Видим, что размер файла уменьшился еще сильнее, до 1728 байт. Повторно запрограммируем плату и убедимся, что результат выполнения не изменился:



*Puc. 2.27. Результат запуска программы и нескольких переключений рba.* Как мы видим, программа работает так же, как и до оптимизаций.

# 3. Проект 2:

## 3.1. Структура проекта:

Структура разрабатываемого проекта приведена ниже:






Рис. 3.1. Структура разрабатываемого проекта.

Под управлением процессора NIOSII обеспечивается:

- Работа по прерываниям от нажатия кнопки рва.
- Формирование на консоли сообщений о нажатой кнопке.
- При каждом нажатии кнопки pba происходит изменение номера включенного светодиода от led1 к led8 на одну позицию (с циклическим переходом от led8 к led1).

#### 3.2. Решение:

Выполним создание проекта в QP со следующими настройками:




Рис. 3.2. Настройки для QP.

Далее переходим в Platform Designer. Скопируем PD из Проект 1:.

Для того, чтоб мы могли работать с кнопками по прерываниям необходимо выполнить следующие настройки с модулем РІО:




Рис. 3.3. Новые настройки модуля РІО.

Также необходимо подключить прерывания к процессору:




Рис. 3.4. Подключение прерываний к процессору.

Выполним генерацию модуля и создадим файл верхнего уровня:

```
Verilog_labs-lab4.sv

1 module lab4 (
2 input bit clk,
3 input bit pbb,
4 input bit pba,
5 output bit [7:0] led
6 );
7

8 Lab4_nios u0 (
9 .clk_clk (clk), // clk.clk
10 .reset_reset_n(pbb), // reset_reset_n
11 .led_export (led), // led.export
12 .pba_export (pba) // pba.export
13 );
14
15 endmodule
```

Выполним компиляцию и выполним назначения для входов и выходов:

Node Name	Direction	Location	I/O Bank	VREF Group	I/O Standard	Reserved	ırrent Streng	Slew Rate	ifferential Pai	ict Preservati
alteraved_tck	Input				2.5 Vfault)		8mA (default)			
altera_rrved_tdi	Input				2.5 Vfault)		8mA (default)			
alteraved_tdo	Output				2.5 Vfault)		8mA (default)	2 (default)		
alteraved_tms	Input				2.5 Vfault)		8mA (default)			
- clk	Input	PIN_23	1	B1_N0	3.3-V LVTTL		8mA (default)			
<sup>™</sup> led[7]	Output	PIN_65	4	B4_N0	2.5 Vfault)		8mA (default)	2 (default)		
<sup>™</sup> led[6]	Output	PIN_66	4	B4_N0	2.5 Vfault)		8mA (default)	2 (default)		
<sup>ut</sup> led[5]	Output	PIN_67	4	B4_N0	2.5 Vfault)		8mA (default)	2 (default)		
<sup>ut</sup> led[4]	Output	PIN_68	4	B4_N0	2.5 Vfault)		8mA (default)	2 (default)		
<sup>™</sup> led[3]	Output	PIN_69	4	B4_N0	2.5 Vfault)		8mA (default)	2 (default)		
<sup>ut</sup> led[2]	Output	PIN_70	4	B4_N0	2.5 Vfault)		8mA (default)	2 (default)		
<sup>™</sup> led[1]	Output	PIN_71	4	B4_N0	2.5 Vfault)		8mA (default)	2 (default)		
<sup>™</sup> led[0]	Output	PIN_72	4	B4_N0	2.5 Vfault)		8mA (default)	2 (default)		
<mark>≞</mark> - pba	Input	PIN_64	4	B4_N0	2.5 Vfault)		8mA (default)			
<mark>-</mark> pbb	Input	PIN_58	4	B4_N0	2.5 Vfault)		8mA (default)			
< <new node="">&gt;</new>										

Рис. 3.5. Назначения в Pin Planner.

Также добавим файл для временных характеристик:

Выполним полную компиляцию и проверим, выполняются ли временные характеристики:




Рис. 3.6. Результат компиляции.

Как видим все временные характеристики выполняются.

Теперь перейдем к созданию проекта Nios II. Сам проект создается с настройками, рассмотренными в *Проект 1*:. Текст программы приведен ниже:

```
Werlog_labs-lab4.source.

##include "system.h"
##include cunistd.h>
#minclude "sys\alt_irq.h"
##include sys\alt_irq.h"
##include sys\alt
```

Функция buttons\_isr должна вызываться при нажатии кнопки. Она записывает 1 при нажатии в переданную переменную, после этого она очищает все позиции захвата и запускает паузу в этой функции.

Основная функция зажигает све светодиоды, включает прерывания для кнопки, сбрасывает позицию захвата и регестрирует функцию, которую вызывать при прерывании.

Дадее уходим в бесконечный цикл, когда срабатывает прерывание значение переменной buttons устанавливается в 1 и мы реагируем на это, сдвигая заженный светодиод.

Выполним компиляцию:

Рис. 3.7. Результат компиляции.

Как видим размер проекта равен 2560 байт. Запишем его на плату, тогда в консоли увидим:




Рис. 3.8. Консоль проекта после записи программы.

Нажмем кнопку несколько раз, будет следующий результат:

Рис. 3.9. Консоль после нескольких запусков программы.

Как мы видим программа работает корректно в соответствии с ожиданиями.

# 4. Проект 3:

## 4.1. Структура проекта:

Структура разрабатываемого проекта приведена ниже:






Рис. 4.1. Структура разрабатываемого проекта.

Под управлением процессора NIOSII обеспечивается:

- Циклический вывод на светодиоды платы miniDiLab значений 0x03; 0x0c; 0x30; 0xc0 с формированием на консоли соответствующего сообщения.
- Измерение числа ticks, необходимых для выполнения 4 итераций циклического выводы значений на светодиоды.
- Отображение на консоли:
  - о числа ticks в секунду (частоты)
  - числа ticks, требуемых на выполнение 4 итераций циклического выводы значений на светодиоды.

#### 4.2. Решение:

Выполним создание проекта в QP со следующими настройками:




Рис. 4.2. Настройки для QP.

Далее переходим в Platform Designer. Скопируем PD из Проект 2:.

Удалим из системы компонент buttons, т.к. теперь лампочки будут переключаться по таймеру, а не переключателям.

Создадим сам компонент timer:




Рис. 4.3. Настройки компонента timer.

Также необходимо подключить таймер к процессору:




Рис. 4.4. Подключение таймера к процессору.

Выполним генерацию модуля и создадим файл верхнего уровня:

```
Verilog_labs-lab_5.sv

1 module lab_5 (
2 input bit clk,
3 input bit pbb,
4 output bit [7:0] led
5 );
6
7 Lab5_nios u0 (
8 .clk_clk (clk), // clk.clk
9 .led_export (led), // led.export
10 .reset_reset_n(pbb) // reset.reset_n
11 );
12
13 endmodule
```

Выполним компиляцию и выполним назначения для входов и выходов:

Node Name	Direction	Location	I/O Bank	VREF Group	I/O Standard	Reserved	ırrent Streng	Slew Rate	ifferential Pai	ict Preservat
alteraved_tck	Input				2.5 Vfault)		8mA (default)			
🔓 altera_rrved_tdi	Input				2.5 Vfault)		8mA (default)			
alteraved_tdo	Output				2.5 Vfault)		8mA (default)	2 (default)		
alteraved_tms	Input				2.5 Vfault)		8mA (default)			
<mark>- clk</mark>	Input	PIN_23	1	B1_N0	3.3-V LVTTL		8mA (default)			
≝ led[7]	Output	PIN_65	4	B4_N0	2.5 Vfault)		8mA (default)	2 (default)		
≝ led[6]	Output	PIN_66	4	B4_N0	2.5 Vfault)		8mA (default)	2 (default)		
led[5]	Output	PIN_67	4	B4_N0	2.5 Vfault)		8mA (default)	2 (default)		
≝ led[4]	Output	PIN_68	4	B4_N0	2.5 Vfault)		8mA (default)	2 (default)		
led[3]	Output	PIN_69	4	B4_N0	2.5 Vfault)		8mA (default)	2 (default)		
≝ led[2]	Output	PIN_70	4	B4_N0	2.5 Vfault)		8mA (default)	2 (default)		
led[1]	Output	PIN_71	4	B4_N0	2.5 Vfault)		8mA (default)	2 (default)		
🕌 led[0]	Output	PIN_72	4	B4_N0	2.5 Vfault)		8mA (default)	2 (default)		
- pbb	Input	PIN_58	4	B4_N0	2.5 Vfault)		8mA (default)			
< <new node="">&gt;</new>										

Рис. 4.5. Назначения в Pin Planner.

Также добавим файл для временных характеристик:

Выполним полную компиляцию и проверим, выполняются ли временные характеристики:




Рис. 4.6. Результат компиляции.

Как видим все временные характеристики выполняются.

Теперь перейдем к созданию проекта Nios II. Сам проект создается с настройками, рассмотренными в Проект 1:. Помимо этого, необходимо задать наш таймер на режим sys clk timer.

Текст программы приведен ниже:

```
Verlog_labs-lab5_source_ac

# include "system.h"
# include "system.h"
# include (time.h)
# include (time.h)
# include (time.h)
# include (systait_almm.h)
#
```

Данный код в бесконечном цикле замеряет погрешность таймера, после чего выводит (используя цикл) заданную заданием последовательность с 500 ms интервалом, далее выводит затраченное число тиктов и процессорное время в ms затраченное на данную операцию. Выполним компиляцию:

Рис. 4.7. Результат компиляции.

Компиляция прошла успешно, запишем код на плату и увидим следующий результат в консоли:

Рис. 4.8. Результат запуска программы на плате.

Также видим, что на светодиодах также бегает по 2 потухших значения. Результат был продемонстрирован преподавателю практики.

Далее поменяем программу, сделаем чтоб при срабатывании таймера вызывалась функция, которая бы двигала светодиод:

```
Verilog_labs - lab5_source_b.c

#include "sys\alt_stdio.h"
#include "sys\tem.h"

#include "altera_avalon_pio_regs.h"

#include ctime.h>

#include csys\alt_alarm.h>

alt_u32 my_alarm_callback (void* context) {

alt_printf("lognoprpawma akrususuposaha.\n");

volatile int* leds_val_ptr = (volatile int*) context;

if ((*leds_val_ptr) == 0x80) (*leds_val_ptr) = 0x81;

else (*leds_val_ptr) == 0x80) (*leds_val_ptr);

// IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, (*leds_val_ptr));

return alt_ticks_per_second();

}

int main() {

volatile int leds = ex01;

static alt_alarm alarm;

IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, 0x80);

if (alt_alarm_start(&alarm, alt_ticks_per_second(), my_alarm_callback, (void*) &leds) < 0)

alt_printf("No system clock available!\n");

else

alt_printf("No system clock available!\n");

while (1) {}

return 0;

}</pre>
```

В main происходит настройка, чтоб при срабатывании таймера вызывалась функция my alarm callback.

В my\_alarm\_callback происходит сдвиг светодиода, после чего вывод на сами выводы. В случае, если нужно, чтоб бегал не потухших светодиод, а зажжённый, необходимо инвертировать выходные данные (т.е. как в строка 14).

Запишем данный код на плату и посмотрим на консоль:

```
Problems ☑ Tasks ☑ Console ☐ Nios II Console ☒ ☐ Properties

Iab5_sw Nios II Hardware configuration - cable: USB-Blaster on localhost [USB-0] device ID: 1 instance ID: 0 name: Процессор Nios II запущен!

Подпрограмма активизирована.

Подпрограмма активизирована.

Подпрограмма активизирована.
```

Рис. 4.9. Результат запуска программы на плате.

Как можно заметить подпрограмма успешно запускается сразу после запуска процессора. Также на светодиодах наблюдается бегающий светодиод (выключенный, если закомментирована строка 14, включенный, если 13).

Программа была успешно продемонстрирована преподавателю практики.

И последняя программа будет повторять первую, но будет использовать timestamp таймер:

Поскольку она практически не отличается по логике работы, перейдем сразу к результату запуска на плате:

Рис. 4.10. Результат запуска программы на плате.

После запуска программы также начали переключаться и светодиоды.

Программа была успешно продемонстрирована преподавателю практики.

# **5.** Проект 3:

# 5.1. Структура проекта:

Структура разрабатываемого проекта приведена ниже:




Рис. 5.1. Структура разрабатываемого проекта.

#### Этап 1.

- Под управлением процессора NIOSII обеспечивается:
  - Программное выполнение умножения данных, поступающих со входов Data a и Data b;
  - Измерение числа ticks, требуемых для реализации операции умножения и вывод соответствующей информации в окно консоли.

## Этап 2.

- Под управлением процессора NIOSII обеспечивается:
  - Аппаратное (пользовательская инструкция CI\_Power) выполнение умножения данных, поступающих со входов Data a и Data b;
  - Измерение числа ticks, требуемых для реализации операции умножения и вывод соответствующей информации в окно консоли.

#### **5.2.** Решение:

Выполним создание проекта в QР с стандартными настройками.

Разработаем модуль, который будет использоваться в проекте для ускорения (в качестве custom instruction):

```
verilog_labs - Cl_Power.sv

module CI_Power (
    input bit [31:0] dataa,
    input bit [31:0] result

output bit [31:0] result

;

assign result = dataa * datab;

endmodule
```

Далее переходим в Platform Designer. Скопируем PD из *Проект 3*:. Создадим новый компонент, добавим CI Power в PD:





Рис. 5.2. Добавление модуля Custom Instruction.

Его блок будет выглядеть следующим образом:



Puc. 5.3. Блок модуля Custom Instruction.

В качестве операндов у нас будут выступать переключатели (по 4 бита), для них нужно добавить 2 модуля ввода:




Рис. 5.4. Настройки модуля ввода 1.




Рис. 5.5. Настройки модуля ввода 2.

## Выполним все подключения и получим следующую схему в РD:



Рис. 5.6. Подключения в РД.

Schem разработанного устройства приведена ниже:




Рис. 5.7. Схема разработанного устройства.

Справа сверху отображает созданная нами инструкция в белом прямоугольнике. Выполним генерацию и создадим файл верхнего уровня:

```
Verilog_labs-lab6.sv

1 module lab6 (
2 input bit clk,
3 input bit pbb,
4 input bit [7:0] sw,
5 output bit [7:0] led
6 );
7

8 Lab6_nios u0 (
9 .clk_clk (clk), // clk.clk
10 .led_export (led), // led.export
11 .reset_reset_n(pbb), // reset.reset_n
12 .dataa_export (sw[7:4]), // dataa.export
13 .datab_export (sw[3:0]) // datab.export
14 );
15
16 endmodule
```

Выполним компиляцию и выполним назначения для входов и выходов:

Node Name	Direction	Location	I/O Bank	VREF Group	I/O Standard	Reserved	ırrent Streng	Slew Rate	ifferential Pai	ict Preservat
- clk	Input	PIN_23	1	B1_N0	3.3-V LVTTL		8mA (default)			
ut led[7]	Output	PIN_65	4	B4_N0	2.5 V		8mA (default)	2 (default)		
≝ led[6]	Output	PIN_66	4	B4_N0	2.5 V		8mA (default)	2 (default)		
led[5]	Output	PIN_67	4	B4_N0	2.5 V		8mA (default)	2 (default)		
led[4]	Output	PIN_68	4	B4_N0	2.5 V		8mA (default)	2 (default)		
<sup>™</sup> led[3]	Output	PIN_69	4	B4_N0	2.5 V		8mA (default)	2 (default)		
<sup>™</sup> led[2]	Output	PIN_70	4	B4_N0	2.5 V		8mA (default)	2 (default)		
led[1]	Output	PIN_71	4	B4_N0	2.5 V		8mA (default)	2 (default)		
led[0]	Output	PIN_72	4	B4_N0	2.5 V		8mA (default)	2 (default)		
- pbb	Input	PIN_58	4	B4_N0	2.5 V		8mA (default)			
- sw[7]	Input	PIN_88	5	B5_N0	3.3-V LVTTL		8mA (default)			
- sw[6]	Input	PIN_89	5	B5_N0	3.3-V LVTTL		8mA (default)			
- sw[5]	Input	PIN_90	6	B6_N0	3.3-V LVTTL		8mA (default)			
- sw[4]	Input	PIN_91	6	B6_N0	3.3-V LVTTL		8mA (default)			
- sw[3]	Input	PIN_49	3	B3_N0	3.3-V LVTTL		8mA (default)			
- sw[2]	Input	PIN_46	3	B3_N0	3.3-V LVTTL		8mA (default)			
- sw[1]	Input	PIN_25	2	B2_N0	3.3-V LVTTL		8mA (default)			
- sw[0]	Input	PIN_24	2	B2_N0	3.3-V LVTTL		8mA (default)			

Рис. 5.8. Назначения в Pin Planner.

Также добавим файл для временных характеристик:

```
Verilog_labs - SDC1.sdc
  set time format -unit ns -decimal places 3
 create_clock -name {clock} -period 40.000 -waveform {0.000 20.000} [get_ports {clk}]
  derive clock uncertainty
set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {pbb}]
set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[0]}]
set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[1]}]
set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[2]}]
set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[3]}] set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[4]}] set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[5]}] set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[6]}] set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[7]}] set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[7]}]
 set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {altera_reserved_tdi}]
set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {altera_reserved_tms}]
  set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[0]}]
set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led|0}]]
set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[1]}]
set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[2]}]
set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[3]}]
set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[4]}]
set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[5]}]
set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[6]}]
set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[7]}]
  set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {altera_reserved_tdo}]
```

Выполним полную компиляцию и проверим, выполняются ли временные характеристики:




Рис. 5.9. Результат компиляции.

Как видим все временные характеристики выполняются.

Теперь перейдем к созданию проекта Nios II. Сам проект создается с настройками, рассмотренными в *Проект 3*:.

```
Verilog_labs - lab6_source_sw.c
#include "altera_avalon_pio_regs.h"
#include <sys/alt timestamp.h>
int main() {
    int in_b;
alt_u32 num_ticks = 0;
     alt_u32 time1, time2, timer_overhead;
    if (alt_timestamp_start() < 0) printf("Проблема инициализации таймера!\n");
else printf("Процессор Nios II запущен!\n");
printf("Частота процессора - CPU Clock (Гц): %u\n", (unsigned int)alt_timestamp_freq());
     IOWR ALTERA AVALON PIO DATA(LED BASE, 0x00):
         if (alt_timestamp_start() < 0)</pre>
        printf("Проблема иниц
time1 = alt_timestamp();
time2 = alt_timestamp();
                                 пема инициализации таймера!\n"):
          in_a = IORD_ALTERA_AVALON_PIO_DATA(DATA_A_BASE);
          in_b = IORD_ALTERA_AVALON_PIO_DATA(DATA_B_BASE);
          time1 = alt_timestamp();
         led = ALT_CI_CI_PWR(in_a, in_b);
          time2 = alt_timestamp();
          IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, ~led);
          usleep(500000);
```

Данный проект замеряет время работы функции, сначала при написании в коде (закомментирована строка 31 и раскомментирована строка 30) и при использовании Custom Instruction (раскомментирована строка 31 и закомментирована строка 30).

Выполним его компиляцию, сначала при варианте реализации умножения на плате:

```
Problems Tasks Console M Properties

CDT Build Console [lab6_sw]

Inios2-elf-insert lab6_sw.elf --thread_model hal --cpu_name nios2_qsys --qsys true --simulation

Info: (lab6_sw.elf) 4856 Bytes program size (code + initialized data).

Info: 11 KBytes free for stack + heap.

Info: Creating lab6_sw.objdump

nios2-elf-objdump --disassemble --syms --all-header --source lab6_sw.elf >lab6_sw.objdump

[lab6_sw build complete]
```

Рис. 5.10. Результат компиляции.

Как видим, компиляция прошла успешно, запустим код на плате, переключим переключатели несколько раз, результат в консоли:

Рис. 5.11. Результат запуска программы на процессоре.

Как видим, инструкция выполняется за разное количество тиков, в зависимости от данных, а также имеет значение тиков около 100-200.

Также в ходе эксперимента видим дублирование вывода в консоли и на светодиодах.

Теперь выполним компиляцию с вариантом умножения в качестве Custom Instruction:

```
Problems Tasks Console M Properties

CDT Build Console [lab6_sw]

Inios2-elf-insert lab6_sw.elf --thread_model hal --cpu_name nios2_qsys --qsys true --simulation

Info: (lab6_sw.elf) 4856 Bytes program size (code + initialized data).

Info: 11 KBytes free for stack + heap.

Info: Creating lab6_sw.objdump

nios2-elf-objdump --disassemble --syms --all-header --source lab6_sw.elf >lab6_sw.objdump

[lab6_sw build complete]
```

Рис. 5.12. Результат компиляции.

Как видим, размер файла не изменился, однако запустим теперь этот код на плате, переключим переключатели несколько раз, результат в консоли:

```
🖺 Problems 🧧 Tasks 📮 Console 🛗 Nios II Console 🛭 🗏 Properties
lab6_sw Nios II Hardware configuration - cable: USB-Blaster on localhost [USB-0] device ID: 1 instar
                                 Число ticks: 36
Результат: 1
Результат: 3
                                 Число ticks: 36
                                Число ticks: 36
Результат: 21
                                Число ticks: 36
Результат: 21
                                Число ticks: 36
Результат: 7
Результат: 35
                                Число ticks: 36
                                Число ticks: 36
Результат: 35
                                 Число ticks: 36
```

Рис. 5.13. Результат запуска программы на процессоре.

Как видим время выполнения не изменяется и является очень маленьким.

Теперь вместо умножения необходимо реализовать функцию в соответствии с вариантом, а именно: (A + B) \* A - B. Для того, чтоб создать Custom Instruction создадим следующий файл:

```
Verilog_labs - Cl_018.sv

module CI_018 (
   input bit [31:0] dataa,
   input bit [31:0] datab,
   output bit [31:0] result
);

assign result = (dataa + datab) * dataa - dataa;
endmodule
```

Далее все действия аналогичны и в отчете будут опущены.

Программа для NIOS II практически идентична, кроме вызова Custom Instruction:

```
Verilog_labs - lab6_source_sw.c

//led = (in_a + in_b) * in_a - in_a;

led = ALT_CI_CI_018_0(in_a, in_b);
```

Выполним компиляцию и запишем на плату вариант с реализацией логики на процессоре:

```
🖺 Problems 🥒 Tasks 📮 Console 🛗 Nios II Console 🖾 🔲 Properties
lab_6_sw Nios II Hardware configuration - cable: USB-Blaster on localhost [USB-0] device ID: 1 insta
                               Число ticks: 220
Результат: 7
Результат: 7
                               Число ticks: 220
Результат: 0
                               Число ticks: 213
Результат: 16
                               Число ticks: 243
                               Число ticks: 243
Результат: 16
Результат: 72
                               Число ticks: 250
Результат: 48
                               Число ticks: 243
Результат: 48
                               Число ticks: 243
```

Рис. 5.14. Результат запуска на процессоре.

Однако если повторно скомпилировать, но уже Custom Instruction:



Рис. 5.15. Результат запуска на процессоре.

Как видим, тенденция сохраняется и вызов Custom Instruction занимает всего 36 тика, в то время как реализация этой же инструкции на процессоре аж 200 (и колеблется).

Все результаты были показаны преподавателю практики.

# 6. Вывод:

В ходе курсовой работы были изучены различные возможности процессора Nios II.

В первой программе были получены навыки по оптимизации программного кода и уменьшению его объема, занимаемого на кристалле, что позволит делать комплексные проекты тратя минимальные ресурсы на память.

Во втором проекте мы поработали с прерываниями, они позволяют эффективно обрабатывать запросы пользователей к программе.

В третьем проекте был рассмотрен таймер и принцип работы с ним на прерываниях. Таймер рассматривался в двух режимах, а именно sys\_clk\_timer и timestamp. Сравнивая результаты на Рис. 4.8 и Рис. 4.10, видно, что эти таймеры отличаются базовой тактовой частотой, что подтверждает лекционный материал, отсюда и такая большая разница в цифрах. Эти таймеры могут помочь делать какие-то действия с заданной периодичностью (как это было во второй программе), либо измерять время работы программы.

В четвертом проекте были получены навыки по работе с Custom Instruction, было показано, что они работают куда быстрее, чем аналогичные инструкции, реализованные на процессоре. Также были отточены навыки по использованию таймера для замера времени работы программы.