## Приложение Platform Designer

## Приложение Platform Designer

Часть 2


Интерфейсы и компоненты шины Avalon-ST



## Лабораторная 2

## Структура проекта






#### Структура проекта



```
data[3:0]
                                           MyST_source
                                                                        always ff @(posedge csi clk)
     `timescale 1 ps / 1 ps
                                                                            if(rsi reset)
                                                                   14
                                                                                                         cnt int <= 4'd0;
     module MyST source (
                                                                  15
                                                                            else if (aso out0 ready)
                                                                                                         cnt int <= cnt int + 4'd1;</pre>
         //clk and reset
                                                                  16
             input bit csi clk,
                                                   // clock.clk
                                                                       assign aso out0 data = cnt int;
             input bit rsi reset,
                                                  // reset.reset
                                                                  18
 6
         //stream source
                                                                       always ff @(posedge csi_clk)
                                 aso_out0_data, // aso_out0.data
             output bit [3:0]
                                                                            if(rsi reset) aso out0 valid <= 1'b0;</pre>
             input bit
                                 aso out0 ready, // .ready
 8
                                                                                    if ((cnt int \geq 4'd1) & (cnt int<= 4'd4))
                                                                   21
 9
             output bit
                                 aso out0 valid // .valid
                                                                                            aso out0 valid <= 1'b1;
                                                                   22
10
                                                                   23
                                                                                            aso out0 valid <= 1'b0;
                                                                                    else
11
     bit [3:0] cnt int;
                                                                   24
                                                                       endmodule
12
                                                                                                                           13
                                                                                                  10
 clk0
ready
valid
                                                                                                  MyST sink
                                      MyST source
```



Структура проекта



### В **QP** создайте проект




- Рабочая папка: C:\Intel\_trn\Q\_PD\lab\_PD2
- Имя проекта: lab\_PD2
- Модуль верхнего уровня: lab\_PD2
- Тип проекта: Empty Project
- Файлы не добавляются
- Микросхема: может быть любой
  - Плата DE1-SOC- 5CSEMA5F31C6N
  - Плата SoC Kit 5CSXFC6D6F31
  - Плата MAX10\_NEEK 10M50DAF484C6G
  - Плата miniDilabCIV (выбирается по умолчанию) EP4CE6E22C8
  - Плата DE0-nano EP4CE22F17C6
- EDA Tool Settings: Simulation => ModelSim Altera Starter Edition

#### В QР задайте путь к библиотеке IP



Команда: Tools=>Options




## В QP запустите приложение PD



■ Команда: Tools => Platform Designer или иконка



- В PD: сохраните систему под именем lab\_PD2.qsys в рабочей папке проекта
- Убедитесь, что Ваша система выглядит так же, как показано на рисунке ниже







В появляющемся окне настройки каждого компонента нажмите Finish не изменяя настройки компонента - настройка компонентов будет осуществлена после их добавления к системе


- MyST\_source\_component
- Avalon-ST Single Clock FIFO (в строке поиска наберите ST Single Clock )
- MyST\_sink\_component

При добавлении компонентов на закладке Messages будут появляться сообщения об ошибках. На данном этапе на них можно не обращать внимание.

#### Проверьте систему




- Убедитесь в том, что Ваша система выглядит так же, как представленная на рисунке
- Сохраните файл.




## Настройка компонента **clk\_0**

- Щелчком выберите компонент clk\_0
- Переименуйте его в clk
- Выберите команду Edit
- В появившемся окне задайте Reset synchronous edges = Deassert




## Настройка компонента **sc\_fifo\_0**

- Щелчком выберите sc\_fifo\_0
- Переименуйте его в sc\_fifo
- Выберите команду Edit
- В появившемся окне задайте
  - Bits per symbol = 4
  - Остальные параметры так, как на рисунке
- Сохраните файл




## Настройка компонентов


- Щелчком выберите MyST\_source\_0
- Переименуйте его в MyST\_source
- Щелчком выберите MyST\_sink\_0
- Переименуйте его в MyST\_sink
- Проверьте полученную структуру
- Сохраните файл



#### Подключите тактовый сигнал


- На закладке System Contents щелчком выделите интерфейс clk.clk (интерфейс clk компонента clk)
- Выполните команду меню View=>Connections
- В появившемся окне закладки Connections выберите подключение ко всем тактовым входам
- Переключитесь на закладку System Contents
- Нажмите правую клавишу мыши
- Выберите команду Filter=>Clock and Reset Interfaces
- Убедитесь, что соединения выполнены -Ваша система выглядит так же, как представленная на рисунке





#### Подключите сигнал Reset


- На закладке System
   Соntents выполните
   команду меню
   System=>Create Global
   Reset Network
- Убедитесь, что соединения выполнены - Ваша система выглядит так же, как представленная на рисунке
- Сбросьте фильтрац v o нажмите на иконку в нижней части окна System Contents
- Сохраните файл



## Подключите Avalon-ST интерфейсы




- На закладке System Contents щелчком выделите интерфейс MyST\_source.out0
- Нажмите правую клавишу мыши
- Выберите команду Filter=> Avalon-ST Interfaces
- В столбце Connections выполните подключения так, как показано на рисунке
- Сбросьте фильтрацию нажмите на иконку к в нижней части окна System Contents
- Сохраните файл



## Экспортируйте выводы




- На закладке System Contents щелчком выделите интерфейс MyST\_sink.conduir\_end\_0
- Дважды щелкните в поле Export и задайте имя dout
- Сохраните файл




### Проверьте систему

- Убедитесь в том, что
  - Ваша система выглядит так же, как представленная на рисунке
  - Закладка сообщений (Messages) не содержит сообщений.



- Выполните команду: меню View=>Hierarchy
- В окне закладки Hierarchy выделите систему Lab2\_sys [Lab2\_sys.qsys]
- Выполните команду: меню View=>Block Symbol
- Убедитесь, что Ваш символ системы соответствует представленному на рисунке






- Выполните команду: меню View => Clock domains Beta
- Выберите режим отображения Clocks



**Clocks** Resets

Убедитесь в том, что в столбце Connections нет красных точек => нет проблем.

подключения






- Выполните команду: меню View => Clock domains Beta
- Выберите режим отображения Reset



Clocks Resets

Убедитесь в том, что в столбце Connections нет красных точек => нет проблем.


подключения






- Выполните команду: меню System => Show System with Platform Designer Interconnect (Show System with Qsys Interconnect)
- сравните созданную Вами систему и систему с модулями добавленными PD:

– Убедитесь в том, что PD не добавил никаких модулей.






- Выполните команду: меню View=>Schematic
- Убедитесь в том, что система синхронизации Вашей системы выглядит так же, как представленная на рисунке



#### Генерация системы


- В окне PD нажмите кнопку Generate HDL... (правый нижний угол окна)
- Установите режимы так, как показано на рисунке
- Нажмите кнопку Generate
- По окончанию процедуры появится сообщение © Generate: completed successfully.
  - Нажмите кнопку Close
- В окне PD нажмите кнопку Finish (правый нижний угол окна)
- Появится напоминание о необходимости подключить файлы к проекту пакета QP
- Нажмите кнопку ОК.



## Подключите файлы к проекту в Quartus



- B Quartus
  - Выполните Project => Add\Remove Files from project
  - Подключите указанные файлы




## Файл Lab2\_top.sv



Создан с использование файла lab\_PD2\_inst.у


```
lab_PD2_top.sv
                         ×
     `timescale 1 ns / 1 ns
     module lab PD2 top (
          input bit clk,
         input bit reset.
         output bit [3:0] dout
 6
     Lab PD2 UUT (
8
          .clk \ clk  (clk),
          .reset reset n (reset);
10
          .dout export (dout)
11
12
     endmodule
```



#### Анализ и синтез в QP



- B QP
  - Файл lab\_PD2\_top.sv объявите файлом верхнего уровня



Выполните команду Start Analysis and Synthesis




Убедитесь в том, что компиляция завершилась без ошибок и предупреждений

#### Анализ RTL Viewer



- Выполните: меню Tools=>Netlist Viewers => RTL viewer
- Убедитесь в том, что Ваша схема похожа на схему, приведенную на рисунке




#### Файл tb\_lab\_PD2\_top.sv

■ Тест для проверки системы

```
tb_lab_PD2_top.sv
                           ×
      `timescale 1 ns / 1 ns
      module tb_lab_PD2_top ();
          bit clk;
          bit reset :
          bit[3:0] dout;
          always
               #50 \text{ clk} = \sim \text{clk}:
 9
          initial
10
          begin
                       = 1'b0:
11
               clk
12
               reset
                        = 1'b0;
13
               #500:
                        = 1'b1:
14
               reset
15
               #4000;
16
               $stop:
17
          end
18
19
          Lab PD2 top UUT (.*);
      endmodule
20
```






## Hастройка QP для NativeLink




■ Выполните команду : меню
Assignment=>Settings=>Simulation
=>NativeLink settings=>кнопка Test
Benches

Нажмите кнопку New

 Выполните назначения, показанные на рисунке.





#### Синтез в QP



B QP

Выполните команду Start Analysis and Synthesis




Убедитесь в том, что компиляция завершилась без ошибок и предупреждений

#### Запуск моделирования с NativeLink

00

■ Выполните команду : меню Tools=>Run Simulation Tool=>RTL Simulation

Откроется окно (окна) пакета ModelSim





## Загрузка формата временной диаграммы

00

- В окне Wave пакета ModelSim
  - Удалите все временные диаграммы
  - выполните команду: File=>Load и выберите файл waveLab2.do

 В окне Wave пакета ModelSim нажмите кнопку Restart а затем Run -All






### Загрузка формата временной диаграммы



■ В окне Wave пакета ModelSim выполните команду Zoom Full




- Проведите анализ полученной временной диаграммы и убедитесь в правильности работы системы.
- Для чего используется FIFO? Можно ли было обойтись без него?




#### Создание модуля ISSPE

• В пакете Quartus создайте экземпляр модуля ISSPE



#### файл **SP\_unit.qip**

• Добавьте в пакете Quartus к текущему проекту файл SP\_unit.qip



#### Файл для отладки db\_lab2\_PD2\_top.sv


• В пакете Quartus создайте файл для отладки модуля lab2\_PD2\_top

Пример приведен ниже.

```
module db lab PD2 top (
      (* altera attribute = "-name IO STANDARD \"3.3-V LVCMOS\"", chip pin = "R8" *)
     //"23" for miniDilab-CIV
     //"R8" for DE0 nano
    //"N5" for MAX10 NEEK
     input bit clk
 8
        bit reset;
         bit[3:0] dout;
10
     SP_unit u0 (
         .source (reset), // sources.source
         .source clk (clk) // source clk.clk
13
14
    Lab PD2 top UUT (.*);
     endmodule
15
```


#### RTL Viewer db\_lab\_PD2.sv


- В пакете Quartus задайте файл db\_lab\_PD2.sv файлом верхнего уровня
- Осуществите анализ и синтез
- Проверьте структуру, полученную RTL Viewer она должна соответствовать приведенной ниже структуре.



#### lab\_PD2.stp


- Создайте новый файл логического анализатора
- Сохраните его под именем lab\_PD2.stp
- Разрешите его использование в текущем проекте





#### lab\_PD2.stp сигналы для анализа

Выберите сигналы для логического анализатора



#### lab\_PD2.stp настрйка

- Задайте настройки логического анализатора
  - Синхронизация по фронту сигнала **reset**

auto_signaltap_0			Lock mode:				Signal Configuration:	
		ata Enablirigger Enabligger Conditio						
TypeAlia		4	1	41	1 Basic Al ▼		Clock: clk	
<b>\$</b>	lab PD2 top:UUT reset		<	~	<i></i>			
<b>\sigma</b>	2 top:UUT dout[30]		<b>~</b> ]	~	Xh		Data	
<b>*</b>	st source cnt int[30]		<b>~</b> ]		Xh	-	Duta	
<b>\( \begin{align*}                                     </b>	e aso out0 data[30]		~]	$\overline{\mathbf{v}}$	Xh	-	Sample depth: 64	
<u>_</u>	t source aso out0 valid		<b>~</b> ]	<b>✓</b>		-	Sample depair o	
<b>\$</b>	source aso out0 ready		<u> </u>	~	<b>2</b>	-	Segmented: 2 32 sample segments	
<u>_</u>	sc fifo:sc fifo in ready		<b>~</b>	<u>~</u>		-		
<b>\$</b>	n sc fifo:sc fifo in valid		~	<u>~</u>	■ ■	-	Nodes Allocated: • Auto	0
<b>\rightarrow</b>	_ ⊞fo:sc_fifo in_data[30]		~]	<b>✓</b>	Xh	-		
<b>\$</b>	sc fifo:sc fifo out ready		~]	<u>~</u>	<b>2</b>	-	Pipeline Factor: 0	
<b>\$</b>	sc fifo:sc fifo out valid		<b>~</b>	<u>~</u>		-	'	
<b>\rightarrow</b>	:sc fifo out data[30]		~]	<u>~</u>	Xh	-	Storage qualifier:	
<b>*</b>	yst sink cnt int[30]		~]	<u></u>	Xh	-		
<b>\$</b>	:myst sink asi in0 ready		~	~	<b>33</b>		Type: Secontinuous	
<b>\$</b>	k:myst sink asi in0 valid		~	<u></u>	<b>2</b>			
<b>*</b>	sink asi in0 data[30]		<b>~</b>	<u> </u>	Xh		Input port:	
			_					

#### lab\_PD2.stp ожидаемые результаты

• Используя ISSPE для управления сигналом reset получите в логическом анализаторе временную диаграмму, аналогичную приведённой ниже



• Сравните с результатами моделирования



# *Лабораторная 2 ЗАВЕРШЕНА!*