

Санкт-Петербургский политехнический университет Петра Великого
Институт компьютерных наук и кибербезопасности
Высшая школа компьютерных технологий и информационных систем

Отчёт по лабораторной работе № 2_3

Дисциплина: Автоматизация проектирования дискретных
устройств (на английском языке).

Выполнил студент гр. 5130901/10101 _____ Д.Л. Симоновский
(подпись)

Руководитель _____ А.А. Федотов
(подпись)

“07” февраля 2024 г.

Санкт-Петербург

2024

Оглавление

1. Список иллюстраций:	2
2. Задача:	3
3. Решение:	3
4. Вывод:.....	5

1. Список иллюстраций:

Рис. 2.1. Схема разрабатываемого устройства.	3
Рис. 3.1. Код модуля верхнего уровня lab2_3.	4
Рис. 3.2. RTL Viewer модуля lab2_3.	4
Рис. 3.3. Код теста первого класса для модуля lab2_3.	5
Рис. 3.5. Результат моделирования.	5

2. Задача:

На языке Verilog разработать устройство по следующей схеме:




Рис. 2.1. Схема разрабатываемого устройства.

Выводы:

1) Входы:

- CLK – тактовый сигнал.
- $aRSTin$ – вход асинхронного сброса (активный уровень для сброса – 1).
- $[7:0] Din$ – вход данных для управления ШИМ.

2) Выходы:

- PWM – выход ШИМ.

Модули:

1) CNT – счетчик, создаваемый с помощью IP модуля LPM_COUNTER:

- Разрядность: 8 бит.
- Двоичный счетчик на сложение.
- Выход переноса (carry_out).
- Вход асинхронного сброса (clear).

2) CMP – модуль сравнения, создаваемый с помощью IP модуля LPM_COMPARE:

- Два входа по 8 бит.
- $a < b$
- Без знаковый.
- Без конвейеризации.

3) RG – регистр, описываемый на Verilog в файле верхнего уровня:

- arst – вход асинхронного сброса (активный уровень – 1) устанавливает 8'd128.

4) DFF – триггеры, описываемые на Verilog в файле верхнего уровня:

- aset – вход асинхронно устанавливает триггер в 1.

3. Решение:

Создадим модуль верхнего уровня на языке Verilog. Его код будет выглядеть следующим образом:

```

1 module lab2_3 (
2     input      CLK,
3     input      aRSTin,
4     input      [7:0] Din,
5     output reg  PWM
6 );
7
8 // DFF_arst
9 reg t_rst = 1'b1, arst = 1'b1;
10
11 always @(posedge CLK or posedge aRSTin)
12     if (aRSTin) begin
13         t_rst <= 1'b1;
14         arst <= 1'b1;
15     end else begin
16         t_rst <= 1'b0;
17         arst <= t_rst;
18     end
19
20 // RG
21 reg [7:0] Dint = 8'd128;
22 wire      t_cout;
23
24 always @(posedge CLK or posedge arst)
25     if (arst) Dint <= 8'd128;
26     else if (t_cout) Dint <= Din;
27
28 // CNT
29 wire [7:0] Dcnt;
30
31 cnt cnt_inst (
32     .aclr (arst),
33     .clock (CLK),
34     .cout (t_cout),
35     .q (Dcnt)
36 );
37
38 // CMP
39 wire t_pwm;
40
41 cmp cmp_inst (
42     .dataa (Dint),
43     .datab (Dcnt),
44     .alb (t_pwm)
45 );
46
47 // DFF_out
48 always @(posedge CLK or posedge arst)
49     if (arst) PWM <= 1'b1;
50     else PWM <= t_pwm;
51
52 endmodule

```

Рис. 3.1. Код модуля верхнего уровня lab2_3.

Первый блок always описывает два триггера DFF для сигнала асинхронного сброса. Поскольку сброс асинхронный, always реагирует не только на фронт clk, но и на фронт сигнала сброса. Блок RG реализует регистр на выходе сравнителя. Поскольку регистр должен иметь асинхронный сигнал сброса, поэтому always реагирует не только на фронт clk, но и на фронт сигнала сброса.

Блок CNT передает параметры IP-модулю счетчика, полученного из IP-модулей Quartus Prime.

Блок CMP, аналогично CNT, передает параметры IP-модулю сравнителя.

Блок DFF_out – регистр на выходе сравнителя, реагирует как на clk, так и на сигнал асинхронного сброса, устанавливая значение в 1.

Проверим корректность разработанной схемы, используя RTL Viewer:




Рис. 3.2. RTL Viewer модуля lab2_3.

Интересным тут является разделение блока регистров Dint на два. Один блок для регистров с 6 по 0, а второй отдельно для седьмого. Если посмотреть на то, что записывается в Dint, видно, что вход D инвертирован. Это связано с тем, что при сигнале сброса в Dint должно записываться значение 128, именно поэтому регистр хранит инвертированное значение, чтоб при сбросе автоматически устанавливалось значение 128. В остальном схема соответствует ожиданиям.

Далее разработаем тесты первого класса для разработанного модуля:

```

1  `timescale 1ns / 1ns
2  module tb_lab2_3;
3      parameter PERIOD = 10;
4      reg      CLK = 0;
5      reg      aRSTin = 0;
6      reg  [7:0] Din = 0;
7      wire     PWM;
8
9
10     initial begin
11         forever #(PERIOD / 2) CLK = ~CLK;
12     end
13
14     lab2_3 u_lab2_3 (
15         .CLK (CLK),
16         .aRSTin(aRSTin),
17         .Din (Din[7:0]),
18         .PWM(PWM)
19     );
20
21     initial begin
22         Din = 8'd64;
23         #(PERIOD * (256 + 128));
24         Din = 8'd200;
25         #(PERIOD * (256 + 128 + 10));
26         $stop;
27     end
28
29 endmodule

```

Рис. 3.3. Код теста первого класса для модуля lab2_3.

В начале устанавливаем значение 64, однако в регистр модуля оно запишется только когда счетчик досчитает до максимума и даст сигнал carry_out. Поэтому подождем 256 тактов. После этого ждем еще 128 тактов и меняем значение на 200, однако запись произойдет еще через 128 тактов. Смотрим на результат 256 + 10 тактов, чтоб увидеть, как выход сбросится опять до 0. Запустим тестовый файл средствами Quartus Prime.

Результат запуска выглядит следующим образом:




Рис. 3.4. Результат моделирования.

Как видно, получившаяся waveform полностью соответствует ожиданиям и техническому заданию, что свидетельствует о корректно разработанном устройстве.

4. Вывод:

В ходе лабораторной работы было разработано устройство на языке Verilog в соответствии с схемой. Получившееся устройство полностью соответствует техническому заданию. Разработанное устройство – обычный ШИМ (широтно-импульсный модулятор), что видно по выходу PWM. Оно принимает на вход Din величину ШИМ, которая записывается по сигналу t_cout, чтоб не происходило каких-либо помех при смене этого значения в процессе вывода сигнала.

В процессе разработки использовались IP-модули из библиотеки Quartus Prime, стоит отметить, что они сильно ускорили процесс и помогли избавиться от написания стандартных модулей, дав возможность сосредоточиться на основном задании.