

Санкт-Петербургский политехнический университет Петра Великого
Институт компьютерных наук и кибербезопасности
Высшая школа компьютерных технологий и информационных систем

Отчёт по лабораторной работе № 5

Дисциплина: Автоматизация проектирования дискретных
устройств (на английском языке).

Выполнил студент гр. 5130901/10101 _____ Д.Л. Симоновский
(подпись)

Руководитель _____ А.А. Федотов
(подпись)

“09” марта 2024 г.

Санкт-Петербург

2024

Оглавление

| | | |
|-----------|---------------------------------------|-----------|
| 1. | Список иллюстраций: | 2 |
| 2. | Цель упражнения: | 3 |
| 3. | Алгоритм работы проекта: | 3 |
| 4. | Решение: | 3 |
| 5. | Вывод: | 10 |

1. Список иллюстраций:

| | |
|--|----|
| Рис. 4.1. RTL структура LFSR модуля..... | 3 |
| Рис. 4.2. Вейформа для модуля. | 4 |
| Рис. 4.3. RTL Viewer для разработанного модуля. | 5 |
| Рис. 4.4. Результат тестирования модуля. | 6 |
| Рис. 4.5. Данные в памяти. | 6 |
| Рис. 4.6. Результат тестирования модуля. | 7 |
| Рис. 4.7. Данные в памяти гистограммы. | 8 |
| Рис. 4.8. Настройки Signal Tap II. | 8 |
| Рис. 4.9. Настройки ISSP. | 8 |
| Рис. 4.10. Signal Tap II, результат. | 8 |
| Рис. 4.11. RTL схема модуля..... | 9 |
| Рис. 4.12. Результат тестирования модуля. | 9 |
| Рис. 4.13. Данные в памяти. | 10 |
| Рис. 4.14. Настройки Signal Tap II. | 10 |
| Рис. 4.15. Память при $RST = 1$ | 10 |
| Рис. 4.16. Память при $RST = 0$ | 10 |
| Рис. 4.17. Signal Tap II..... | 10 |


```

1 `timescale 1ns / 1ns
2 module tb_LFSR_7_6_3_1_0_F ();
3     bit        CLK;
4     bit        RST;
5     bit        ENA;
6     bit [7:1] LFSR_out;
7
8     LFSR_7_6_3_1_0_F LFSR_7_6_3_1_0_F_inst (.*);
9
10    localparam CLK_PERIOD = 20;
11
12    initial forever #(CLK_PERIOD / 2) CLK = ~CLK;
13
14    bit [7:1] CNT_int = '0;
15
16    bit [7:1] LFSR_out_start = '0;
17
18    initial begin
19        RST = '1;
20        #(CLK_PERIOD * 3 / 4);
21        RST = '0;
22        #(CLK_PERIOD * 5 / 4);
23        ENA = '1;
24        forever begin
25            @(negedge CLK);
26            if (CNT_int == '0) LFSR_out_start = LFSR_out;
27            else if (LFSR_out_start == LFSR_out) break;
28            CNT_int += 1;
29        end
30        #(CLK_PERIOD * 5);
31        $stop;
32    end
33
34 endmodule

```

Данный модуль позволит нам посчитать период. Т.к. степень полинома 7, мы ожидаем период равный 127 ($2^7 - 1$).

Получившаяся вейформа выглядит следующим образом:




Рис. 4.2. Вейформа для модуля.

Как мы видим, мы получили ожидаемый период в 127 единиц.

Теперь создадим модуль для создания гистограммы:

```

1 `timescale 1ns / 1ns
2 module histogram_unit #(
3     parameter MAX_NUMBER = ((1 << 7) - 1),
4     parameter SIZE       = 7
5 ) (
6     input bit        CLK,
7     input bit [7:0] d_in,
8     input bit        RST,
9     input bit        ENA,
10    output bit [
11        SIZE - 1:0] mem_out
12 );
13    bit [SIZE - 1:0] mem_arr[0:MAX_NUMBER];
14
15    bit [SIZE - 1:0] mem_in;
16    bit [7:0] adr_in, adr_clear;
17
18    initial for (int i = 0; i <= MAX_NUMBER; i++) mem_arr[i] = 0;
19
20    assign mem_in = RST ? '0 : (ENA ? mem_arr[adr_in] + 1'b1 : mem_arr[adr_in]);
21    assign adr_in = RST ? adr_clear : d_in;
22
23    always @(posedge CLK) begin : building_histogram
24        mem_arr[adr_in] <= mem_in;
25        mem_out <= mem_arr[adr_in];
26    end
27
28    always_ff @(posedge CLK, negedge RST) begin : clearing_array
29        if (~RST) adr_clear <= '0;
30        else adr_clear <= adr_clear + 1'b1;
31    end
32 endmodule

```

Здесь MAX_NUMBER – параметр, определяющий максимальное число в гистограмме, а SIZE – размерность данных в гистограмме.

Данный модуль использует память mem_arr, в которой каждый такт по введенному адресу (d_in) добавляется единица, также присутствует возможность отчистки памяти, однако для полной отчистки понадобится MAX_NUMBER тактов.

Получившаяся RTL схема выглядит следующим образом:




Рис. 4.3. RTL Viewer для разработанного модуля.

Как можно заметить, тут нет как таковой памяти, все строится на регистрах. Причина этого в том, что мы пытаемся одновременно читать значения из памяти и записывать в неё, из-за чего Quartus решает, что это лучше сделать, используя регистровые схемы.

Это можно исправить, заменив строку 19 на следующую:

```
1 assign mem_in = RST ? '0 : (ENA ? mem_out + 1'b1 : mem_out);
```

Однако это приведет к тому, что вместо увеличения заданного значения на 1, мы будем записывать результат суммы в следующую цифру, поданную на вход. В контексте нашей задачи это практически не повлияет на результат (если мы изначально ожидаем корректность разработанного модуля), однако по моему мнению лучше использовать схему на регистрах. Как от неё избавиться будет рассмотрено позже.

Теперь напомним тест для созданного модуля:

```

1  `timescale 1ns / 1ns
2  module tb_histogram_unit ();
3      parameter SIZE = 5;
4      parameter MAX_NUMBER = 127;
5      bit [$clog2(MAX_NUMBER) - 1:0] d_in;
6      bit                                CLK;
7      bit                                ENA;
8      bit                                RST;
9      bit [                                SIZE - 1:0] mem_out;
10
11      localparam CLK_PERIOD = 20;
12
13      initial forever #(CLK_PERIOD / 2) CLK = ~CLK;
14
15      histogram_unit #(
16          .SIZE      (SIZE),
17          .MAX_NUMBER(MAX_NUMBER)
18      ) histogram_unit_inst (
19          .*
20      );
21
22      initial begin
23          ENA = '1;
24          for (int i = 0; i < (MAX_NUMBER + 1) * 8; i++) begin
25              @(negedge CLK) d_in += 18;
26          end
27          @(negedge CLK)
28          RST = '1;
29          @(negedge CLK)
30          $stop;
31      end
32
33  endmodule

```

Запустим этот тестовый модуль:




Рис. 4.4. Результат тестирования модуля.

Посмотрим данные в памяти:

| Memory Data - /tb_histogram_unit/histogram_u | | | | | | |
|--|----|---|----|---|----|---|
| 00000000 | 0 | 0 | 16 | 0 | 16 | 0 |
| 00000008 | 16 | 0 | 16 | 0 | 16 | 0 |
| 00000010 | 16 | 0 | 16 | 0 | 16 | 0 |
| 00000018 | 16 | 0 | 16 | 0 | 16 | 0 |
| 00000020 | 16 | 0 | 16 | 0 | 16 | 0 |
| 00000028 | 16 | 0 | 16 | 0 | 16 | 0 |
| 00000030 | 16 | 0 | 16 | 0 | 16 | 0 |
| 00000038 | 16 | 0 | 16 | 0 | 16 | 0 |
| 00000040 | 16 | 0 | 16 | 0 | 16 | 0 |
| 00000048 | 16 | 0 | 16 | 0 | 16 | 0 |
| 00000050 | 16 | 0 | 16 | 0 | 16 | 0 |
| 00000058 | 16 | 0 | 16 | 0 | 16 | 0 |
| 00000060 | 16 | 0 | 16 | 0 | 16 | 0 |
| 00000068 | 16 | 0 | 16 | 0 | 16 | 0 |
| 00000070 | 16 | 0 | 16 | 0 | 16 | 0 |
| 00000078 | 16 | 0 | 16 | 0 | 16 | 0 |

Рис. 4.5. Данные в памяти.

Как мы видим, модуль гистограммы корректно обрабатывает входную последовательность, а также очищает данные по RST.

Теперь напишем модуль верхнего уровня, объединив LFSR и модуль гистограммы, чтоб проверить, что в LFSR все случайные числа равновероятны:

```

1  `timescale 1ns / 1ns
2  module lab_MS_SV_3 (
3      input bit      CLK,
4      input bit      RST,
5      input bit      ENA,
6      output bit [6:0] mem_out
7  );
8
9      bit [6:0] LFSR_out;
10     bit [6:0] d_in;
11
12     assign d_in = LFSR_out;
13
14     LFSR_7_6_3_1_0_F LFSR_7_6_3_1_0_F_inst (
15         .CLK,
16         .RST,
17         .ENA,
18         .LFSR_out
19     );
20
21     histogram_unit histogram_unit_inst (
22         .CLK,
23         .d_in,
24         .RST,
25         .ENA,
26         .mem_out
27     );
28
29 endmodule

```

Теперь напишем тестовый модуль:

```

1  `timescale 1ns / 1ns
2  module tb_lab_MS_SV_3 ();
3      bit      CLK;
4      bit      RST;
5      bit      ENA;
6      bit [6:0] mem_out;
7
8      lab_MS_SV_3 lab_MS_SV_3_unit (*);
9
10     localparam CLK_PERIOD = 20;
11
12     initial forever #(CLK_PERIOD / 2) CLK = ~CLK;
13
14     initial begin
15         RST = '1;
16         ENA = '1;
17         #(CLK_PERIOD / 2);
18         RST = '0;
19         repeat(127 * 5) @(negedge CLK);
20         $stop;
21     end
22
23 endmodule

```

Мы 5 раз повторяем период, который был получен ранее, ожидая, что в гистограмме все значения от 1 до 127 будут равны 5. Проверим это:




Рис. 4.6. Результат тестирования модуля.

| Memory Data - /tb_lab_MS_SV_3/lab_MS_SV_3_unit/histogr | | | | | | | | |
|--|---|---|---|---|---|---|---|---|
| 00000000 | 0 | 5 | 5 | 5 | 5 | 5 | 5 | 5 |
| 00000008 | 5 | 5 | 5 | 5 | 5 | 5 | 5 | 5 |
| 00000010 | 5 | 5 | 5 | 5 | 5 | 5 | 5 | 5 |
| 00000018 | 5 | 5 | 5 | 5 | 5 | 5 | 5 | 5 |
| 00000020 | 5 | 5 | 5 | 5 | 5 | 5 | 5 | 5 |
| 00000028 | 5 | 5 | 5 | 5 | 5 | 5 | 5 | 5 |
| 00000030 | 5 | 5 | 5 | 5 | 5 | 5 | 5 | 5 |
| 00000038 | 5 | 5 | 5 | 5 | 5 | 5 | 5 | 5 |
| 00000040 | 5 | 5 | 5 | 5 | 5 | 5 | 5 | 5 |
| 00000048 | 5 | 5 | 5 | 5 | 5 | 5 | 5 | 5 |
| 00000050 | 5 | 5 | 5 | 5 | 5 | 5 | 5 | 5 |
| 00000058 | 5 | 5 | 5 | 5 | 5 | 5 | 5 | 5 |
| 00000060 | 5 | 5 | 5 | 5 | 5 | 5 | 5 | 5 |
| 00000068 | 5 | 5 | 5 | 5 | 5 | 5 | 5 | 5 |
| 00000070 | 5 | 5 | 5 | 5 | 5 | 5 | 5 | 5 |
| 00000078 | 5 | 5 | 5 | 5 | 5 | 5 | 5 | 5 |

Рис. 4.7. Данные в памяти гистограммы.

Как мы видим, результат соответствует ожиданиям.

Теперь разработаем модуль для тестирования на плате:

```

1 module db_lab_MS_SV_3 (
2   (* altera_attribute = "-name IO_STANDARD \"3.3-V LVC MOS\"", chip_pin = "23" *)
3   input bit CLK
4 );
5
6 bit      RST = 1'b1;
7 bit      ENA = 1'b1;
8 bit [6:0] mem_out;
9
10 lab_MS_SV_3 lab_MS_SV_3_ints (.*);
11 SP_unit SP_unit_inst (
12   .source      ({RST, ENA}),
13   .source_clk(CLK)
14 );
15 endmodule

```

Используя ISSP, будем редактировать сигналы RST и ENA, а благодаря Signal Tap II наблюдать за результатом:

| trigger: 2024/03/06 16:05:28 #0 | | Lock mode: Allow all changes | | Signal Configuration: | |
|---------------------------------|-------|-------------------------------------|-------------------------------------|-------------------------------------|---|
| Type | Alias | Name | Data Enable | Trigger Enable | Trigger Conditions |
| | | lab_MS_SV_3:lab_MS_SV_3_ints ENA | <input checked="" type="checkbox"/> | <input type="checkbox"/> | <input checked="" type="checkbox"/> Basic AND |
| | | lab_MS_SV_3:lab_MS_SV_3_ints RST | <input checked="" type="checkbox"/> | <input checked="" type="checkbox"/> | |
| | | ..._7_6_3_1_0_F_inst LFSR_out[7..1] | <input checked="" type="checkbox"/> | <input type="checkbox"/> | |
| | | ...lab_MS_SV_3_ints mem_out[6..0] | <input checked="" type="checkbox"/> | <input type="checkbox"/> | |

Clock: CLK
 Data
 Sample depth: 2 K RAM type: Auto
☐ Segmented: 2 1 K sample segments

Рис. 4.8. Настройки Signal Tap II.

Выполним загрузку разработанного модуля на плату и запустим тестирование, переведя RST в 0:

| | 0 | | | |
|-------|------|-------|-----------|------|
| Index | Type | Alias | Name | Data |
| S1 | | RST | source[1] | 0 |
| S0 | | ENA | source[0] | 1 |

Рис. 4.9. Настройки ISSP.



Рис. 4.10. Signal Tap II, результат.

Как мы видим, LFSR выдает случайные числа, а mem_out увеличивается с 0 до 13 т.е. ведется подсчет циклов с начала работы.

Теперь в соответствии с заданием в модуле histogram необходимо заменить mem_arr на однопортовую память. Проблема состоит в том, что в один такт необходимо выполнить считывание значения из памяти и на основании этого записать в ту же ячейку новые данные. Выполнить это за один такт нереально, поэтому необходимо добавить PLL, который умножит внутреннюю частоту. Схема будет следующей: на фронте clk сохраняется значение на входе d_in, после чего на спаде clk_50 (clk с частотой в 2 раза большей) мы загрузим на вход памяти адрес, а на второй спад мы на вход памяти поместим обновленные данные:

```

1 `timescale 1ns / 1ns
2 module histogram_unit #(
3     parameter MAX_NUMBER = ((1 << 7) - 1),
4     parameter SIZE       = 7
5 )
6 (
7     input bit CLK,
8     input bit [$clog2(MAX_NUMBER) - 1:0] d_in,
9     input bit RST,
10    input bit ENA,
11    output bit [
12        SIZE - 1:0] mem_out
13 );
14
15 bit [SIZE - 1:0] mem_in;
16 bit [$clog2(MAX_NUMBER) - 1:0] adr_in, adr_clear;
17
18 bit [$clog2(MAX_NUMBER) - 1:0] d_in_temp;
19
20 bit clk_50;
21 bit [SIZE - 1:0] mem_out_2;
22
23 RAM RAM_inst (
24     .address(adr_in),
25     .data    (mem_in),
26     .clock   (!clk_50),
27     .wren    (ENA),
28     .q       (mem_out_2)
29 );
30
31 always_ff @(posedge CLK) d_in_temp <= d_in;
32 always_ff @(negedge CLK) mem_out <= mem_out_2;
33
34 PLL PLL_inst (
35     .inclk0(CLK),
36     .c0     (clk_50)
37 );
38
39 assign mem_in = RST ? '0 : (ENA ? mem_out_2 + !CLK : mem_out_2);
40 assign adr_in  = RST ? adr_clear : d_in_temp;
41
42 always_ff @(negedge clk_50) begin : clearing_array
43     if (~RST) adr_clear <= '0;
44     else adr_clear <= adr_clear + 1'b1;
45 end
46
47 endmodule

```

Стоит отметить, что теперь память будет стираться в 2 раза быстрее (по 2 адреса за такт). Посмотрим на то, как выглядит RTL схема модуля:




Рис. 4.11. RTL схема модуля.

Как мы видим, такой способ действительно помог избавиться от регистровой схемы памяти, однако сильно усложнил проект т.к. требует PLL.

Теперь необходимо повторить тестирование этого модуля, чтоб проверить корректность его работы:




Рис. 4.12. Результат тестирования модуля.

