

lab_MS_SV5 задание для самостоятельного выполнения

Описание проекта lab_MS_SV5

Рабочая папка C:\Intel_trn\Q_MS_SV\lab_MS_SV5.

Имя проекта – lab_ms_sv5.

Имя модуля верхнего уровня – lab_ms_sv5.


Файл с описанием – lab_ms_sv5.sv.

Платы для аппаратной отладки проекта

MiniDiLaB-CIV	: Микросхема - EP4CE6E22C8 ,	Вход тактового сигнала (25МГц) – 23
MAX10 NEEK	: Микросхема - 10M50DAF484C6GES ,	Вход тактового сигнала (50МГц) – N5
DE0_nano	: Микросхема - EP4CE22F17C6 ,	Вход тактового сигнала (50МГц) – R8

Структура разрабатываемого устройства.

Структура разрабатываемого устройства приведена на рисунке ниже.



В состав устройства входят:

- Модуль master – ведущее устройство, формирует обращение к двум ведомым устройствам.
- Модули slave_EVEN и slave_ODD – ведомые устройства, управляемые мастером.
- Модуль bus_MM - экземпляр интерфейса, обеспечивающий подключение мастера и ведомых устройств.


Выходы устройства (выделены зеленым цветом):

- CLK – вход тактового сигнала.
- reset – синхронный сброс всех устройств
- D_odd – восьмиразрядный выход
- D_even – восьмиразрядный выход

Алгоритм работы разрабатываемого устройства

Алгоритм работы разрабатываемого устройства определяется алгоритмами работы его модулей:


- Модуль master:
 - содержит КА Мура:
 - 3 состояния (граф переходов приведен ниже) - все переходы между состояниями безусловные:
 - начальное – initSM.
 - пустое – nop.
 - записи данных - wr1D.
 - формирует сигналы
 - address - Адреса (8 бит); комбинационный выход.
 - writedata - Данных (8 бит); комбинационный выход;
 - write - Разрешения записи; комбинационный выход;
 - содержит счетчик cnt (счетчик 8-ми разрядный), его значение используется для формирования адреса (address) и данных (writedata).




- Модуль slave_EVEN - «ведомый_четный»:
 - анализирует address и сигнал write и если: address четный и write = 1, то записывает в свой внутренний регистр значение шины данных (writedata);
 - на выходе – значение внутреннего регистра;
- Модуль slave_ODD - «ведомый_нечетный»:
 - анализирует address и сигнал write и если: address нечетный и write = 1, то записывает в свой внутренний регистр значение шины данных (writedata);
 - на выходе – значение внутреннего регистра;

Программа работы


1. Разработайте описание интерфейса (файл lab_MS_SV5_interface.sv), включающего сигналы CLK и reset. *Пример файла приведен в приложении А.*
2. Используя интерфейс разработайте описание «мастера» (файл master.sv, модуль - master). *Пример файла приведен в приложении А.*
3. Используя интерфейс разработайте описание «ведомого_нечетного» (файл slave_ODD.sv, модуль - slave_ODD). *Пример файла приведен в приложении А.*
4. Используя интерфейс разработайте описание «ведомого_четного» (файл slave_EVEN.sv, модуль - slave_EVEN). *Пример файла приведен в приложении А.*
5. Используя интерфейс разработайте описание модуля верхнего уровня, объединяющего «мастера», «ведомого_нечетного» и «ведомого_четного» (файл lab_ms_sv5.sv, модуль - lab_ms_sv5). *Пример файла приведен в приложении А.*
6. Осуществите компиляцию модуля lab_ms_sv5 в пакете Quartus.
7. С помощью RTL Viewer отобразите структуру устройства.
 - a. Проверьте правильность полученной структуры
 - b. Приведите полученную структуру в отчете



8. Разработайте описание теста (файл tb_lab_MS_SV5.sv, модуль - tb_lab_MS_SV5).
 - a. Тест первого класса – без автоматической проверки (пример приведен ниже).
 - b. Результаты теста (должны быть представлены в отчете): временная диаграмма
 - c. *Пример файла с описанием теста приведен в приложении А.*



- d. По результатам моделирования в ModelSim необходимо доказать работоспособность устройства.
9. Разработайте модуль верхнего уровня для отладки (файл db_lab_MS_SV5.sv, модуль - db_lab_MS_SV5), содержащий:
 - i. модуль lab_ms_sv5;
 - ii. модуль SP_unit (его надо создать в пакете Quartus, используя IP: ISSPE) - модуль, обеспечивающий возможность задания сигнала reset, синхронизируемого тактовым сигналом CLK;
10. Создайте файл lab_ms_sv5.str с такими настройками SignalTapII, чтобы получилась временная диаграмма, аналогичная приведенной ниже (на рисунке показана только часть диаграммы).
 - a. Проверьте ее соответствие с временной диаграммой, полученной при моделировании.



Дополнительное задание


1. Измените описание интерфейса (lab_MS_SV5_interface.sv):
 - a. Добавьте modport для master
 - b. Добавьте modport для slave

Пример в приложении В

2. Соответственно измените описание модулей **master**, **slave_ODD**, **slave_EVEN**

Примеры файлов в приложении В.

3. Осуществите компиляцию модуля lab_ms_sv5 в пакете Quartus.
4. С помощью RTL Viewer отобразите структуру устройства.
 - b. Проверьте правильность полученной структуры
 - c. Приведите полученную структуру в отчете



5. На основе теста из первой части работы осуществите моделирование и убедитесь в правильности работы модифицированного устройства.
6. Создайте файл lab_MS_SV5_dor.stp с такими настройками SignalTapII, чтобы захват данных (для модуля db_lab_MS_SV5.sv, созданного в первой части работы) осуществлялся при проявлении на выходе D_even (или D_odd) данных, соответствующих:

Ваш номер в списке группы + 5.

- a. Приведите файл с настройками SignalTapII и временную диаграмму (в области срабатыванию условия захвата данных) в отчете.

Приложение А

Файл lab_MS_SV5_interface.sv

```
1 interface bus_MM (input bit CLK, input bit reset);
2     bit [7:0] address;
3     bit [7:0] writedata;
4     bit write;
5 endinterface
```

Файл master.sv

```
1 `timescale 1 ns / 1 ns
2 module master (bus_MM bus);
3     enum bit[1:0] {initSM, nop, wr1D} fsm_MM;
4     bit[7:0] cnt;
5     always_ff @ (posedge bus.CLK)
6     if (bus.reset) begin
7         fsm_MM <= initSM;
8         cnt <= '0;
9     end
10 else
11     case (fsm_MM)
12         initSM : fsm_MM <= nop;
13         nop : fsm_MM <= wr1D;
14         wr1D : begin
15             fsm_MM <= nop;
16             cnt <= cnt + 8'd1;
17         end
18     endcase
19     always_comb
20     begin
21         case (fsm_MM)
22             wr1D:
23                 begin
24                     bus.address = cnt;
25                     bus.write = '1;
26                     bus.writedata = cnt;
27                 end
28             default
29                 begin
30                     bus.address = 8'd99;
31                     bus.write = 1'd0;
32                     bus.writedata = 8'd99;
33                 end
34             endcase
35     end
36 endmodule
```

Файл slave_EVEN.sv

```
1 `timescale 1 ns / 1 ns
2 module slave_EVEN (
3     bus_MM bus,
4     output bit[7:0] D_even
5 );
6     always_ff @ (posedge bus.CLK)
7     if (bus.reset) D_even <= '0;
8     else
9         if ((bus.address ==? 8'b???????0) & (bus.write == '1))
10             D_even <= bus.writedata;
11 endmodule
```

Файл slave_ODD.sv

```
1  `timescale 1 ns / 1 ns
2  module slave_ODD (
3      bus_MM    bus,
4      output bit[7:0] D_odd
5  );
6  always_ff @ (posedge bus.CLK)
7  if (bus.reset) D_odd <= '0;
8  else
9      if ((bus.address ==? 8'b??????1) & (bus.write == '1))
10         D_odd <= bus.writedata;
11  endmodule
```

Файл lab_ms_sv5.sv

```
1  `timescale 1 ns / 1 ns
2  module lab_ms_sv5 (
3      input bit CLK,
4      input bit reset,
5      output bit[7:0] D_even,
6      output bit[7:0] D_odd
7  );
8      bus_MM    bus          (.*) ;
9      master    UUT_master   (.*) ;
10     slave_EVEN UUT_slave_EVEN (.*) ;
11     slave_ODD  UUT_slave_ODD (.*) ;
12 endmodule
```

Файл tb_lab_MS_SV5.sv

```
1  `timescale 1 ns / 1 ns
2  module tb_lab_MS_SV5 ();
3      bit CLK;
4      bit reset = '1;
5      bit[7:0] D_even;
6      bit[7:0] D_odd;
7      Lab_MS_SV5 UUT (.*) ;
8  initial
9      forever #5 CLK = ~CLK;
10 initial begin
11     #7;
12     reset = '0;
13     repeat (32) @(negedge CLK);
14     $stop;
15 end
16 endmodule
```

Файл db_lab_MS_SV5.sv

```
1  module db_lab_MS_SV5 (
2      (* altera_attribute = "-name IO_STANDARD \"3.3-V LVC MOS\"", chip_pin = "R8" *)
3      //"23" for miniDilab-CIV
4      //"R8" for DE0_nano
5      //"N5" for MAX10_NEEK
6      input bit CLK
7  );
8      bit reset;
9      bit [7:0] D_even;
10     bit [7:0] D_odd;
11     Lab_MS_SV5 UUT (.*) ;
12     SP_unit SP_ (
13         .source    (reset), // sources.source
14         .source_clk (CLK)    // source_clk.clk
15     );
16 endmodule
```

Приложение В

Файл lab_MS_SV5_interface.sv

```
1  interface bus_MM (input bit CLK, input bit reset);
2      bit [7:0]  address;
3      bit [7:0]  writedata;
4      bit        write;
5
6      modport master (
7          input CLK, reset,
8          output address, writedata, write);
9
10     modport slave (
11         input CLK, reset,
12         input address, writedata, write);
13 endinterface
```

Файл master.sv

```
1  `timescale 1 ns / 1 ns
2  module master (bus_MM.master bus);
3      enum bit[1:0] {initSM, nop, wr1D} fsm_MM;
4      bit[7:0] cnt;
5      always_ff @ (posedge bus.CLK)
6      if (bus.reset) fsm_MM <= initSM;
7      else
8          case (fsm_MM)
9              initSM : fsm_MM <= nop;
10             nop    : fsm_MM <= wr1D;
11             wr1D   : begin
12                 fsm_MM <= nop;
13                 cnt <= cnt + 8'd1;
14             end
15         endcase
16     always_comb
17     begin
18         case (fsm_MM)
19             wr1D:
20                 begin
21                     bus.address    = cnt;
22                     bus.write     = '1;
23                     bus.writedata = cnt;
24                 end
25             default
26                 begin
27                     bus.address    = 8'd99;
28                     bus.write     = 1'd0;
29                     bus.writedata = 8'd99;
30                 end
31         endcase
32     end
33 endmodule
```


Файл slave_EVEN.sv

```
1  `timescale 1 ns / 1 ns
2  module slave_EVEN
3      bus_MM.slave bus,
4      output bit[7:0] D_even
5  );
6  always_ff @ (posedge bus.CLK)
7  if (bus.reset) D_even <= '0;
8  else
9      if ((bus.address ==? 8'b??????0) & (bus.write == '1))
10         D_even <= bus.writedata;
11  endmodule
```

Файл slave_ODD.sv

```
1  `timescale 1 ns / 1 ns
2  module slave_ODD
3      bus_MM.slave bus,
4      output bit[7:0] D_odd
5  );
6  always_ff @ (posedge bus.CLK)
7  if (bus.reset) D_odd <= '0;
8  else
9      if ((bus.address ==? 8'b??????1) & (bus.write == '1))
10         D_odd <= bus.writedata;
11  endmodule
```