

Санкт-Петербургский политехнический университет Петра Великого
Институт компьютерных наук и кибербезопасности
Высшая школа компьютерных технологий и информационных систем

Отчёт курсовой работе. Часть 2

Дисциплина: Автоматизация проектирования дискретных
устройств (на английском языке).

Выполнил студент гр. 5130901/10101 _____ Д.Л. Симоновский
(подпись)

Руководитель _____ А.А. Федотов
(подпись)

“13” мая 2024 г.

Санкт-Петербург

2024

Оглавление

1. Список иллюстраций:	2
2. Проект 1:	4
2.1. Структура проекта:	4
2.2. Решение:	4
3. Проект 2:	16
3.1. Структура проекта:	16
3.2. Решение:	16
4. Проект 3:	20
4.1. Структура проекта:	20
4.2. Решение:	20
5. Проект 3:	25
5.1. Структура проекта:	25
5.2. Решение:	26
6. Вывод:	33

1. Список иллюстраций:

Рис. 2.1. Структура разрабатываемого проекта.....	4
Рис. 2.2. Настройки для QP.	4
Рис. 2.3. Настройки модуля счетчика.	5
Рис. 2.4. Настройка модуля памяти.	5
Рис. 2.5. Модуль ввода для светодиодов.	6
Рис. 2.6. Модуль ввода для кнопки.	6
Рис. 2.7. Модуль JTAG UART.	7
Рис. 2.8. Настройки вектора для Nios II.	7
Рис. 2.9. Platform Designer.	7
Рис. 2.10. Schematic в Platform Designer.	8
Рис. 2.11. System Interconnections.	8
Рис. 2.12. RTL Viewer.....	9
Рис. 2.13. Pin Planner.	9
Рис. 2.14. Результат компиляции.....	10
Рис. 2.15. Создание проекта для Nios II.	11
Рис. 2.16. Создание файла с исходным кодом.	11
Рис. 2.17. Настройки BSP.....	12
Рис. 2.18. Компиляция программы.	12
Рис. 2.19. Приветственные сообщения после запуска.	12
Рис. 2.20. Консоль после нескольких нажатий на pba.	12
Рис. 2.21. Новые настройки для BSP.....	13
Рис. 2.22. Компиляция проекта с новыми настройками BSP.....	13
Рис. 2.23. Результат компиляции.....	14
Рис. 2.24. Optimization level: size. У lab3_sw_bsp.....	14
Рис. 2.25. Optimization level: size. У lab3_sw.	15
Рис. 2.26. Компиляция после выставления настроек оптимизации.	15
Рис. 2.27. Результат запуска программы и нескольких переключений pba.	15
Рис. 3.1. Структура разрабатываемого проекта.....	16
Рис. 3.2. Настройки для QP.	16
Рис. 3.3. Новые настройки модуля PIO.	17
Рис. 3.4. Подключение прерываний к процессору.	17
Рис. 3.5. Назначения в Pin Planner.	17
Рис. 3.6. Результат компиляции.....	18
Рис. 3.7. Результат компиляции.....	19
Рис. 3.8. Консоль проекта после записи программы.	19
Рис. 3.9. Консоль после нескольких запусков программы.	20
Рис. 4.1. Структура разрабатываемого проекта.....	20
Рис. 4.2. Настройки для QP.	21
Рис. 4.3. Настройки компонента timer.....	21
Рис. 4.4. Подключение таймера к процессору.	21
Рис. 4.5. Назначения в Pin Planner.	22
Рис. 4.6. Результат компиляции.....	23
Рис. 4.7. Результат компиляции.....	24
Рис. 4.8. Результат запуска программы на плате.	24
Рис. 4.9. Результат запуска программы на плате.	24
Рис. 4.10. Результат запуска программы на плате.	25
Рис. 5.1. Структура разрабатываемого проекта.....	26
Рис. 5.2. Добавление модуля Custom Instruction.	27
Рис. 5.3. Блок модуля Custom Instruction.	27
Рис. 5.4. Настройки модуля ввода 1.	27
Рис. 5.5. Настройки модуля ввода 2.	28

Рис. 5.6. Подключения в PD.	28
Рис. 5.7. Схема разработанного устройства.....	29
Рис. 5.8. Назначения в Pin Planner.	29
Рис. 5.9. Результат компиляции.....	30
Рис. 5.10. Результат компиляции.....	31
Рис. 5.11. Результат запуска программы на процессоре.....	31
Рис. 5.12. Результат компиляции.....	32
Рис. 5.13. Результат запуска программы на процессоре.....	32
Рис. 5.14. Результат запуска на процессоре.	32
Рис. 5.15. Результат запуска на процессоре.	33

2. Проект 1:

2.1. Структура проекта:

Структура разрабатываемого проекта приведена ниже:




Рис. 2.1. Структура разрабатываемого проекта.

Под управлением процессора NIOSII обеспечивается:

- Опрос состояния кнопки pba.
- Формирование на консоли сообщений о нажатой кнопке.
- При каждом нажатии кнопки pba происходит изменение номера включенного светодиода от led1 к led8 на одну позицию (с циклическим переходом от led8 к led1).

2.2. Решение:

Выполним создание проекта в QP со следующими настройками:




Рис. 2.2. Настройки для QP.

Далее переходим в Platform Designer и начинаем реализовывать схему с Рис. 2.1. Начнем с модуля clk:




Рис. 2.3. Настройки модуля счетчика.

Добавим модуль памяти для процессора Nios II со следующими настройками:




Рис. 2.4. Настройка модуля памяти.

Также необходим модуль вывода для светодиодов, добавим его со следующими настройками:




Рис. 2.5. Модуль ввода для светодиодов.

И модуль ввода для кнопки:




Рис. 2.6. Модуль ввода для кнопки.

Для того, чтоб процессор мог отправлять нам какие-то данные, добавим модуль UART:




Рис. 2.7. Модуль JTAG UART.

Также необходимо добавить сам процессор с обычными настройками и следующими настройками вектора ошибок и сброса:




Рис. 2.8. Настройки вектора для Nios II.

Выполним соединения в Platform Designer созданных модулей следующим образом:




Рис. 2.9. Platform Designer.

Посмотрим, как выглядит Schematic:




Рис. 2.10. Schematic в Platform Designer.

Как мы видим разработанная схема похожа на Рис. 2.1., что свидетельствует о корректности разработанного устройства.

Посмотрим на Interconnections, которые были добавлены в разработанной схеме:

Use	Connections	Name	Description	Export	Clock	Base	End	IRQ	Ti
<input checked="" type="checkbox"/>		mm_interconnect_0	MM Interconnect	Double-click to export	clk				
<input checked="" type="checkbox"/>		clk_clk	Clock Input	Double-click to export	[clk_clk]				
<input checked="" type="checkbox"/>		nios2_qsys_reset	Reset Input	Double-click to export	[clk_clk]				
<input checked="" type="checkbox"/>		nios2_qsys_data_0	Avalon Memory Mapped Slave	Double-click to export	[clk_clk]	0x0000	0xffff		
<input checked="" type="checkbox"/>		nios2_qsys_instr_0	Avalon Memory Mapped Slave	Double-click to export	[clk_clk]	0x0000	0xffff		
<input checked="" type="checkbox"/>		buttons_s1	Avalon Memory Mapped Master	Double-click to export	[clk_clk]				
<input checked="" type="checkbox"/>		jtag_uart_avalon_0	Avalon Memory Mapped Master	Double-click to export	[clk_clk]				
<input checked="" type="checkbox"/>		led_s1	Avalon Memory Mapped Master	Double-click to export	[clk_clk]				
<input checked="" type="checkbox"/>		nios2_qsys_debug_0	Avalon Memory Mapped Master	Double-click to export	[clk_clk]				
<input checked="" type="checkbox"/>		onchip_mem_s1	Avalon Memory Mapped Master	Double-click to export	[clk_clk]				
<input checked="" type="checkbox"/>		irq_mapper	Merlin IRQ Mapper	Double-click to export	clk				
<input checked="" type="checkbox"/>		clk_reset	Reset Input	Double-click to export	[clk]				
<input checked="" type="checkbox"/>		receiver0	Interrupt Receiver	Double-click to export	[clk]			IRQ 0	IRQ 0
<input checked="" type="checkbox"/>		sender	Interrupt Sender	Double-click to export	[clk]				
<input checked="" type="checkbox"/>		rst_controller	Merlin Reset Controller	Double-click to export	clk				
<input checked="" type="checkbox"/>		reset_in0	Reset Input	Double-click to export	[clk]				
<input checked="" type="checkbox"/>		reset_out	Reset Output	Double-click to export	[clk]				
<input checked="" type="checkbox"/>		rst_translator	Reset Translator	Double-click to export	clk				
<input checked="" type="checkbox"/>		clk_in_reset	Reset Input	Double-click to export	[clk]				
<input checked="" type="checkbox"/>		out_reset	Reset Output	Double-click to export	[clk]				
<input checked="" type="checkbox"/>		clk	Clock Source	Double-click to export	clk				
<input checked="" type="checkbox"/>		clk_in	Clock Input	Double-click to export	exported [clk_in]				
<input checked="" type="checkbox"/>		clk_in_reset	Reset Input	Double-click to export	clk				
<input checked="" type="checkbox"/>		clk	Clock Output	Double-click to export	clk				
<input checked="" type="checkbox"/>		clk_reset	Reset Output	Double-click to export	clk				

Рис. 2.11. System Interconnections.

Как мы видим, появилось 4 новых модуля.

rst_controller служит для сброса процессора и памяти, а также передает сигнал сброса в rst_translator, а он в свою очередь занимается сбросом периферии.

irq_mapper занимается, как понятно из названия, прерываниями.

mm_interconnect_0 отвечает за передачу данных между периферией и процессором.

Выполним генерацию разработанного устройства и создадим файл верхнего уровня:

```

Verilog_labs - lab3.sv

1 module lab3 (
2     input bit    clk,
3     input bit    pbb,
4     input bit    pba,
5     output bit [7:0] led
6 );
7
8 Lab3_nios u0 (
9     .clk_clk      (clk), // clk.clk
10    .reset_reset_n(pbb), // reset.reset_n
11    .led_export   (led), // led.export
12    .pba_export   (pba)  // pba.export
13 );
14
15 endmodule

```

Выполним компиляцию и посмотрим на результат в RTL Viewer:




Рис. 2.12. RTL Viewer.

Данная схема аналогична приведенной в методических материалах, что свидетельствует о корректности разработанного устройства.

Далее выполним назначения входов и выходов в Pin Planner:

Node Name	Direction	Location	I/O Bank	VREF Group	I/O Standard
in altera_reserved_tck	Input				2.5 V ...fault)
in altera_reserved_tdi	Input				2.5 V ...fault)
out altera_reserved_tdo	Output				2.5 V ...fault)
in altera_reserved_tms	Input				2.5 V ...fault)
in clk	Input	PIN_23	1	B1_N0	2.5 V ...fault)
out led[7]	Output	PIN_65	4	B4_N0	2.5 V ...fault)
out led[6]	Output	PIN_66	4	B4_N0	2.5 V ...fault)
out led[5]	Output	PIN_67	4	B4_N0	2.5 V ...fault)
out led[4]	Output	PIN_68	4	B4_N0	2.5 V ...fault)
out led[3]	Output	PIN_69	4	B4_N0	2.5 V ...fault)
out led[2]	Output	PIN_70	4	B4_N0	2.5 V ...fault)
out led[1]	Output	PIN_71	4	B4_N0	2.5 V ...fault)
out led[0]	Output	PIN_72	4	B4_N0	2.5 V ...fault)
in pba	Input	PIN_64	4	B4_N0	2.5 V ...fault)
in pbb	Input	PIN_58	4	B4_N0	2.5 V ...fault)
<<new node>>					

Рис. 2.13. Pin Planner.

Также добавим .sdc файл с временными требованиями:




Рис. 2.15. Создание проекта для Nios II.

Создадим файл с исходным кодом:




Рис. 2.16. Создание файла с исходным кодом.

Код приведен ниже:

```
Verilog_labs - lab3_source.c
1 #include "system.h"
2 #include "altera_avalon_pio_regs.h"
3 #include <unistd.h>
4 #include <stdio.h>
5 #define NONE_PRESSED 0x1
6 #define DEBOUNCE 50000
7
8 int main (void) {
9     int buttons;
10    int led = 0x00;
11
12    printf("Привет!\nПроцессор Nios II запущен!\n");
13    printf("Нажмите кнопку pba на плате miniDILab-CIV\n\n");
14
15    IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, led);
16
17    while (1) {
18        buttons = IORD_ALTERA_AVALON_PIO_DATA(BUTTONS_BASE);
19
20        if (buttons != NONE_PRESSED) {
21            printf("Нажата кнопка pba\n");
22
23            if (led >= 0x80 || led == 0x00) led = 0x01;
24            else led = led << 1;
25
26            IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, ~led);
27
28            usleep(DEBOUNCE);
29            while(buttons != NONE_PRESSED)
30                buttons = IORD_ALTERA_AVALON_PIO_DATA(BUTTONS_BASE);
31            usleep(DEBOUNCE);
32        }
33    }
34 }
```

При старте в консоль выводятся сообщения, а все светодиоды зажигаются (0 – активный).

Далее в цикле считывается значение с кнопки до тех пор, пока она не будет нажата. В случае нажатия происходит циклический сдвиг 1 в переменной, и она выводится на светодиоды в инвертированном виде, таким образом будет гореть только тот светодиод, которому соответствовала единица в переменной led.

После этого включается задержка, чтоб избежать дребезга.

Выполним следующие настройки для BSP, чтоб уменьшить объем проекта:




Рис. 2.17. Настройки BSP.

И выполним компиляцию:




Рис. 2.18. Компиляция программы.

Компиляция прошла успешно.

Теперь запишем проект на плату и посмотрим на результат в консоли:




Рис. 2.19. Приветственные сообщения после запуска.

Как мы видим, после запуска действительно появились приветственные сообщения.

Выполним несколько нажатий на rba:




Рис. 2.20. Консоль после нескольких нажатий на rba.

После каждого нажатия появляется надпись, а также светодиод сдвигается левее. По достижению led8 он переходит к led1, как и было задумано.

Теперь выполним анализ размера файла после компиляции при различных настройках. Поставим следующие настройки для BSP:




Рис. 2.21. Новые настройки для BSP.

Выполним генерацию этого BSP и компиляцию проекта:



Рис. 2.22. Компиляция проекта с новыми настройками BSP.

Видим, что для компиляции не хватило памяти устройства, а именно 20240 байт. Вернем настройки в прошлую форму, чтоб файл мог поместиться в выделенной памяти. Проэкспериментируем теперь с кодом, заменим printf на более легкие alt_printf. Они более ограничены в функционали, однако для задачи вывода текста на экран вполне подходят:

```

Verilog_labs - lab3_source.c
1 #include "system.h"
2 #include "altera_avalon_pio_regs.h"
3 #include <unistd.h>
4 #include <stdio.h>
5 #include "sys\alt_stdio.h"
6 #define NONE_PRESSED 0x1
7 #define DEBOUNCE 50000
8
9 int main (void) {
10     int buttons;
11     int led = 0x00;
12
13     alt_printf("Привет!\nПроцессор Nios II запущен!\n");
14     alt_printf("Нажмите кнопку pba на плате mini01Lab-CIV\n\n");
15
16     IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, led);
17
18     while (1) {
19         buttons = IORD_ALTERA_AVALON_PIO_DATA(BUTTONS_BASE);
20
21         if (buttons != NONE_PRESSED) {
22             alt_printf("Нажата кнопка pba\n");
23
24             if (led >= 0x80 || led == 0x00) led = 0x01;
25             else led = led << 1;
26
27             IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, ~led);
28
29             usleep(DEBOUNCE);
30             while(buttons != NONE_PRESSED)
31                 buttons = IORD_ALTERA_AVALON_PIO_DATA(BUTTONS_BASE);
32             usleep(DEBOUNCE);
33         }
34     }
35 }

```

Выполним компиляцию и получим следующий результат:

```

Problems Tasks Console Properties
CDT Build Console [lab3_sw]
nios2-elf-gcc -T'../lab3_sw_bsp/linker.x' -msys-crt0=../lab3_sw_bsp/obj/HAL/src/crt0.o' -msys-
nios2-elf-insert lab3_sw.elf --thread_model hal --cpu_name nios2_qsys --qsys true --simulation_ena
Info: (lab3_sw.elf) 2580 Bytes program size (code + initialized data).
Info: 13 KBytes free for stack + heap.
Info: Creating lab3_sw.objdump
nios2-elf-objdump --disassemble --syms --all-header --source lab3_sw.elf >lab3_sw.objdump
[lab3_sw build complete]

13:22:33 Build Finished (took 1s.676ms)

```

Рис. 2.23. Результат компиляции.

Как мы видим, размер файла стал меньше, как и ожидалось.

Попробуем еще уменьшить размер файла, выставим настройки оптимизации по размеру файла:




Рис. 2.24. Optimization level: size. У lab3_sw_bsp.




Рис. 2.25. Optimization level: size. У lab3_sw.

Повторим компиляцию:

```

CDT Build Console [lab3_sw]
Info: Building lab3_sw.elf
nios2-elf-g++ -T'./lab3_sw_bsp/linker.x' -msys-crt0='./lab3_sw_bsp/obj/HAL/src/crt0.o' -msy
nios2-elf-insert lab3_sw.elf --thread_model hal --cpu_name nios2_qsys --qsys true --simulation_e
Info: (lab3_sw.elf) 1728 Bytes program size (code + initialized data).
Info: 14 KBytes free for stack + heap.
Info: Creating lab3_sw.objdump
nios2-elf-objdump --disassemble --syms --all-header --source lab3_sw.elf >lab3_sw.objdump
[lab3_sw build complete]

14:11:24 Build Finished (took 1s.671ms)

```

Рис. 2.26. Компиляция после выставления настроек оптимизации.

Видим, что размер файла уменьшился еще сильнее, до 1728 байт.

Повторно запрограммируем плату и убедимся, что результат выполнения не изменился:




Рис. 2.27. Результат запуска программы и нескольких переключений pba.

Как мы видим, программа работает так же, как и до оптимизаций.

3. Проект 2:

3.1. Структура проекта:

Структура разрабатываемого проекта приведена ниже:




Рис. 3.1. Структура разрабатываемого проекта.

Под управлением процессора NIOSII обеспечивается:

- Работа по прерываниям от нажатия кнопки pba.
- Формирование на консоли сообщений о нажатой кнопке.
- При каждом нажатии кнопки pba происходит изменение номера включенного светодиода от led1 к led8 на одну позицию (с циклическим переходом от led8 к led1).

3.2. Решение:

Выполним создание проекта в QP со следующими настройками:




Рис. 3.2. Настройки для QP.

Далее переходим в Platform Designer. Скопируем PD из *Проект 1*.

Для того, чтоб мы могли работать с кнопками по прерываниям необходимо выполнить следующие настройки с модулем PIO:




Рис. 3.3. Новые настройки модуля PIO.

Также необходимо подключить прерывания к процессору:




Рис. 3.4. Подключение прерываний к процессору.

Выполним генерацию модуля и создадим файл верхнего уровня:

```
Verilog_labs - lab4.sv

1 module lab4 (
2     input bit    clk,
3     input bit    pbb,
4     input bit    pba,
5     output bit [7:0] led
6 );
7
8 Lab4_nios u0 (
9     .clk_clk      (clk), // clk.clk
10    .reset_reset_n(pbb), // reset.reset_n
11    .led_export    (led), // led.export
12    .pba_export    (pba), // pba.export
13 );
14
15 endmodule
```

Выполним компиляцию и выполним назначения для входов и выходов:

Node Name	Direction	Location	I/O Bank	VREF Group	I/O Standard	Reserved	Current Strength	Slew Rate	Differential Pair	IO Preservation
altera_...ved_tck	Input				2.5 V ...fault)		8mA (default)			
altera_...rved_tdi	Input				2.5 V ...fault)		8mA (default)			
altera_...ved_tdo	Output				2.5 V ...fault)		8mA (default)	2 (default)		
altera_...ved_tms	Input				2.5 V ...fault)		8mA (default)			
clk	Input	PIN_23	1	B1_N0	3.3-V LVTTTL		8mA (default)			
led[7]	Output	PIN_65	4	B4_N0	2.5 V ...fault)		8mA (default)	2 (default)		
led[6]	Output	PIN_66	4	B4_N0	2.5 V ...fault)		8mA (default)	2 (default)		
led[5]	Output	PIN_67	4	B4_N0	2.5 V ...fault)		8mA (default)	2 (default)		
led[4]	Output	PIN_68	4	B4_N0	2.5 V ...fault)		8mA (default)	2 (default)		
led[3]	Output	PIN_69	4	B4_N0	2.5 V ...fault)		8mA (default)	2 (default)		
led[2]	Output	PIN_70	4	B4_N0	2.5 V ...fault)		8mA (default)	2 (default)		
led[1]	Output	PIN_71	4	B4_N0	2.5 V ...fault)		8mA (default)	2 (default)		
led[0]	Output	PIN_72	4	B4_N0	2.5 V ...fault)		8mA (default)	2 (default)		
pba	Input	PIN_64	4	B4_N0	2.5 V ...fault)		8mA (default)			
pbb	Input	PIN_58	4	B4_N0	2.5 V ...fault)		8mA (default)			
<<new node>>										


Рис. 3.5. Назначения в Pin Planner.

Также добавим файл для временных характеристик:

```
Verilog_labs - SDC1.sdc

1  #####
2  # Time Information
3  #####
4
5  set_time_format -unit ns -decimal_places 3
6
7  #####
8  # Create Clock
9  #####
10
11 create_clock -name {clock} -period 40.000 -waveform {0.000 20.000} [get_ports {clk}]
12
13 #####
14 # Set Clock Uncertainty
15 #####
16
17 derive_clock_uncertainty
18
19 #####
20 # Set Input Delay
21 #####
22
23 set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {pbb}]
24 set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {pba}]
25
26
27 set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {altera_reserved_tdi}]
28 set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {altera_reserved_tms}]
29
30
31 #####
32 # Set Output Delay
33 #####
34
35 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[0]}]
36 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[1]}]
37 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[2]}]
38 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[3]}]
39 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[4]}]
40 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[5]}]
41 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[6]}]
42 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[7]}]
43
44 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {altera_reserved_tdo}]
```

Выполним полную компиляцию и проверим, выполняются ли временные характеристики:



Flow Summary	
<<Filter>>	
Flow Status	Successful - Fri May 03 14:35:34 2024
Quartus Prime Version	18.1.0 Build 625 09/12/2018 SJ Lite Edition
Revision Name	lab4
Top-level Entity Name	lab4
Family	Cyclone IV E
Device	EP4CE6E22C8
Timing Models	Final
Total logic elements	2,946 / 6,272 (47 %)
Total registers	1925
Total pins	11 / 92 (12 %)
Total virtual pins	0
Total memory bits	141,312 / 276,480 (51 %)
Embedded Multiplier 9-bit elements	0 / 30 (0 %)
Total PLLs	0 / 2 (0 %)

Рис. 3.6. Результат компиляции.

Как видим все временные характеристики выполняются.

Теперь перейдем к созданию проекта Nios II. Сам проект создается с настройками, рассмотренными в *Проект 1*:. Текст программы приведен ниже:

```

Verilog_labs - lab4_source.c
1 #include "system.h"
2 #include "altera_avalon_pio_regs.h"
3 #include <unistd.h>
4 #include "sys\alt_irq.h"
5 #include "sys\alt_stdio.h"
6 #define DEBOUNCE 100000
7
8 static void buttons_isr(void* context) {
9     volatile int* button_val_ptr = (volatile int *) context;
10    *button_val_ptr = IORD_ALTERA_AVALON_PIO_EDGE_CAP(BUTTONS_BASE);
11    IOWR_ALTERA_AVALON_PIO_EDGE_CAP(BUTTONS_BASE, 0x3);
12    usleep(DEBOUNCE);
13 }
14
15 int main() {
16     volatile int buttons;
17     int led = 0x00;
18     buttons = 0;
19
20     IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, led);
21     IOWR_ALTERA_AVALON_PIO_IRQ_MASK(BUTTONS_BASE, 0x1);
22     IOWR_ALTERA_AVALON_PIO_EDGE_CAP(BUTTONS_BASE, 0x1);
23     alt_ic_isr_register(BUTTONS_IRQ_INTERRUPT_CONTROLLER_ID, BUTTONS_IRQ, buttons_isr, (void*)&buttons, 0x0);
24
25     alt_printf("Процессор Nios II запущен!\n");
26     alt_printf("Нажмите кнопку pba\n\n");
27
28     while(1) {
29         if (buttons != 0) {
30             alt_printf("Нажата кнопка pba\n");
31             if (led == 0x00 || led == 0x00) led = 0x01;
32             else led = led << 1;
33             buttons = 0;
34             IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, ~led);
35         }
36     }
37     return 0;
38 }


```

Функция `buttons_isr` должна вызываться при нажатии кнопки. Она записывает 1 при нажатии в переданную переменную, после этого она очищает все позиции захвата и запускает паузу в этой функции.

Основная функция зажигает све светодиоды, включает прерывания для кнопки, сбрасывает позицию захвата и регистрирует функцию, которую вызывать при прерывании.

Далее уходим в бесконечный цикл, когда срабатывает прерывание значение переменной `buttons` устанавливается в 1 и мы реагируем на это, сдвигая зажженный светодиод.

Выполним компиляцию:



```


CDT Build Console [lab4_sw]
nios2-elf-gcc -xc -MP -MMD -c -I../lab4_sw_bsp//HAL/inc -I../lab4_sw_bsp/ -I../lab4_sw_bsp//c
Info: Linking lab4_sw.elf
nios2-elf-g++ -T'../lab4_sw_bsp//linker.x' -msys-crt0='../lab4_sw_bsp//obj/HAL/src/crt0.o' -
nios2-elf-insert lab4_sw.elf --thread_model hal --cpu_name nios2_qsys --qsys true --simulatio
Info: (lab4_sw.elf) 2560 Bytes program size (code + initialized data).
Info: 13 KBytes free for stack + heap.
Info: Creating lab4_sw.objdump
nios2-elf-objdump --disassemble --syms --all-header --source lab4_sw.elf >lab4_sw.objdump
[lab4_sw build complete]

16:01:42 Build Finished (took 1s.818ms)

```

Рис. 3.7. Результат компиляции.

Как видим размер проекта равен 2560 байт. Запишем его на плату, тогда в консоли увидим:



```

lab4_sw Nios II Hardware configuration - cable: USB-Blaster on localhost [USB-0] device ID: 1 instance
Процессор Nios II запущен!
Нажмите кнопку pba

```

Рис. 3.8. Консоль проекта после записи программы.

Нажмем кнопку несколько раз, будет следующий результат:

```

lab4_sw Nios II Hardware configuration - cable: USB-Blaster on localhost [USB-0] device ID: 1 instance ID: 0
Процессор Nios II запущен!
Нажмите кнопку pba

Нажата кнопка pba
Нажата кнопка pba
Нажата кнопка pba
Нажата кнопка pba
Нажата кнопка pba
Нажата кнопка pba

```

Рис. 3.9. Консоль после нескольких запусков программы.

Как мы видим программа работает корректно в соответствии с ожиданиями.

4. Проект 3:

4.1. Структура проекта:

Структура разрабатываемого проекта приведена ниже:




Рис. 4.1. Структура разрабатываемого проекта.

Под управлением процессора NIOSII обеспечивается:

- Циклический вывод на светодиоды платы miniDiLab значений 0x03; 0x0c; 0x30; 0xc0 с формированием на консоли соответствующего сообщения.
- Измерение числа ticks, необходимых для выполнения 4 итераций циклического вывода значений на светодиоды.
- Отображение на консоли:
 - числа ticks в секунду (частоты)
 - числа ticks, требуемых на выполнение 4 итераций циклического вывода значений на светодиоды.

4.2. Решение:

Выполним создание проекта в QP со следующими настройками:




Рис. 4.2. Настройки для QP.

Далее переходим в Platform Designer. Скопируем PD из Проект 2:.

Удалим из системы компонент buttons, т.к. теперь лампочки будут переключаться по таймеру, а не переключателям.

Создадим сам компонент timer:




Рис. 4.3. Настройки компонента timer.

Также необходимо подключить таймер к процессору:




Рис. 4.4. Подключение таймера к процессору.

Выполним генерацию модуля и создадим файл верхнего уровня:

```

Verilog_labs - lab_5.v

1 module lab_5 (
2     input bit    clk,
3     input bit    pbb,
4     output bit [7:0] led
5 );
6
7 Lab5_nios u0 (
8     .clk_clk    (clk), // clk.clk
9     .led_export (led), // led.export
10    .reset_reset_n(pbb) // reset.reset_n
11 );
12
13 endmodule

```

Выполним компиляцию и выполним назначения для входов и выходов:

Named: *		Edit: *		4						
Node Name	Direction	Location	I/O Bank	VREF Group	I/O Standard	Reserved	Current Strength	Slew Rate	Differential Pair	Input Protection
altera_reserved_tck	Input				2.5 V ...fault		8mA (default)			
altera_reserved_tdi	Input				2.5 V ...fault		8mA (default)			
altera_reserved_tdo	Output				2.5 V ...fault		8mA (default)	2 (default)		
altera_reserved_tms	Input				2.5 V ...fault		8mA (default)			
clk	Input	PIN_23	1	B1_NO	3.3-V LVTTTL		8mA (default)			
led[7]	Output	PIN_65	4	B4_NO	2.5 V ...fault		8mA (default)	2 (default)		
led[6]	Output	PIN_66	4	B4_NO	2.5 V ...fault		8mA (default)	2 (default)		
led[5]	Output	PIN_67	4	B4_NO	2.5 V ...fault		8mA (default)	2 (default)		
led[4]	Output	PIN_68	4	B4_NO	2.5 V ...fault		8mA (default)	2 (default)		
led[3]	Output	PIN_69	4	B4_NO	2.5 V ...fault		8mA (default)	2 (default)		
led[2]	Output	PIN_70	4	B4_NO	2.5 V ...fault		8mA (default)	2 (default)		
led[1]	Output	PIN_71	4	B4_NO	2.5 V ...fault		8mA (default)	2 (default)		
led[0]	Output	PIN_72	4	B4_NO	2.5 V ...fault		8mA (default)	2 (default)		
pbb	Input	PIN_58	4	B4_NO	2.5 V ...fault		8mA (default)			
<<new node>>										

Рис. 4.5. Назначения в Pin Planner.

Также добавим файл для временных характеристик:

```

Verilog_labs - SDC1.sdc

1 *****
2 # Time Information
3 *****
4
5 set_time_format -unit ns -decimal_places 3
6
7 *****
8 # Create Clock
9 *****
10
11 create_clock -name {clock} -period 40.000 -waveform {0.000 20.000} [get_ports {clk}]
12
13 *****
14 # Set Clock Uncertainty
15 *****
16
17 derive_clock_uncertainty
18
19 *****
20 # Set Input Delay
21 *****
22
23 set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {pbb}]
24
25
26 set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {altera_reserved_tdi}]
27 set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {altera_reserved_tms}]
28
29
30 *****
31 # Set Output Delay
32 *****
33
34 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[0]}]
35 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[1]}]
36 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[2]}]
37 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[3]}]
38 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[4]}]
39 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[5]}]
40 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[6]}]
41 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[7]}]
42
43 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {altera_reserved_tdo}]

```

Выполним полную компиляцию и проверим, выполняются ли временные характеристики:

lab_5.sv

Compilation Report - lab_5

Table of Contents

Flow Summary

Flow Settings

Flow Non-Default Global Settings

Flow Elapsed Time

Flow OS Summary

Flow Log

Analysis & Synthesis

Fitter

Flow Messages

Flow Suppressed Messages

Assembler

Timing Analyzer

<<Filter>>

Flow Status

Successful - Mon May 13 10:15:00

Quartus Prime Version

18.1.0 Build 625 09/12/2018 SJ Li

Revision Name

lab_5

Top-level Entity Name

lab_5

Family

Cyclone IV E

Device

EP4CE6E22C8

Timing Models

Final

Total logic elements

3,127 / 6,272 (50 %)

Total registers

2055

Total pins

10 / 92 (11 %)

Total virtual pins

0

Total memory bits

141,312 / 276,480 (51 %)

Embedded Multiplier 9-bit elements

0 / 30 (0 %)

Total PLLs

0 / 2 (0 %)

Рис. 4.6. Результат компиляции.

Как видим все временные характеристики выполняются.

Теперь перейдем к созданию проекта Nios II. Сам проект создается с настройками, рассмотренными в *Проект 1*:. Помимо этого, необходимо задать наш таймер на режим sys_clk_timer.


Текст программы приведен ниже:

```
Verilog_labs - lab5_source_a.c

1 #include "system.h"
2 #include "altera_avalon_pio_regs.h"
3 #include <time.h>
4 #include <unistd.h>
5 #include <sys\alt_alarm.h>
6 #include "stdio.h"
7
8 int main() {
9     int i;
10    alt_u32 num_ticks = 0;
11    alt_u32 time1, time2, timer_overhead;
12    printf("Процессор NIOS II запущен!\n");
13
14    IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, 0x00);
15
16    while(1) {
17        time1 = alt_ticks();
18        time2 = alt_ticks();
19        timer_overhead = time2 - time1;
20
21        time1 = alt_ticks();
22        for(i = 1; i < 5; i++) {
23            switch(i) {
24                case 4:
25                    IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, 0xC0);
26                    printf("LED 11000000\n");
27                    break;
28                case 3:
29                    IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, 0x30);
30                    printf("LED 00110000\n");
31                    break;
32                case 2:
33                    IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, 0x0C);
34                    printf("LED 00001100\n");
35                    break;
36                case 1:
37                    IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, 0x03);
38                    printf("LED 00000011\n");
39                    break;
40            }
41            usleep(500000);
42        }
43        time2 = alt_ticks();
44        num_ticks = time2 - time1 - timer_overhead;
45        printf("HAL system clock (Hz)\t: %u\n", (unsigned int)alt_ticks_per_second());
46        printf("Число ticks\t\t: %u\n", (unsigned int)num_ticks);
47        // Процессорное время
48        printf("CPU time (ms)\t\t: %u\n", ((unsigned int)num_ticks * (unsigned int)1000 / ((unsigned int)alt_ticks_per_second() ));
49    }
50    return 0;
51 }
```

Данный код в бесконечном цикле замеряет погрешность таймера, после чего выводит (используя цикл) заданную заданием последовательность с 500 ms интервалом, далее выводит затраченное число тиктов и процессорное время в ms затраченное на данную операцию.

Выполним компиляцию:




```
CDT Build Console [lab5_sw]
Info: (lab5_sw.elf) 9864 Bytes program size (code + initialized data).
Info: 6268 Bytes free for stack + heap.
Info: Creating lab5_sw.objdump
nios2-elf-objdump --disassemble --syms --all-header --source lab5_sw.elf >lab5_sw.objdump
[lab5_sw build complete]

09:41:48 Build Finished (took 1s.412ms)
```

Рис. 4.7. Результат компиляции.

Компиляция прошла успешно, запишем код на плату и увидим следующий результат в консоли:




```
ab5_sw Nios II Hardware configuration - cable: USB-Blaster on localhost [USB-0] device ID: 1 instance
LED 00000011
LED 00001100
LED 00110000
LED 11000000
HAL system clock (Гц) : 1000
Число ticks : 2357
CPU time (ms) : 2357
LED 00000011
LED 00001100
LED 00110000
```

Рис. 4.8. Результат запуска программы на плате.

Также видим, что на светодиодах также бегают по 2 потухших значения. Результат был продемонстрирован преподавателю практики.

Далее поменяем программу, сделаем чтоб при срабатывании таймера вызывалась функция, которая бы двигала светодиод:




```
Verilog_labs - lab5_source_b.c
1 #include "sys\alt_stdio.h"
2 #include "system.h"
3 #include "altera_avalon_pio_regs.h"
4 #include <time.h>
5 #include <unistd.h>
6 #include <sys\alt_alarm.h>
7
8 alt_u32 my_alarm_callback (void* context) {
9     alt_printf("Подпрограмма активизирована.\n");
10    volatile int* leds_val_ptr = (volatile int*) context;
11    if ((*leds_val_ptr) == 0x80) (*leds_val_ptr) = 0x01;
12    else (*leds_val_ptr) = (*leds_val_ptr) << 1;
13    IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, (*leds_val_ptr));
14    // IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, ~(*leds_val_ptr));
15    return alt_ticks_per_second();
16 }
17
18 int main() {
19    volatile int leds = 0x01;
20    static alt_alarm alarm;
21    IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, 0x00);
22
23    if (alt_alarm_start(&alarm, alt_ticks_per_second(), my_alarm_callback, (void*) &leds) < 0)
24        alt_printf("No system clock available!\n");
25    else
26        alt_printf("Процессор Nios II запущен!\n");
27    while (1) {}
28    return 0;
29 }
```

В main происходит настройка, чтоб при срабатывании таймера вызывалась функция my_alarm_callback.

В my_alarm_callback происходит сдвиг светодиода, после чего вывод на сами выводы. В случае, если нужно, чтоб бежал не потухших светодиод, а зажжённый, необходимо инвертировать выходные данные (т.е. как в строка 14).

Запишем данный код на плату и посмотрим на консоль:



```
lab5_sw Nios II Hardware configuration - cable: USB-Blaster on localhost [USB-0] device ID: 1 instance ID: 0 name:
Процессор Nios II запущен!
Подпрограмма активизирована.
Подпрограмма активизирована.
Подпрограмма активизирована.
```

Рис. 4.9. Результат запуска программы на плате.

Как можно заметить подпрограмма успешно запускается сразу после запуска процессора.


Также на светодиодах наблюдается бегающий светодиод (выключенный, если закомментирована строка 14, включенный, если 13).

Программа была успешно продемонстрирована преподавателю практики.

И последняя программа будет повторять первую, но будет использовать timestamp таймер:

```
Verilog labs - lab5_source.c.c
1 #include <stdio.h>
2 #include "system.h"
3 #include "altera_avalon_pio_regs.h"
4 #include <time.h>
5 #include <unistd.h>
6 #include <sys/alt_timestamp.h>
7
8 int main() {
9     int i;
10    alt_u32 num_ticks = 0;
11    alt_u32 time1, time2, timer_overhead;
12    IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, 0x00);
13
14    if (alt_timestamp_start() < 0) printf("Проблема инициализации таймера!\n");
15    else printf("Процессор Nios II запущен!\n");
16
17    while (1) {
18        time1 = alt_timestamp();
19        time2 = alt_timestamp();
20        timer_overhead = time2 - time1;
21        time1 = alt_timestamp();
22        for(i = 1; i < 5; i++) {
23            switch(i) {
24                case 4:
25                    IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, ~0xC0);
26                    printf("LED 11000000\n");
27                    break;
28                case 3:
29                    IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, ~0x30);
30                    printf("LED 00110000\n");
31                    break;
32                case 2:
33                    IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, ~0x0C);
34                    printf("LED 00001100\n");
35                    break;
36                case 1:
37                    IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, ~0x03);
38                    printf("LED 00000011\n");
39                    break;
40            }
41            usleep(500000);
42        }
43        time2 = alt_timestamp();
44        num_ticks = time2 - time1 - timer_overhead;
45        if (alt_timestamp_start() < 0)
46            printf("Проблема инициализации таймера!\n");
47        printf("CPU clock (Гц)\t: %u\n", (unsigned int)alt_timestamp_freq());
48        printf("Число ticks\t: %u\n", (unsigned int)num_ticks);
49        // процессорное время
50        printf("CPU time (ms)\t: %u\n", ((unsigned int)num_ticks * (unsigned int)1000 / ((unsigned int)alt_timestamp_freq())));
51    }
52    return 0;
53 }
54
```

Поскольку она практически не отличается по логике работы, перейдем сразу к результату запуска на плате:



```
lab5_sw Nios II Hardware configuration - cable: USB-Blaster on localhost [USB-0] device ID: 1 instance
LED 00001100
LED 00110000
LED 11000000
CPU clock (Гц)      : 25000000
Число ticks        : 56034965
CPU time (ms)      : 8
LED 00000011
LED 00001100
LED 00110000
LED 11000000
```

Рис. 4.10. Результат запуска программы на плате.

После запуска программы также начали переключаться и светодиоды.

Программа была успешно продемонстрирована преподавателю практики.

5. Проект 3:

5.1. Структура проекта:

Структура разрабатываемого проекта приведена ниже:




Рис. 5.1. Структура разрабатываемого проекта.

Этап 1.

- Под управлением процессора NIOSII обеспечивается:
 - Программное выполнение умножения данных, поступающих со входов Data_a и Data_b;
 - Измерение числа ticks, требуемых для реализации операции умножения и вывод соответствующей информации в окно консоли.

Этап 2.

- Под управлением процессора NIOSII обеспечивается:
 - Аппаратное (пользовательская инструкция CI_Power) выполнение умножения данных, поступающих со входов Data_a и Data_b;
 - Измерение числа ticks, требуемых для реализации операции умножения и вывод соответствующей информации в окно консоли.

5.2. Решение:

Выполним создание проекта в QP с стандартными настройками.

Разработаем модуль, который будет использоваться в проекте для ускорения (в качестве custom instruction):

```
Verilog_labs - CI_Power.sv

1 module CI_Power (
2     input bit [31:0] dataa,
3     input bit [31:0] datab,
4     output bit [31:0] result
5 );
6
7 assign result = dataa * datab;
8
9 endmodule
```

Далее переходим в Platform Designer. Скопируем PD из *Проект 3*.

Создадим новый компонент, добавим CI_Power в PD:




Рис. 5.2. Добавление модуля Custom Instruction.

Его блок будет выглядеть следующим образом:




Рис. 5.3. Блок модуля Custom Instruction.

В качестве операндов у нас будут выступать переключатели (по 4 бита), для них нужно добавить 2 модуля ввода:




Рис. 5.4. Настройки модуля ввода 1.




Рис. 5.5. Настройки модуля ввода 2.

Выполним все подключения и получим следующую схему в PD:

Use	Connections	Name	Description	Export	Clock	Base	End	IRQ
<input checked="" type="checkbox"/>		clk	Clock Source					
		clk_in	Clock Input	clk	exported			
		clk_in_reset	Reset Input	reset	[clk_in]			
		clk	Clock Output	Double-click to export	clk			
		clk_reset	Reset Output	Double-click to export	clk			
<input checked="" type="checkbox"/>		onchip_mem	On-Chip Memory (RAM or ROM)...					
		clk1	Clock Input	Double-click to export	clk			
		s1	Avalon Memory Mapped Slave	Double-click to export	clk1	# 0x4000	0x7fff	
		reset1	Reset Input	Double-click to export	clk1			
<input checked="" type="checkbox"/>		nios2_qsys	Nios II Processor					
		clk	Clock Input	Double-click to export	clk			
		reset	Reset Input	Double-click to export	clk			
<input checked="" type="checkbox"/>		data_master	Avalon Memory Mapped Master	Double-click to export	clk			
		instruction_master	Avalon Memory Mapped Master	Double-click to export	clk			
		irq	Interrupt Receiver	Double-click to export	clk			
		debug_reset_requ...	Reset Output	Double-click to export	clk	# 0x8800	0x8fff	IRQ 0
		debug_mem_slave	Avalon Memory Mapped Slave	Double-click to export	clk			
		custom_instructio...	Custom Instruction Master	Double-click to export	clk			
<input checked="" type="checkbox"/>		led	PIO (Parallel I/O) Intel FPGA IP					
		clk	Clock Input	Double-click to export	clk			
		reset	Reset Input	Double-click to export	clk			
		s1	Avalon Memory Mapped Slave	Double-click to export	clk	# 0x9040	0x904f	
		external_connection	Conduit	Double-click to export	clk			
<input checked="" type="checkbox"/>		jtag_uart	JTAG UART Intel FPGA IP					
		clk	Clock Input	Double-click to export	clk			
		reset	Reset Input	Double-click to export	clk			
		avalon_jtag_slave	Avalon Memory Mapped Slave	Double-click to export	clk	# 0x9050	0x9057	
		irq	Interrupt Sender	Double-click to export	clk			
<input checked="" type="checkbox"/>		timer	Interval Timer Intel FPGA IP					
		clk	Clock Input	Double-click to export	clk			
		reset	Reset Input	Double-click to export	clk			
		s1	Avalon Memory Mapped Slave	Double-click to export	clk	# 0x9000	0x901f	
		irq	Interrupt Sender	Double-click to export	clk			
<input checked="" type="checkbox"/>		CL_PWR	CL Power					
		avalon_slave_CL_1	Custom Instruction Slave	Double-click to export		Opcode 0	Opcode 0	
<input checked="" type="checkbox"/>		Data_a	PIO (Parallel I/O) Intel FPGA IP					
		clk	Clock Input	Double-click to export	clk			
		reset	Reset Input	Double-click to export	clk			
		s1	Avalon Memory Mapped Slave	Double-click to export	clk	# 0x9030	0x903f	
		external_connection	Conduit	Double-click to export	clk			
<input checked="" type="checkbox"/>		Data_b	PIO (Parallel I/O) Intel FPGA IP					
		clk	Clock Input	Double-click to export	clk			
		reset	Reset Input	Double-click to export	clk			
		s1	Avalon Memory Mapped Slave	Double-click to export	clk	# 0x9020	0x902f	
		external_connection	Conduit	Double-click to export	clk			

Рис. 5.6. Подключения в PD.

Schem разработанного устройства приведена ниже:




Рис. 5.7. Схема разработанного устройства.

Справа сверху отображает созданная нами инструкция в белом прямоугольнике. Выполним генерацию и создадим файл верхнего уровня:

```
Verilog_labs - lab6.sv

1 module lab6 (
2     input bit      clk,
3     input bit      pbb,
4     input bit [7:0] sw,
5     output bit [7:0] led
6 );
7
8 Lab6_nios u0 (
9     .clk_clk      (clk),      // clk.clk
10    .led_export    (led),      // led.export
11    .reset_reset_n (pbb),      // reset.reset_n
12    .dataa_export  (sw[7:4]),   // dataa.export
13    .datab_export  (sw[3:0])   // datab.export
14 );
15
16 endmodule
```

Выполним компиляцию и выполним назначения для входов и выходов:

Node Name	Direction	Location	I/O Bank	VREF Group	I/O Standard	Reserved	Irrent Streng	Slew Rate	ifferential Pa	ict Preservati
clk	Input	PIN_23	1	B1_N0	3.3-V LVTTTL		8mA (default)			
led[7]	Output	PIN_65	4	B4_N0	2.5 V		8mA (default)	2 (default)		
led[6]	Output	PIN_66	4	B4_N0	2.5 V		8mA (default)	2 (default)		
led[5]	Output	PIN_67	4	B4_N0	2.5 V		8mA (default)	2 (default)		
led[4]	Output	PIN_68	4	B4_N0	2.5 V		8mA (default)	2 (default)		
led[3]	Output	PIN_69	4	B4_N0	2.5 V		8mA (default)	2 (default)		
led[2]	Output	PIN_70	4	B4_N0	2.5 V		8mA (default)	2 (default)		
led[1]	Output	PIN_71	4	B4_N0	2.5 V		8mA (default)	2 (default)		
led[0]	Output	PIN_72	4	B4_N0	2.5 V		8mA (default)	2 (default)		
pbb	Input	PIN_58	4	B4_N0	2.5 V		8mA (default)			
sw[7]	Input	PIN_88	5	B5_N0	3.3-V LVTTTL		8mA (default)			
sw[6]	Input	PIN_89	5	B5_N0	3.3-V LVTTTL		8mA (default)			
sw[5]	Input	PIN_90	6	B6_N0	3.3-V LVTTTL		8mA (default)			
sw[4]	Input	PIN_91	6	B6_N0	3.3-V LVTTTL		8mA (default)			
sw[3]	Input	PIN_49	3	B3_N0	3.3-V LVTTTL		8mA (default)			
sw[2]	Input	PIN_46	3	B3_N0	3.3-V LVTTTL		8mA (default)			
sw[1]	Input	PIN_25	2	B2_N0	3.3-V LVTTTL		8mA (default)			
sw[0]	Input	PIN_24	2	B2_N0	3.3-V LVTTTL		8mA (default)			

Рис. 5.8. Назначения в Pin Planner.

Также добавим файл для временных характеристик:

```

Verilog_labs - SDC1.sdc

1  #####
2  # Time Information
3  #####
4
5  set_time_format -unit ns -decimal_places 3
6
7  #####
8  # Create Clock
9  #####
10
11 create_clock -name {clock} -period 40.000 -waveform {0.000 20.000} [get_ports {clk}]
12
13 #####
14 # Set Clock Uncertainty
15 #####
16
17 derive_clock_uncertainty
18
19 #####
20 # Set Input Delay
21 #####
22
23 set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {pbb}]
24 set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[0]}]
25 set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[1]}]
26 set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[2]}]
27 set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[3]}]
28 set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[4]}]
29 set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[5]}]
30 set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[6]}]
31 set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[7]}]
32
33
34 set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {altera_reserved_tdi}]
35 set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {altera_reserved_tms}]
36
37
38 #####
39 # Set Output Delay
40 #####
41
42 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[0]}]
43 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[1]}]
44 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[2]}]
45 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[3]}]
46 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[4]}]
47 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[5]}]
48 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[6]}]
49 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[7]}]
50
51 set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {altera_reserved_tdo}]

```

Выполним полную компиляцию и проверим, выполняются ли временные характеристики:

lab_5.sv		Compilation Report - lab_5	
Table of Contents		Flow Summary	
<ul style="list-style-type: none"> Flow Summary Flow Settings Flow Non-Default Global Settings Flow Elapsed Time Flow OS Summary Flow Log Analysis & Synthesis Fitter Flow Messages Flow Suppressed Messages Assembler Timing Analyzer 		<ul style="list-style-type: none"> Flow Status Quartus Prime Version Revision Name Top-level Entity Name Family Device Timing Models Total logic elements Total registers Total pins Total virtual pins Total memory bits Embedded Multiplier 9-bit elements Total PLLs 	
		<ul style="list-style-type: none"> Successful - Mon May 13 10:15:00 18.1.0 Build 625 09/12/2018 SJ Li lab_5 lab_5 Cyclone IV E EP4CE6E22C8 Final 3,127 / 6,272 (50 %) 2055 10 / 92 (11 %) 0 141,312 / 276,480 (51 %) 0 / 30 (0 %) 0 / 2 (0 %) 	

Рис. 5.9. Результат компиляции.

Как видим все временные характеристики выполняются.

Теперь перейдем к созданию проекта Nios II. Сам проект создается с настройками, рассмотренными в *Проект 3*:

```

Verilog_labs - lab6_source_sw.c
1 #include <stdio.h>
2 #include "system.h"
3 #include "altera_avalon_pio_regs.h"
4 #include <time.h>
5 #include <unistd.h>
6 #include <sys/alt_timestamp.h>
7
8 int main() {
9     int led;
10    int in_a;
11    int in_b;
12    alt_u32 num_ticks = 0;
13    alt_u32 time1, time2, timer_overhead;
14
15    if (alt_timestamp_start() < 0) printf("Проблема инициализации таймера!\n");
16    else printf("Процессор Nios II запущен!\n");
17    printf("Частота процессора - CPU Clock (Гц): %u\n", (unsigned int)alt_timestamp_freq());
18
19    IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, 0x00);
20    while(1) {
21        if (alt_timestamp_start() < 0)
22            printf("Проблема инициализации таймера!\n");
23        time1 = alt_timestamp();
24        time2 = alt_timestamp();
25        timer_overhead = time2 - time1;
26
27        in_a = IORD_ALTERA_AVALON_PIO_DATA(DATA_A_BASE);
28        in_b = IORD_ALTERA_AVALON_PIO_DATA(DATA_B_BASE);
29        time1 = alt_timestamp();
30        //led = (in_a * in_b);
31        led = ALT_CI_CI_PWR(in_a, in_b);
32        time2 = alt_timestamp();
33        num_ticks = time2 - time1 - timer_overhead;
34
35        IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, ~led);
36        printf("Результат: %u\tЧисло ticks: %u\n", (unsigned int) led, (unsigned int) num_ticks);
37        usleep(500000);
38    }
39    return 0;
40 }
41

```

Данный проект замеряет время работы функции, сначала при написании в коде (закомментирована строка 31 и раскомментирована строка 30) и при использовании Custom Instruction (раскомментирована строка 31 и закомментирована строка 30).

Выполним его компиляцию, сначала при варианте реализации умножения на плате:

```

Problems Tasks Console Properties
CDT Build Console [lab6_sw]
lab6_sw.elf: /usr/bin/nios2-elf-insert lab6_sw.elf --thread_model hal --cpu name nios2_qsys --qsys true --simulation
Info: (lab6_sw.elf) 4856 Bytes program size (code + initialized data).
Info:      11 KBytes free for stack + heap.
Info: Creating lab6_sw.objdump
nios2-elf-objdump --disassemble --syms --all-header --source lab6_sw.elf >lab6_sw.objdump
[lab6_sw build complete]

```

Рис. 5.10. Результат компиляции.

Как видим, компиляция прошла успешно, запустим код на плате, переключим переключатели несколько раз, результат в консоли:

```

Problems Tasks Console Nios II Console Properties
lab6_sw Nios II Hardware configuration - cable: USB-Blaster on localhost [USB-0] device ID: 1 insta
Результат: 9          Число ticks: 145
Результат: 6          Число ticks: 145
Результат: 6          Число ticks: 145
Результат: 2          Число ticks: 101
Результат: 2          Число ticks: 101
Результат: 10         Число ticks: 182
Результат: 26         Число ticks: 226

```

Рис. 5.11. Результат запуска программы на процессоре.

Как видим, инструкция выполняется за разное количество тиков, в зависимости от данных, а также имеет значение тиков около 100-200.

Также в ходе эксперимента видим дублирование вывода в консоли и на светодиодах.

Теперь выполним компиляцию с вариантом умножения в качестве Custom Instruction:


```

CDt Build Console [lab6_sw]
nios2-elf-insert lab6_sw.elf --thread_model hal --cpu name nios2 qsys --qsys true --simulation
Info: (lab6_sw.elf) 4856 Bytes program size (code + initialized data).
Info: 11 KBytes free for stack + heap.
Info: Creating lab6_sw.objdump
nios2-elf-objdump --disassemble --syms --all-header --source lab6_sw.elf >lab6_sw.objdump
[lab6_sw build complete]

```

Рис. 5.12. Результат компиляции.

Как видим, размер файла не изменился, однако запустим теперь этот код на плате, переключим переключатели несколько раз, результат в консоли:

Результат	Число ticks
1	36
3	36
9	36
21	36
21	36
7	36
35	36
35	36

Рис. 5.13. Результат запуска программы на процессоре.

Как видим время выполнения не изменяется и является очень маленьким.

Теперь вместо умножения необходимо реализовать функцию в соответствии с вариантом, а именно: $(A + B) * A - B$. Для того, чтоб создать Custom Instruction создадим следующий файл:

```

Verilog_labs - CI_018.v
1 module CI_018 (
2     input bit [31:0] dataa,
3     input bit [31:0] datab,
4     output bit [31:0] result
5 );
6
7 assign result = (dataa + datab) * dataa - dataa;
8
9 endmodule

```

Далее все действия аналогичны и в отчете будут опущены.

Программа для NIOS II практически идентична, кроме вызова Custom Instruction:

```

Verilog_labs - lab6_source_sw.c
1 //led = (in_a + in_b) * in_a - in_a;
2 led = ALT_CI_CI_018_0(in_a, in_b);

```

Выполним компиляцию и запишем на плату вариант с реализацией логики на процессоре:

Результат	Число ticks
7	220
7	220
0	213
16	243
16	243
72	250
48	243
48	243

Рис. 5.14. Результат запуска на процессоре.

Однако если повторно скомпилировать, но уже Custom Instruction:




Рис. 5.15. Результат запуска на процессоре.

Как видим, тенденция сохраняется и вызов Custom Instruction занимает всего 36 тика, в то время как реализация этой же инструкции на процессоре аж 200 (и колеблется).

Все результаты были показаны преподавателю практики.

6. Вывод:

В ходе курсовой работы были изучены различные возможности процессора Nios II.

В первой программе были получены навыки по оптимизации программного кода и уменьшению его объема, занимаемого на кристалле, что позволит делать комплексные проекты тратя минимальные ресурсы на память.

Во втором проекте мы поработали с прерываниями, они позволяют эффективно обрабатывать запросы пользователей к программе.

В третьем проекте был рассмотрен таймер и принцип работы с ним на прерываниях. Таймер рассматривался в двух режимах, а именно `sys_clk_timer` и `timestamp`. Сравнивая результаты на Рис. 4.8 и Рис. 4.10, видно, что эти таймеры отличаются базовой тактовой частотой, что подтверждает лекционный материал, отсюда и такая большая разница в цифрах. Эти таймеры могут помочь делать какие-то действия с заданной периодичностью (как это было во второй программе), либо измерять время работы программы.

В четвертом проекте были получены навыки по работе с Custom Instruction, было показано, что они работают куда быстрее, чем аналогичные инструкции, реализованные на процессоре. Также были отточены навыки по использованию таймера для замера времени работы программы.