

Санкт-Петербургский политехнический университет Петра Великого  
Институт компьютерных наук и кибербезопасности  
Высшая школа компьютерных технологий и информационных систем

## **Отчёт по лабораторной работе № 7**

Дисциплина: Автоматизация проектирования дискретных  
устройств (на английском языке).

Выполнил студент гр. 5130901/10101 \_\_\_\_\_ Д.Л. Симоновский  
(подпись)

Руководитель \_\_\_\_\_ А.А. Федотов  
(подпись)

“23” марта 2024 г.

Санкт-Петербург

2024

## **Оглавление**

<b>1. Список иллюстраций: .....</b>	<b>2</b>
<b>2. Цель упражнения: .....</b>	<b>3</b>
<b>3. Алгоритм работы проекта: .....</b>	<b>3</b>
<b>4. Решение: .....</b>	<b>4</b>
<b>5. Вывод: .....</b>	<b>8</b>

## 1. Список иллюстраций:

Рис. 1. Структура разрабатываемого устройства. ....	3
Рис. 2. Переходы конечного автомата. ....	4
Рис. 3. RTL Viewer устройства. ....	5
Рис. 4. Результат тестирования. ....	6
Рис. 5. Настройки Signal Tap II. ....	6
Рис. 6. Signal Tap II после запуска. ....	6
Рис. 7. RTL Viewer модуля с измененным интерфейсом. ....	7
Рис. 8. Signal Tap II. Обновленные настройки. ....	8
Рис. 9. Signal Tap II. ....	8

## 2. Цель упражнения:

Пройти цикл проектирования в рамках пакетов Quartus и ModelSim, включая следующие этапы:

- Создание проекта.
- Разработка описания модулей с использованием конструкций расширения SystemVerilog.
- Разработка теста на языке SystemVerilog и моделирование.
- Отладка проекта.

## 3. Алгоритм работы проекта:

Структура разрабатываемого устройства приведена на рисунке ниже.




Рис. 1. Структура разрабатываемого устройства.

В состав устройства входят:

- Модуль master – ведущее устройство, формирует обращение к двум ведомым устройствам.
- Модули slave\_EVEN и slave\_ODD – ведомые устройства, управляемые мастером.
- Модуль bus\_MM - экземпляр интерфейса, обеспечивающий подключение мастера и ведомых устройств.

Выходы устройства (выделены зеленым цветом):

- CLK – вход тактового сигнала.
- reset – синхронный сброс всех устройств.
- D\_odd – восьмиразрядный выход.
- D\_even – восьмиразрядный выход.

Алгоритм работы разрабатываемого устройства определяется алгоритмами работы его модулей:

- Модуль master:
  - содержит КА Мура:
    - 3 состояния (граф переходов приведен ниже) - все переходы между состояниями безусловные:
      - начальное – initSM.
      - пустое – por.
      - записи данных - wr1D.
    - формирует сигналы
      - address - Адреса (8 бит); комбинационный выход.
      - writedata - Данных (8 бит); комбинационный выход;
      - write - Разрешения записи; комбинационный выход;
  - содержит счетчик cnt (счетчик 8-ми разрядный), его значение используется для формирования адреса (address) и данных (writedata).




Рис. 2. Переходы конечного автомата.

- Модуль slave\_EVEN - «ведомый\_четный»:
  - анализирует address и сигнал write и если: address четный и write = 1, то записывает в свой внутренний регистр значение шины данных (writedata);
  - на выходе – значение внутреннего регистра;
- Модуль slave\_ODD - «ведомый\_нечетный»:
  - анализирует address и сигнал write и если: address нечетный и write = 1, то записывает в свой внутренний регистр значение шины данных (writedata);
  - на выходе – значение внутреннего регистра;

## 4. Решение:

Выполним описание интерфейса, для разрабатываемых модулей:

```

1 interface bus_MM (
2     input bit CLK,
3     input bit reset
4 );
5 bit [7:0] address;
6 bit [7:0] writedata;
7 bit      write;
8 endinterface
  
```

Используя интерфейс, создадим описание «мастера»:

```

1 `timescale 1ns / 1ns
2 module master (
3     bus_MM bus
4 );
5 enum bit [1:0] {initSM, nop, wr1D} fsm_MM;
6 bit [7:0] cnt;
7
8 always_ff @(posedge bus.CLK) begin
9     if (bus.reset) begin
10         fsm_MM <= initSM;
11         cnt <= '0;
12     end else
13         case (fsm_MM)
14             initSM: fsm_MM <= nop;
15             nop: fsm_MM <= wr1D;
16             wr1D: begin
17                 fsm_MM <= nop;
18                 cnt <= cnt + 8'd1;
19             end
20         endcase
21     end
22
23 always_comb begin
24     case (fsm_MM)
25         wr1D: begin
26             bus.address = cnt;
27             bus.write = '1;
28             bus.writedata = cnt;
29         end
30         default: begin
31             bus.address = 8'd99;
32             bus.write = '0;
33             bus.writedata = 8'd99;
34         end
35     endcase
36 end
37
38 endmodule
  
```

В данном модуле реализован конечный автомат Мура в соответствии с заданием.  
Теперь разработаем модули slave\_ODD и slave\_EVEN, используя разработанный интерфейс:

```

1 `timescale 1ns / 1ns
2 module slave_EVEN (
3     bus_MM      bus,
4     output bit   [7:0] D_even
5 );
6
7     always_ff @(posedge bus.CLK)
8         if (bus.reset) D_even <= '0;
9         else if ((bus.address == 8'b???????0) & (bus.write == '1)) D_even <= bus.writedata;
10
11 endmodule

```

```

1 `timescale 1ns / 1ns
2 module slave_ODD (
3     bus_MM      bus,
4     output bit   [7:0] D_odd
5 );
6
7     always_ff @(posedge bus.CLK)
8         if (bus.reset) D_odd <= '0;
9         else if ((bus.address == 8'b???????1) & (bus.write == '1)) D_odd <= bus.writedata;
10
11 endmodule

```

Как мы видим запись в EVEN происходит по сигналу write и адресу, оканчивающемуся на 0, а в ODD, наоборот, адрес должен кончаться на 1.

Теперь разработаем описание верхнего уровня:

```

1 `timescale 1ns / 1ns
2 module lab_MS_SV5 (
3     input bit      CLK,
4     input bit      reset,
5     output bit [7:0] D_even,
6     output bit [7:0] D_odd
7 );
8
9     bus_MM bus (*);
10    master UUT_master (*);
11    slave_EVEN UUT_slave_EVEN (*);
12    slave_ODD UUT_slave_ODD (*);
13
14 endmodule

```

RTL Viewer разработанной схемы выглядит следующим образом:




Рис. 3. RTL Viewer устройства.

Разработаем тест первого класса для устройства:

```
1 `timescale 1ns / 1ns
2 module tb_lab_MS_SV5 ();
3     bit        CLK;
4     bit        reset = '1;
5     bit [7:0] D_even;
6     bit [7:0] D_odd;
7     lab_MS_SV5 UUT (.*) ;
8     initial forever #5 CLK = ~CLK;
9
10    initial begin
11        #7;
12        reset = '0;
13        repeat (32) @(negedge CLK);
14        $stop;
15    end
16 endmodule
```

Запустим тест и посмотрим, корректно ли работает разработанное устройство:




Рис. 4. Результат тестирования.

Как мы можем заметить, все работает корректно.

Теперь разработаем модуль для отладки устройства на плате:

```

1 module db_lab_MS_SV5 (
2     (* altera_attribute = "-name IO_STANDARD \"3.3-V LVCMS\" ", chip_pin = "23" *)
3     input bit CLK
4 );
5
6     bit        reset;
7     bit [7:0] D_even;
8     bit [7:0] D_odd;
9     lab_MS_SV5 UUT (. *);
10    SP_unit SU_ (
11        .source      (reset),
12        .source_clk(CLK)
13    );
14
15 endmodule

```

Используя SP, будем подавать reset, а данные снимать будем с использованием SignalTap II:




Рис. 5. Настройки Signal Tap II.

Запишем модуль на плату, включим Signal Tap II и переключим reset в 0. Тогда получим следующий результат:




Рис. 6. Signal Tap II после запуска.

Как мы видим, после установки reset в 0 мы перешли из стартового состояния в цикл из состояний por и wr1D. D\_EVEN и D\_ODD меняются в соответствии с заданием, что свидетельствует о корректности разработанного устройства. Теперь немного изменим интерфейс:

```

1 interface bus_MM (
2     input bit CLK,
3     input bit reset
4 );
5 bit [7:0] address;
6 bit [7:0] writedata;
7 bit      write;
8
9 modport master(input CLK, reset, output address, writedata, write);
10 modport slave(input CLK, reset, address, writedata, write);
11 endinterface

```

Вместо того, чтоб оставлять входы и выходы inout явно зададим что есть что. Из-за этого чуть-чуть изменится объявления интерфейсов в различных модулях:

```

1 module master (
2     bus_MM.master bus
3 );

```

```

1 module slave_EVEN (
2     bus_MM.slave      bus,
3     output bit [7:0] D_even
4 );

```

```

1 module slave_ODD (
2     bus_MM.slave      bus,
3     output bit [7:0] D_odd
4 );

```

Более ничего не поменялось в коде. Выполним компиляцию и посмотрим на RTL Viewer:




Рис. 7. RTL Viewer модуля с измененным интерфейсом.



Как мы видим, появились дополнительные элементы, они позволяют настроить направление данных, то, что мы и задавали в интерфейсе.

Теперь чуть изменим настройки для SignalTap II:




Рис. 8. Signal Tap II. Обновленные настройки.

Запишем на плату разработанный ранее отладочный модуль и посмотрим на результат в Signal Tap II:




Рис. 9. Signal Tap II.

Как мы видим, мы зафиксировали значение 23, что и требовалось по заданию.

## 5. Вывод:

В ходе лабораторной работы успешно пройден цикл проектирования, начиная с создания проекта и разработки модулей с использованием расширений SystemVerilog. Использование SystemVerilog предоставило широкий спектр новых возможностей по сравнению с Verilog, облегчая процесс разработки и улучшая читаемость кода.

Отладка проекта осуществлялась с помощью инструментов In-System Sources and Probes Editor и SignalTap II, что значительно повысило эффективность процесса. Эти инструменты позволили быстро выявить и исправить ошибки, что является ключевым аспектом при работе с любым проектом.