# lab\_MS\_SV5 задание для самостоятельного выполнения

## Описание проекта lab\_MS\_SV5

Рабочая папка C:\Intel\_trn\Q\_MS\_SV\lab\_MS\_SV5.

Имя проекта —  $lab_ms_sv5$ .

Имя модуля верхнего уровня – lab\_ms\_sv5.

Файл с описанием –  $lab_ms_sv5.sv.$ 

Платы для аппаратной отладки проекта


 MiniDiLaB-CIV
 : Микросхема - **EP4CE6E22C8**,
 Вход тактового сигнала (25МГц) – 23

 MAX10 NEEK
 : Микросхема - **10M50DAF484C6GES**,
 Вход тактового сигнала (50МГц) – N5

 DE0\_nano
 : Микросхема - **EP4CE22F17C6**,
 Вход тактового сигнала (50МГц) – R8

## Структура разрабатываемого устройства.

Структура разрабатываемого устройства приведена на рисунке ниже.



## В состав устройства входят:

- Модуль master ведущее устройство, формирует обращение к двум ведомым устройствам.
- Mодули slave\_EVEN и slave\_ODD ведомые устройства, управляемые мастером.
- Модуль bus\_MM экземпляр интерфейса, обеспечивающий подключение мастера и ведомых устройств.


### Выводы устройства (выделены зеленым цветом):

- CLK вход тактового сигнала.
- reset синхронный сброс всех устройств
- D\_odd восьмиразрядный выход
- D\_even восьмиразрядный выход

## Алгоритм работы разрабатываемого устройства

Алгоритм работы разрабатываемого устройства определяется алгоритмами работы его модулей:


- Модуль master:
  - о содержит КА Мура:
    - 3 состояния (граф переходов приведен ниже) все переходы между состояниями безусловные:
      - начальное initSM.
      - пустое пор.
      - записи данных -wr1D.
    - формирует сигналы
      - address Адреса ( 8 бит); комбинационный выход.
      - writedata Данных (8 бит); комбинационный выход;
      - write Разрешения записи; комбинационный выход;
  - о содержит счетчик cnt (счетчик 8-ми разрядный), его значение используется для формирования адреса (address) и данных (writedata).



- Модуль slave EVEN «ведомый четный»:
  - о анализирует address и сигнал write и если: address четный и write = 1, то записывает в свой внутренний регистр значение шины данных (writedata);
  - о на выходе значение внутреннего регистра;
- Модуль slave\_ODD «ведомый **не**четный»:
  - о анализирует address и сигнал write и если: address **не**четный и write = 1, то записывает в свой внутренний регистр значение шины данных (writedata);
  - о на выходе значение внутреннего регистра;

## Программа работы

- 1. Разработайте описание интерфейса (файл lab\_MS\_SV5\_interface.sv), включающего сигналы СLК и reset. Пример файла приведен в приложении А.
- 2. Используя интерфейс разработайте описание «мастера» (файл master.sv, модуль master). *Пример файла приведен в приложении А*.
- 3. Используя интерфейс разработайте описание «ведомого\_нечетного» (файл slave\_ODD.sv, модуль slave\_ODD). *Пример файла приведен в приложении А*.
- 4. Используя интерфейс разработайте описание «ведомого\_четного» (файл slave\_EVEN.sv, модуль slave\_EVEN). *Пример файла приведен в приложении А*.
- 5. Используя интерфейс разработайте описание модуля верхнего уровня, объединяющего «мастера», «ведомого\_нечетного» и «ведомого\_четного» (файл lab\_ms\_sv5.sv, модуль lab\_ms\_sv5). Пример файла приведен в приложении А.
- 6. Осуществите компиляцию модуля lab\_ms\_sv5 в пакете Quartus.
- 7. С помощью RTL Viewer отобразите структуру устройства.
  - а. Проверьте правильность полученной структуры
  - b. Приведите полученную структуру в отчете



- 8. Разработайте описание теста (файл tb\_lab\_MS\_SV5.sv, модуль tb\_lab\_MS\_SV5).
  - а. Тест первого класса без автоматической проверки (пример приведен ниже).
  - b. Результаты теста (должны быть представлены в отчете): временная диаграмма
  - с. Пример файла с описание теста приведен в приложении А.



- d. По результатам моделирования в ModelSim необходимо доказать работоспособность устройства.
- 9. Разработайте модуль верхнего уровня для отладки (файл db\_lab\_MS\_SV5.sv, модуль db\_lab\_MS\_SV5), содержащий:
  - i. модуль lab\_ms\_sv5;
  - ii. модуль SP\_unit (его надо создать в пакете Quartus, используя IP: ISSPE) модуль, обеспечивающий возможность задания сигнала reset, синхронизируемого тактовым сигналом CLK:
- 10. Создайте файл lab\_ms\_sv5.stp с такими настройки SignalTapII, чтобы получилась временная диаграмма, аналогичная приведенной ниже (на рисунке показана только часть диаграммы).
  - а. Проверьте ее соответствие с временной диаграммой, полученной при моделировании.


TypeAlias Name	-8	-7	-6	-5	-4	-3	-2	-,1	Q	1	2	3		4	5	6	7	8	9	1,0	1,1	12	1,3	1,4	1,5	16	1,7	1,8	3 1	9 2	20 Z	1 2	2 23
lab MS SV5:UUT bus.reset																																	
					init	SM					noo X	wr1D X	nop	wr1D	X nor	wr1	D no	wr1	) non	wr1	D no	) wr	D no	D Wr	ID (n	op w	rr1D.X	nop	wr1D	gon	wr1D	nop	wr1D
■ lab MS SV5:UUT[bus.address[70]						99						0 (	99	X 1	99	2	( 99	3	( 99	(_4	99		( 9:	3 6		99 🔾	7_X	99	- 8	99	( 9	99	(10_)C
■ lab MS SV5:UUT[bus.writedata[70]						99						0 (	99	X 1	99	2	X 99	3	X 99	(_4	99		9	<b>2</b>		99 🔾	7 X	99	- 8	99	9	99	<b>10</b>
lab MS SV5:UUT bus.write	_																$\neg$				$\neg$		$\neg$ _		┖		$\neg$						
■ lab MS SV5:UUTID even[70]									0	$\triangle E$	$D_{I}$	voi							2				4				6					3	
■ lab MS SV5:UUTID odd[70]								Ō	_	$\cup$ D	$r_{\prime}$	101			χ		1		-χ		3		$\overline{}$		- 5					7			9

#### Дополнительное задание

- 1. Измените описание интерфейса (lab MS SV5 interface.sv):
  - а. Добавьте modport для master
  - b. Добавьте modport для slave

Пример в приложении В

- 2. Соответственно измените описание модулей **master**, **slave\_ODD**, **slave\_EVEN** Примеры файлов в приложении В.
- 3. Осуществите компиляцию модуля lab\_ms\_sv5 в пакете Quartus.
- 4. С помощью RTL Viewer отобразите структуру устройства.
  - b. Проверьте правильность полученной структуры
  - с. Приведите полученную структуру в отчете



- 5. На основе теста из первой части работы осуществите моделирование и убедитесь в правильности работы модифицированного устройства.
- 6. Создайте файл lab\_MS\_SV5\_dop.stp с такими настройки SignalTapII, чтобы захват данных (для модуля db\_lab\_MS\_SV5.sv, созданного в первой части работы) осуществлялся при проявлении на выходе D\_even (или D\_odd) данных, соответствующих:

## Ваш номер в списке группы + 5.

а. Приведите файл с настройками SignalTapII и временную диаграмму (в области срабатыванию условия захвата данных) в отчете.

## Приложение А

#### Файл lab MS SV5 interface.sv

```
interface bus_MM (input bit CLK, input bit reset);
bit [7:0] address;
bit [7:0] writedata;
bit write;
endinterface
```

#### Файл master.sv

```
`timescale 1 ns / 1 ns
1
 2
     module master (bus MM bus);
 3
        enum bit[1:0] {initSM, nop, wr1D} fsm_MM;
 4
         bit[7:0] cnt;
     always_ff @ (posedge bus.CLK)
 5
 6
     if (bus.reset) begin
                          fsm_MM <= initSM;</pre>
 7
 8
                                <= '0;
                          cnt
9
                      end
10
     else
11
         case (fsm MM)
12
              initSM
                              fsm MM <= nop;
                              fsm MM <= wr1D;
13
              nop
14
              wr1D
                          begin
15
                              fsm MM <= nop;
16
                              cnt \le cnt + 8'd1;
17
18
         endcase
19
     always_comb
20
     begin
21
         case (fsm_MM)
22
             wr1D:
23
24
                      bus.address
                                    = cnt;
                                    = '1;
25
                      bus.write
26
                      bus.writedata = cnt;
27
                  end
28
              default
29
                  begin
30
                      bus.address
                                     = 8'd99:
31
                      bus.write
                                     = 1'd0:
                      bus.writedata = 8'd99;
32
33
                  end
34
          endcase
35
     end
     endmodule
```

#### Файл slave\_EVEN.sv

```
1
     `timescale 1 ns / 1 ns
 2
     module slave_EVEN (
3
         bus MM bus,
4
         output bit[7:0] D_even
 5
         );
     always_ff @ (posedge bus.CLK)
 6
 7
     if (bus.reset) D_even <= '0;
 8
     else
         if ((bus.address ==? 8'b???????0) & (bus.write == '1))
9
10
             D_even <= bus.writedata;</pre>
11 endmodule
```

#### Файл slave ODD.sv

```
1
     `timescale 1 ns / 1 ns
      module slave_ODD (
 3
         bus_MM bus,
 4
          output bit[7:0] D_odd
 5
      always_ff @ (posedge bus.CLK)
 6
 7
      if (bus.reset) D_odd <= '0;</pre>
 8
          if ((bus.address ==? 8'b??????1) & (bus.write == '1))
 9
              D_odd <= bus.writedata;</pre>
10
11
      endmodule
```

#### Файл lab ms sv5.sv

```
1 `timescale 1 ns / 1 ns
 2 module lab_ms_sv5 (
 3 input bit CLK,
 4 input bit reset,
 5 output bit[7:0]D_even,
   output bit[7:0]D_odd
 6
 7
    );
        bus MM
 8
        master UUT_master (.*);
slave_EVEN UUT_slave_EVEN (.*);
9
10
        slave_ODD UUT_slave_ODD (.*);
11
   endmodule
```

#### Файл tb\_lab\_MS\_SV5.sv

```
`timescale 1 ns / 1 ns
1
     module tb_lab_MS_SV5 ();
2
3
       bit CLK;
        bit reset ='1;
5
       bit[7:0]D_even;
 6
       bit[7:0]D_odd;
7
    Lab\_MS\_SV5 UUT (.*);
    initial
8
9
     forever #5 CLK = ~CLK;
10
     initial begin
11
      #7;
         reset = '0;
12
13
        repeat (32) @(negedge CLK);
14
        $stop;
15
     end
16
   endmodule
```

#### Файл db lab MS SV5.sv

```
1
    module db lab MS SV5 (
2
     (* altera attribute = "-name IO STANDARD \"3.3-V LVCMOS\"", chip pin = "R8" *)
      //"23" for miniDilab-CIV
3
      //"R8" for DE0_nano
4
      //"N5" for MAX10 NEEK
5
6
      input bit CLK
    );
7
8
     bit reset;
9
      bit [7:0] D even;
     bit [7:0] D_odd;
10
     Lab_MS_SV5 UUT (.*);
11
    12
13
14
      .source_clk (CLK) // source_clk.clk
15
16
    endmodule
```

## Приложение В

#### Файл lab\_MS\_SV5\_interface.sv

```
interface bus_MM (input bit CLK, input bit reset);
1
 2
         bit [7:0]
                      address;
 3
         bit [7:0]
                     writedata;
 4
         bit
                     write;
 5
 6
       modport master (
 7
       input CLK, reset,
       output address, writedata, write);
8
9
10
       modport slave (
11
       input CLK, reset,
12
         input address, writedata, write);
13
       endinterface
```

#### Файл master.sv

```
1
      `timescale 1 ns / 1 ns
     module master (bus_MM.master bus);
 2
          enum bit[1:0] {initSM, nop, wr1D} fsm_MM;
 3
          bit[7:0] cnt;
 4
 5
     always_ff @ (posedge bus.CLK)
 6
     if (bus.reset)
                                   fsm_MM <= initSM;</pre>
 7
     else
 8
          case (fsm_MM)
 9
              initSM
                               fsm_MM <= nop;
10
              nop
                               fsm_MM <= wr1D;
11
              wr1D
                          begin
12
                               fsm_MM <= nop;</pre>
                               cnt <= cnt + 8'd1;
13
14
                           end
15
          endcase
16
      always_comb
17
      begin
18
          case (fsm_MM)
19
              wr1D:
20
                  begin
                      bus.address
21
                                       = cnt;
                                      = '1;
22
                      bus.write
23
                      bus.writedata = cnt;
24
                  end
25
              default
26
                  begin
27
                      bus.address
                                       = 8'd99;
                                       = 1'd0;
28
                      bus.write
                      bus.writedata = 8'd99;
29
30
                  end
31
          endcase
32
      end
     endmodule
33
```

## Файл slave\_EVEN.sv

```
1 `timescale 1 ns / 1 ns
2 module slave_EVEN
3 bus_MM.slave bus,
 4
        output bit[7:0] D_even
 5
        );
     always_ff @ (posedge bus.CLK)
 6
 7
   if (bus.reset) D_even <= '0;
 8
     else
        if ((bus.address ==? 8'b???????0) & (bus.write == '1))
 9
     D_even <= bus.writedata;
10
11 endmodule
```

### Файл slave\_ODD.sv

```
`timescale 1 ns / 1 ns
     module slave_ODD bus_MM.slave bus,
 2
 3
      output bit[7:0] D_odd
);
 4
 5
 6
     always_ff @ (posedge bus.CLK)
 7
     if (bus.reset) D_odd <= '0;
8
9
         if ((bus.address ==? 8'b??????1) & (bus.write == '1))
             D odd <= bus.writedata;
10
11
     endmodule
```