


Задание labn_6

Введение:

Цель упражнения — познакомиться с возможностями процессора NIOSII по аппаратной акселерации с применением пользовательских инструкций.

Структура проекта



Алгоритм работы проекта:

Этап 1.

Под управлением процессора NIOSII обеспечивается:

- Программное выполнение умножения данных, поступающих со входов Data_a и Data_b;
- Измерение числа ticks, требуемых для реализации операции умножения и вывод соответствующей информации в окно консоли.

Этап 2.

Под управлением процессора NIOSII обеспечивается:

- Аппаратное (пользовательская инструкция CI_Power) выполнение умножения данных, поступающих со входов Data_a и Data_b;
- Измерение числа ticks, требуемых для реализации операции умножения и вывод соответствующей информации в окно консоли.

Часть 1 – Создание проекта

1. Запустите пакет QuartusII
2. В меню **File** менеджера пакета, укажите **New Project Wizard....**
3. На экране появится окно введения - **Introduction** (если оно небыло отключено). Нажмите кнопку **next**.
4. В появившемся окне введите следующие данные:

What is the working directory for this project? Рабочая папка (с помощью браузера найдите рабочую папку проекта)	C:\Intel_trn\Q_NIOS\Lab6\
What is the name of this project? Имя проекта	Lab6
What is the name of the top-level design entity for this project? Имя модуля верхнего уровня в иерархии проекта.	Lab6

- в разделе **Available devices** укажите СБИС EP4CE6E22C8.

Часть 2 – Создание аппаратной части проекта


1. Скопируйте систему из проекта Lab5_nios.qsys в рабочую папку проекта.
2. Выполните команду **Tools => Qsys**. Будет запущен Qsys.
3. Откройте систему Lab5_nios.qsys и сохраните ее под именем Lab65_nios.qsys
4. В пакете QII создайте Verilog файл: CI_power.sv:

```

1  module CI_Power (
2      input bit [31:0] dataa,    // Operand A (always required)
3      input bit [31:0] datab,    // Operand B (optional)
4      output bit [31:0] result    //result (always required)
5  );
6  assign result = dataa*datab;
7  endmodule

```

5. Сохраните его и проверьте синтаксис (Analyse and Elaborate)
6. В пакете Qsys выполните команду New Components



7. На закладке Component Type укажите:

Component Editor - CI_power_hw.tcl*

File Templates Beta View

Component Type Block Symbol Files Parameters Signals & Interfaces

About Component Type

Name: CI_power

Display name: CI_power

Version: 1.0

Group: Custom Instruction Modules

Description:


Created by:

Icon:

Documentation:


Title	URL

8. На закладке Files (в разделе Synthesis Files) укажите CI_power.sv и выполните Analyze Synthesis File (появляющиеся ошибки пока можно проигнорировать)




9. На закладке Signal & Interfaces задайте:


✓




✓




✓




✓



✓



10. Проверьте сделанные назначения



Ошибки и предупреждения должны отсутствовать.

11. Нажмите кнопку Finish. И сохраните изменения.


12. В папке Project появится раздел Custom Instruction Modules, а в нем – модуль CI_power.

13. Добавьте модуль к системе.

14. Переименуйте модуль CI_power_0: новое имя CI_PWR

15. Подключите вывод avalon_slave_CI_1 модуля CI_PWR к выводу custom_instruction_master модуля nios2_qsys


16. Добавьте к системе модуль PIO для входов dataa.



17. Переименуйте добавленный модуль: новое имя Data_a.

18. Подключите модуль Data_a к создаваемой системе (экспортируемый вывод назовите dataa).

19. Добавьте к системе модуль PIO для входов datab.



20. Переименуйте добавленный модуль: новое имя Data_b.

21. Подключите модуль Data_b к создаваемой системе (экспортируемый вывод назовите datab).

22. Выполните команду System => Assign Base Addresses

23. Проверьте созданную систему (она должна быть похожа на приведенную на рисунке)

System Contents Address Map System: Lab6_nios

Use	Connections	Name	Description	Export	Clock	Base	End	I...	Tags
<input checked="" type="checkbox"/>		clk	Clock Source	clk					
<input checked="" type="checkbox"/>		clk_in	Clock Input	reset	exported				
<input checked="" type="checkbox"/>		clk_in_reset	Reset Input	Double-click to	[clk_in]				
<input checked="" type="checkbox"/>		clk	Clock Output	Double-click to	clk				
<input checked="" type="checkbox"/>		clk_reset	Reset Output	Double-click to					
<input checked="" type="checkbox"/>		onchip_mem	On-Chip Memory (RAM o...						
<input checked="" type="checkbox"/>		clk1	Clock Input	Double-click to	clk				
<input checked="" type="checkbox"/>		s1	Avalon Memory Mapped ...	Double-click to	[clk1]	0x4000	0x7fff		
<input checked="" type="checkbox"/>		reset1	Reset Input	Double-click to	[clk1]				
<input checked="" type="checkbox"/>		nios2_qsys	Nios II Processor						
<input checked="" type="checkbox"/>		clk	Clock Input	Double-click to	clk				
<input checked="" type="checkbox"/>		reset	Reset Input	Double-click to	[clk]				
<input checked="" type="checkbox"/>		data_master	Avalon Memory Mapped ...	Double-click to	[clk]				
<input checked="" type="checkbox"/>		instruction_master	Avalon Memory Mapped ...	Double-click to	[clk]				
<input checked="" type="checkbox"/>		irq	Interrupt Receiver	Double-click to	[clk]				
<input checked="" type="checkbox"/>		debug_reset_request	Reset Output	Double-click to	[clk]				
<input checked="" type="checkbox"/>		debug_mem_slave	Avalon Memory Mapped ...	Double-click to	[clk]	0x8800	0x8fff	IRQ 0	IRQ 31
<input checked="" type="checkbox"/>		custom_instruction_master	Custom Instruction Master	Double-click to	[clk]				
<input checked="" type="checkbox"/>		led	PIO (Parallel I/O)						
<input checked="" type="checkbox"/>		clk	Clock Input	Double-click to	clk				
<input checked="" type="checkbox"/>		reset	Reset Input	Double-click to	[clk]				
<input checked="" type="checkbox"/>		s1	Avalon Memory Mapped ...	Double-click to	[clk]	0x9040	0x904f		
<input checked="" type="checkbox"/>		external_connection	Conduit	Double-click to	[clk]				
<input checked="" type="checkbox"/>		jtag_uart	JTAG UART						
<input checked="" type="checkbox"/>		clk	Clock Input	Double-click to	clk				
<input checked="" type="checkbox"/>		reset	Reset Input	Double-click to	[clk]				
<input checked="" type="checkbox"/>		avalon_jtag_slave	Avalon Memory Mapped ...	Double-click to	[clk]	0x9050	0x9057		
<input checked="" type="checkbox"/>		irq	Interrupt Sender	Double-click to	[clk]				
<input checked="" type="checkbox"/>		timer	Interval Timer						
<input checked="" type="checkbox"/>		clk	Clock Input	Double-click to	clk				
<input checked="" type="checkbox"/>		reset	Reset Input	Double-click to	[clk]				
<input checked="" type="checkbox"/>		s1	Avalon Memory Mapped ...	Double-click to	[clk]	0x9000	0x901f		
<input checked="" type="checkbox"/>		irq	Interrupt Sender	Double-click to	[clk]				
<input checked="" type="checkbox"/>		CI_PWR	CI_power						
<input checked="" type="checkbox"/>		avalon_slave_CI_1	Custom Instruction Slave	Double-click to		Opcode 0	Opcode 0		
<input checked="" type="checkbox"/>		Data_a	PIO (Parallel I/O)						
<input checked="" type="checkbox"/>		clk	Clock Input	Double-click to	clk				
<input checked="" type="checkbox"/>		reset	Reset Input	Double-click to	[clk]				
<input checked="" type="checkbox"/>		s1	Avalon Memory Mapped ...	Double-click to	[clk]	0x9030	0x903f		
<input checked="" type="checkbox"/>		external_connection	Conduit	Double-click to	[clk]				
<input checked="" type="checkbox"/>		Data_b	PIO (Parallel I/O)						
<input checked="" type="checkbox"/>		clk	Clock Input	Double-click to	clk				
<input checked="" type="checkbox"/>		reset	Reset Input	Double-click to	[clk]				
<input checked="" type="checkbox"/>		s1	Avalon Memory Mapped ...	Double-click to	[clk]	0x9020	0x902f		
<input checked="" type="checkbox"/>		external_connection	Conduit	Double-click to	[clk]				


Current filter:

Messages

Type	Path	Message
Warning	1 Warning	
Warning	Lab6_nios.jtag_uart	JTAG UART IP input clock need to be at least double (2x) the operating frequency of JTAG TCK on board
Info	2 Info Messages	
Info	Lab6_nios.Data_a	PIO inputs are not hardwired in test bench. Undefined values will be read from PIO inputs during simulation.
Info	Lab6_nios.Data_b	PIO inputs are not hardwired in test bench. Undefined values will be read from PIO inputs during simulation.

24. Выполните команду View => Schematic.


Проверьте созданную систему (она должна быть похожа на приведенную на рисунке)



25. Выполните команду File=>Save

26. Выполните команду Generate=>Generate HDL

27. В окне задайте параметры как показано на рисунке



28. Нажмите кнопку Generate

29. Не должно появиться ошибок генерации. Предупреждения

- ⚠ Warning: **Lab6_nios.jtag_uart**: JTAG UART IP input clock need to be at least double (2x) the operating frequency of JTAG TCK on board
- ℹ Info: **Lab6_nios**: Generating **Lab6_nios "Lab6_nios"** for QUARTUS_SYNTH
- ⚠ Warning: **Lab6_nios**: "No matching role found for nios2_qsys:custom_instruction_master:E_ci_multi_clock (clk)"
- ⚠ Warning: **Lab6_nios**: "No matching role found for nios2_qsys:custom_instruction_master:E_ci_multi_reset_req (reset_req)"
- ⚠ Warning: **Lab6_nios**: "No matching role found for nios2_qsys:custom_instruction_master:E_ci_multi_reset (reset)"

можно проигнорировать.

Часть 3 – Интеграция аппаратной части проекта

1. Создайте в текстовом редакторе файл (имя файла Lab6.sv) верхнего уровня в иерархии проекта (для этого целесообразно использовать файл Lab6_nios_inst.v из папки C:\Intel_trn\Q_NIOS\Lab6\Lab6_nios)

а. Пример файла приведен на рисунке

```

1  module Lab6 (
2      input bit clk,      // Clock
3      input bit pbb,      // System reset active low
4      input bit [7:0] sw, // dataa: sw[7:4]; datab sw[3:0]
5      output bit [7:0] led
6  );
7      Lab6_nios u0 (
8          .clk_clk      (clk),      // clk.clk
9          .led_export   (led),      // led.export
10         .reset_reset_n (pbb), // reset.reset_n
11         .dataa_export  (sw[7:4]), // dataa.export
12         .datab_export  (sw[3:0])  // datab.export
13     );
14 endmodule

```

2. Назначьте файл Lab6.sv файлом верхнего уровня в иерархии проекта.
3. Добавьте к проекту файл Lab6_nios.qip из папки C:\Intel_trn\Q_NIOS\Lab5\Lab5_nios\synthesis
4. Проверка синтаксиса проекта.
 - а. Выполните команду Processing=>Start=>Start Analysis and Elaboration
5. Назначение выводов проекта. Назначьте выводы так, как показано на рисунке ниже

Node Name	Direction	Location	I/O Bank	/REF Group	I/O Standard	Current Strength
in clk	Input	PIN_23	1	B1_N0	3.3-V LVTTL	8mA (default)
out led[7]	Output	PIN_65	4	B4_N0	2.5 V	8ma
out led[6]	Output	PIN_66	4	B4_N0	2.5 V	8ma
out led[5]	Output	PIN_67	4	B4_N0	2.5 V	8ma
out led[4]	Output	PIN_68	4	B4_N0	2.5 V	8ma
out led[3]	Output	PIN_69	4	B4_N0	2.5 V	8ma
out led[2]	Output	PIN_70	4	B4_N0	2.5 V	8ma
out led[1]	Output	PIN_71	4	B4_N0	2.5 V	8ma
out led[0]	Output	PIN_72	4	B4_N0	2.5 V	8ma
in pbb	Input	PIN_58	4	B4_N0	2.5 V	8mA (default)
in sw[7]	Input	PIN_88	5	B5_N0	3.3-V LVTTL	8mA (default)
in sw[6]	Input	PIN_89	5	B5_N0	3.3-V LVTTL	8mA (default)
in sw[5]	Input	PIN_90	6	B6_N0	3.3-V LVTTL	8mA (default)
in sw[4]	Input	PIN_91	6	B6_N0	3.3-V LVTTL	8mA (default)
in sw[3]	Input	PIN_49	3	B3_N0	3.3-V LVTTL	8mA (default)
in sw[2]	Input	PIN_46	3	B3_N0	3.3-V LVTTL	8mA (default)
in sw[1]	Input	PIN_25	2	B2_N0	3.3-V LVTTL	8mA (default)
in sw[0]	Input	PIN_24	2	B2_N0	3.3-V LVTTL	8mA (default)

30. Назначение опции проекта:

Assignment=>Device=>Device and Pin Options=>Unused pin=>As input tri-stated with weak pull-up resistor

31. С помощью Timing Analyzer или в текстовом редакторе создайте файл (**Lab6.sdc**) с требованиями к временным параметрам проекта. Пример файла приведен на рисунке

```

##
## DEVICE "EP4CE6E22C8"
##
#####
# Time Information
#####

set_time_format -unit ns -decimal_places 3

#####
# Create Clock
#####

create_clock -name {clock} -period 40.000 -waveform { 0.000 20.000 } [get_ports {clk}]

#####
# Set Clock Uncertainty
#####

derive_clock_uncertainty

#####
# Set Input Delay
#####

set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {pbb}]
set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[0]}]
set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[1]}]
set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[2]}]
set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[3]}]
set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[4]}]
set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[5]}]
set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[6]}]
set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw[7]}]

set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {altera_reserved_tdi}]
set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {altera_reserved_tms}]

#####
# Set Output Delay
#####

set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[0]}]
set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[1]}]
set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[2]}]
set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[3]}]
set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[4]}]
set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[5]}]
set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[6]}]
set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[7]}]

set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {altera_reserved_tdo}]

```

32. Подключите файл Lab6.sdc к проекту.
33. Осуществите полную компиляцию проекта: команда **Processing => Start Compilation**.
34. Компиляция должна завершиться без ошибок. Все требования к временным параметрам должны быть выполнены.
35. Осуществите программирование СБИС ПЛ на плате: *на плате загорится зеленый светодиод*.

Часть 4 – Создание программной части проекта

Этап 1 – выполнение операции умножения программным образом


1. Запустите оболочку для разработки/отладки программ - NIOSII SBT
 - a. Рабочую папку задайте как: C:\Intel_trn\Q_NIOS\Lab6\workspace
2. Создайте проект lab6_sw (lab6_sw и lab6_sw_bsp)
3. В проекте lab6_sw создайте исходный файл lab6_source_sw.c
4. Введите исходный код программы

```

1  #include <stdio.h>
2  #include "system.h"
3  #include "altera_avalon_pio_regs.h"
4  #include <time.h>
5  #include <unistd.h>
6  #include <sys/alt_timestamp.h>
7  int main(){
8      int led;
9      int in_a;
10     int in_b;
11     alt_u32 num_ticks = 0;
12     alt_u32 time1, time2, timer_overhead;
13     // Check Timer:
14     if (alt_timestamp_start() < 0)
15         printf("IÖIäëäIä èIèöëäëëçäöëë öäëIäöä \n");
16     else
17         printf("IÖIöäññIÖ Nios II çäIöüäi!\n");
18     printf("\n xäñöIöä öääIöü IÖIöäññIöä - CPU clock (Äö): %u \r \n", (unsigned int)alt_timestamp_freq());
19     // Initialize the registers in the LED_PIO peripheral:
20     IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, 0x00);
21     while (1) {
22         if (alt_timestamp_start() < 0)
23             printf("IÖIäëäIä èIèöëäëëçäöëë öäëIäöä \n");
24         // Determine the timer overhead involved to record time stamp: ***
25         time1 = alt_timestamp(); //alt_ticks();
26         time2 = alt_timestamp(); //alt_ticks();
27         timer_overhead = time2 - time1;
28         //Input data
29         in_a = IORD_ALTERA_AVALON_PIO_DATA(DATA_A_BASE);
30         in_b = IORD_ALTERA_AVALON_PIO_DATA(DATA_B_BASE);
31         //start time
32         time1 = alt_timestamp();
33         // Multiplication
34         led=(in_a*in_b);
35         //END time
36         time2 = alt_timestamp();
37         num_ticks = time2 - time1 - timer_overhead;
38         //output
39         IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, ~led);
40         // Print out the time it took to perform this loop:
41         printf("Öäçöëüöäö %u          xëñëI ticks %u \n", (unsigned int) led, (unsigned int)num_ticks);
42         usleep(500000);
43     } //end while loop
44     return 0;
45 }

```

5. В lab6_sw_bsp установите опции, минимизирующие объем кода исполняемого файла и настройте таймеры как показано на рисунке, приведенном ниже.



6. Нажмите кнопку generate, затем exit.
 7. Запустите порождение исполняемого кода для проекта lab6_sw.
 8. Проверьте результат компиляции:

CDT Build Console [lab6_sw]


```
nios2-elf-g++ -T'../lab6_sw_bsp//linker.x' -msys-crt0='../lab6_sw_bsp//obj/HAL/src/crt0.o' -i
nios2-elf-insert lab6_sw.elf --thread_model hal --cpu_name nios2_qsys --qsys true --simulation
Info: (lab6_sw.elf) 4868 Bytes program size (code + initialized data).
Info: 11 KBytes free for stack + heap.
Info: Creating lab6_sw.objdump
nios2-elf-objdump --disassemble --syms --all-header --source lab6_sw.elf >lab6_sw.objdump
[lab6_sw build complete]
```

A green arrow points to the line 'Info: 11 KBytes free for stack + heap.'


9. На переключателях платы задайте $dataa(sw[7:4])=1$ и $datab(sw[3:0])=1$

10. В NIOSII SBT выберите папку lab6_sw и запустите загрузку и выполнение программы на плате

11. При необходимости настройте JTAG соединение



12. Проверьте работу программы (изменяя значения data и datab):



13. Зафиксируйте (для нескольких наборов dataa и datab) число ticks, потраченное на выполнение 1 умножения чисел (при разных числах, введенных с переключателей sw, число ticks будет разным).

Этап 2 – использование пользовательской инструкции CI_power

1. В файле lab6_source_sw.c внесите следующие изменения:

- a. Было:
led=(in_a*in_b);
- b. Стало:
led=ALT_CI_CI_PWR(in_a, in_b);

2. Сохраните его под именем lab6_source_hw.c

3. Исключите файл lab6_source_sw.c из компиляции

4. Запустите порождение исполняемого кода для проекта lab6_sw

5. Проверьте результат компиляции:

```

CDT Build Console [lab6_sw]
Info: Linking lab6_sw.elf
nios2-elf-g++ -T'../lab6_sw_bsp//linker.x' -msys-crt0='../lab6_sw_bsp//obj/HAL/ε
nios2-elf-insert lab6_sw.elf --thread_model hal --cpu_name nios2_qsys --qsys true
Info: (lab6_sw.elf) 4876 Bytes program size (code + initialized data).
Info: 11 KBytes free for stack + heap.
Info: Creating lab6_sw.objdump
nios2-elf-objdump --disassemble --syms --all-header--source lab6_sw.elf >lab6_sw
[lab6_sw build complete]
  
```

6. В NIOSII SBT выберите папку lab6_sw и запустите загрузку и выполнение программы на плате

7. Проверьте работу программы:

```

lab6_sw Nios II Hardware configuration - cable: USB-Blaster on localhost [USB-0] device ID:
Процессор Nios II запущен!

Частота работы процессора - CPU clock (Гц): 25000000
Результат 1      Число ticks 36
Результат 1      Число ticks 36
Результат 1      Число ticks 36
Результат 1      Число ticks 36
Результат 3      Число ticks 36
Результат 3      Число ticks 36
Результат 9      Число ticks 36
Результат 9      Число ticks 36
Результат 21     Число ticks 36
Результат 21     Число ticks 36
Результат 105    Число ticks 36
Результат 105    Число ticks 36
Результат 225    Число ticks 36
Результат 225    Число ticks 36
Результат 225    Число ticks 36
Результат 225    Число ticks 36
Результат 225    Число ticks 36
Результат 225    Число ticks 36
Результат 225    Число ticks 36
Результат 225    Число ticks 36
Результат 225    Число ticks 36
Результат 225    Число ticks 36
  
```

8. Зафиксируйте (для нескольких наборов dataa и datab) число ticks, потраченное на выполнение 1 умножения чисел (при разных числах, введенных с переключателей sw, число ticks будет **одинаковым**).
9. Сравните значения, полученные на данном этапе, со значениями полученным в рамках выполнения этапа 1.

Часть 5 – Дополнительное задание

10. Для Вашей операции (соответствует номеру по списку группы)

- Создайте пользовательскую инструкцию (код на языке Verilog)
- Интегрируйте ее в QSYS
- Обновите систему (CI_PWR надо убрать и добавить Вашу CI_xxx)
- Обновите программы lab6_source_sw.c (новое имя lab6_MY_sw.c) и lab6_source_hw.c (новое имя lab6_MY_hw.c)
- Зафиксируйте число ticks для программной и аппаратной реализации Вашей инструкции (обратите внимание: при переполнении 8 бит результат на светодиодах будет отображаться неправильно. Это допустимо.)

Номер в списке группы	Пользовательская инструкция
1	$a*b+a$
2	$a*b+b$
3	$a*b-a$
4	$a*b-b$
5	$a*b+a-b$
6	$a*b-a+b$
7	$a*b-a-b$
8	$a*b+a+b$
9	$a*a+a+b$
10	$a*a+a-b$
11	$a*a-a+b$
12	$a*a-a-b$
13	$a*a+a+b$
14	$(a+b)*a$
15	$(a+b)*b$
16	$(a+a)*b$
17	$(b+b)*a$
18	$(a+b)*a -a$
19	$(a+b)*a + a$
20	$(a+b)*a - b$
21	$(a+b)*a + b$
22	$(a+b)*b -a$
24	$(a+b)*b + a$
25	$(a+b)*b - b$
26	$(a+b)*b + b$

Упражнение 6 завершено.

