

Санкт-Петербургский политехнический университет Петра Великого  
Институт компьютерных наук и кибербезопасности  
Высшая школа компьютерных технологий и информационных систем

### **Отчёт по лабораторной работе № 3**

Дисциплина: Автоматизация проектирования дискретных  
устройств (на английском языке).

Выполнил студент гр. 5130901/10101 \_\_\_\_\_ Д.Л. Симоновский  
(подпись)

Руководитель \_\_\_\_\_ А.А. Федотов  
(подпись)

“14” февраля 2024 г.

Санкт-Петербург

2024

## Оглавление

<b>1. Список иллюстраций: .....</b>	<b>2</b>
<b>2. Задача: .....</b>	<b>3</b>
<b>3. Решение: .....</b>	<b>3</b>
<b>4. Вывод: .....</b>	<b>9</b>

# 1. Список иллюстраций:

Рис. 3.1. Результат тестирования модуля. ....	4
Рис. 3.2. Результаты моделирования с внутренними сигналами. ....	4
Рис. 3.3. Результат тестирования после исправления багов. ....	5
Рис. 3.4. RTL-Viewer модуля отладки. ....	6
Рис. 3.5. Настройка SignalTap II. ....	6
Рис. 3.6. Slow 1200mV 85C Model Fmax Summary. ....	6
Рис. 3.7. In-System Source and Probes. ....	7
Рис. 3.8. In-System Source and Probes. Работа. DIR = 0. ....	7
Рис. 3.9. In-System Source and Probes. Работа. DIR = 1. ....	7
Рис. 3.10. SignalTap II. Захват при div_cnt = 2500000. ....	7
Рис. 3.11. Измененные настройки SignalTap II. ....	7
Рис. 3.12. SignalTap II. Захват 16 сегментов по 8 измерений. DIR = 0. ....	7
Рис. 3.13. SignalTap II. Захват 16 сегментов по 8 измерений. DIR = 1. ....	8
Рис. 3.14. Модуль реализующий проект. ....	8
Рис. 3.15. RTL Viewer итогового проекта. ....	8
Рис. 3.16. Timing Analyzer report. ....	9

## 2. Задача:

Изучить:

- Как создавать устройства в Quartus Prime.
- Как моделировать созданное устройство, используя модели.
- Как отладить созданное устройство используя ISSP и SignalTap II.
- Как реализовывать созданные устройства на плате.

## 3. Решение:

Возьмем код устройства из приложения к лабораторной:

```
1  `timescale 1ns / 1ns
2  module Lab3_1 #(
3      parameter div_par = 25'd4
4  ) (
5      input      CLK,
6      input      RST,
7      input      DIR,
8      output     [3:0] DIG,
9      output reg [6:0] HEX
10 );
11 reg [24:0] div_cnt = 25'd1; //Clock divider
12 wire      cout; //Carry out
13 reg [ 3:0] cnt_val; //value to count
14 reg [ 1:0] rst_int = 2'd0; //Synchronized reset
15 reg [ 3:0] Counter = 4'd0; //Counter
16 //=====
17 // Reset
18 //
19 always @(posedge CLK) rst_int <= {rst_int[0], RST};
20 //=====
21 // Clock Divider
22 //
23 always @(posedge CLK, negedge rst_int[1])
24     if (!rst_int[1]) div_cnt <= 25'd1;
25     else div_cnt <= div_cnt + 25'd1;
26
27 assign cout = (div_cnt == div_par);
28 //=====
29 // Counter
30 //
31 always @(posedge CLK) cnt_val = (DIR ? (-4'd1) : (4'd1)); //value for counting
32
33 always @(posedge CLK, negedge rst_int[1])
34     if (!rst_int[1]) Counter <= 4'd0;
35     else if (cout) begin
36         Counter <= Counter + cnt_val;
37         case ({
38             DIR, Counter
39         })
40             5'b10000: Counter <= 4'd9;
41             5'b01001: Counter <= 4'd0;
42         endcase
43     end
44 //=====
45 // Coder
46 //
47 always @(posedge CLK, negedge rst_int[1])
48     if (!rst_int[1]) HEX <= 7'b0111111;
49     else
50         case (Counter)
51             4'b0000: HEX <= 7'b0111111; // "0"
52             4'b0001: HEX <= 7'b0000110; // "1"
53             4'b0010: HEX <= 7'b1011011; // "2"
54             4'b0011: HEX <= 7'b1001111; // "3"
55             4'b0100: HEX <= 7'b1100110; // "4"
56             4'b0101: HEX <= 7'b1101101; // "5"
57             4'b0110: HEX <= 7'b1111101; // "6"
58             4'b0111: HEX <= 7'b0000111; // "7"
59             4'b1000: HEX <= 7'b1111111; // "8"
60             4'b1001: HEX <= 7'b1101111; // "9"
61             default: HEX <= 7'b0111111; // "0"
62         endcase
63 //=====
64 // Constant value
65 //
66 assign DIG = 4'b1000;
67 //=====
68 endmodule
69
70
```

Данное устройство реализует счетчик от 0 до 9 на семисегментном индикаторе. Протестируем это устройство тестом первого класса:

```

1  `timescale 1ns / 1ns
2  module tb_Lab3_1 ();
3      reg        tb_clk;
4      reg [5:0]  tb_mem  [0:127];
5      reg        tb_dir;
6      wire [3:0] tb_dig;
7      wire [6:0] tb_hex;
8      reg        tb_reset;
9      wire [6:0] tb_ss;
10
11     localparam CLK_PERIOD = 20;
12
13     initial begin : clock_gen
14         tb_clk = 1'b0;
15         forever #(CLK_PERIOD / 2) tb_clk = ~tb_clk;
16     end
17
18     Lab3_1 #(25'd4) Lab3_1_inst (
19         .CLK(tb_clk),
20         .RST(tb_reset),
21         .DIR(tb_dir),
22         .DIG(tb_dig),
23         .HEX(tb_hex)
24     );
25
26     initial begin : reset_gen
27         tb_reset = 1'b0;
28         #(CLK_PERIOD * 5) tb_reset = 1'b1;
29     end
30
31     initial begin : control_gen
32         tb_dir = 1'b0;
33         #(CLK_PERIOD * 55) tb_dir = 1'b1;
34         #(CLK_PERIOD * 44);
35     end
36
37     initial begin : mem_reading
38         $readmemb("ss_to_ascii.txt", tb_mem);
39         #(CLK_PERIOD * 111) $stop;
40     end
41
42     assign tb_ss = tb_mem[tb_hex];
43
44 endmodule

```

Как можно заметить, сначала выполняется счет вверх, потом вниз. При этом первые 5 периодов CLK подается сигнал сброса. Для удобства добавлен модуль, который переводит из семисегментного кода в HEX.

Выполним компиляцию и посмотрим на результат запуска этого тестового модуля:




Рис. 3.1. Результат тестирования модуля.

Как мы видим, полученный результат отличается от ожидаемого. Добавим внутренние сигналы тестируемого модуля и найдем ошибку:




Рис. 3.2. Результаты моделирования с внутренними сигналами.

Как видно на этом скриншоте, счетчик-делитель вместо того, чтоб сброситься продолжает считать, поэтому в дальнейшем числа не меняются. Поправим эту ошибку, добавив в модуль счетчика сброс:

```

1 //=====
2 // Clock Divider
3 //
4 always @(posedge CLK, negedge rst_int[1])
5     if (!rst_int[1]) div_cnt <= 25'd1;
6     else div_cnt <= cout ? 25'd1 : div_cnt + 25'd1;
7
8 assign cout = (div_cnt == div_par);
9 //=====

```

Повторим тестирование модуля:




Рис. 3.3. Результат тестирования после исправления багов.

Как видим исправление этого модуля помогло и устройство работает корректно.

После моделирования устройство необходимо выполнить тестирование на плате. Разработаем для этого модуль, который позволит управлять всеми входами устройства с компьютера, а также отслеживать выходы:

```

1 module db_lab3_1 (
2     (* altera_attribute = "-name IO_STANDARD \"3.3-V LVCMS\"\", chip_pin = \"23\" *)
3     input CLK
4 );
5 wire [6:0] HEX;
6 wire [3:0] DIG;
7 wire db_reset;
8 wire db_dir;
9 wire db_clk_high;
10
11 Lab3_1 #(25'd2500000) Lab3_1_inst (
12     .CLK(CLK),
13     .RST(db_reset),
14     .DIR(db_dir),
15     .DIG(DIG),
16     .HEX(HEX)
17 );
18 SP_unit SP_unit_inst (
19     .source ({db_reset, db_dir}),
20     .probe ({HEX, DIG}),
21     .source_clk(CLK)
22 );
23 PLL_unit PLL_unit_inst (
24     .inclk0(CLK),
25     .c0 (db_clk_high)
26 );
27 endmodule

```

Используя ISSP мы будем управлять входами направления счета и сброса, а отслеживать значение, передаваемое на счетчик.

Также создаем PLL, который выдает частоту в 2 раза больше заданной, чтоб используя SignalTap II видеть тактовый сигнал, однако пока SignalTap II не настроен, db\_clk\_high исчезнет при компиляции:




Рис. 3.4. RTL-Viewer модуля отладки.

Выполним настройку SignalTap II следующим образом:




Рис. 3.5. Настройка SignalTap II.

Добавим к проекту SDC файл и выполним полную компиляцию. Получим следующий Fmax для разработанного устройства:

Slow 1200mV 85C Model Fmax Summary			
	Fmax	Restricted Fmax	Clock Name
1	54.29 MHz	54.29 MHz	altera_reserved_tck
2	149.95 MHz	149.95 MHz	PLL_unit_inst altpll_component auto_generated pll1 clk[0]
3	150.11 MHz	150.11 MHz	clock_in

Рис. 3.6. Slow 1200mV 85C Model Fmax Summary.

Здесь важно, чтоб clock\_in работал со скоростью минимум 25 МГц (частота платы). Как мы видим, это действительно выполняется.

Запишем разработанное устройство на плату для дальнейшей отладки.

Выполним настройку In-System Source and Probes:





Как и ожидалось мы видим как значение растет на отладке.

Повторим измерения, установив DIR = 1:




Рис. 3.13. SignalTap II. Захват 16 сегментов по 8 измерений. DIR = 1.

А теперь мы получаем направление счета вниз.

Теперь создадим модуль, который будет полноценно реализовывать модуль на плате:

```

1 module impl_Lab3_1 (
2     (* altera_attribute = "-name IO_STANDARD \"3.3-V LVC MOS\"", chip_pin = "23" *)
3     input CLK,
4     (* altera_attribute = "-name IO_STANDARD \"2.5 V\"", chip_pin = "64" *)
5     input RST,
6     (* altera_attribute = "-name IO_STANDARD \"3.3-V LVC MOS\"", chip_pin = "88" *)
7     input DIR,
8     (* altera_attribute = "-name IO_STANDARD \"3.3-V LVC MOS\"", chip_pin = "84, 76, 85, 77, 86, 133, 87" *)
9     output [6:0] HEX,
10    (* altera_attribute = "-name IO_STANDARD \"3.3-V LVC MOS\"", chip_pin = "73, 74, 80, 83" *)
11    output [3:0] DIG
12);
13
14 Lab3_1 #(25'd25000000) Lab3_1_inst (
15     .CLK(CLK),
16     .RST(RST),
17     .DIR(DIR),
18     .DIG(DIG),
19     .HEX(HEX)
20 );
21
22 endmodule

```

Рис. 3.14. Модуль реализующий проект.

Его RTL схема приведена ниже:




Рис. 3.15. RTL Viewer итогового проекта.

Как по нему видно, этот файл действительно только задает входы и выходы созданному модулю.

Также добавим SDC файл для временных требований, включим SignalTap II и запустим полную компиляцию.

Используя Timing Analyzer, убедимся, что все временные требования выполняются, а также что SignalTap II действительно выключился:

Table of Contents

Flow Summary

Flow Settings

Flow Non-Default Global Settings

Flow Elapsed Time

Flow OS Summary

Flow Log

> Analysis & Synthesis

> Fitter

Flow Messages

Flow Suppressed Messages

> Assembler

TimeQuest Timing Analyzer

- Summary
- Parallel Compilation
- SDC File List
- Clocks

Slow 1200mV 85C Model

- Fmax Summary
- Timing Closure Recommend
- Setup Summary
- Hold Summary
- Recovery Summary
- Removal Summary
- Minimum Pulse Width Sumr

Slow 1200mV 85C Model Fmax Summary

<<Filter>>

	Fmax	Restricted Fmax	Clock Name
1	83.06 MHz	83.06 MHz	clock_in

Рис. 3.16. Timing Analyzer report.

Запишем полученный проект на плату. Данное устройство работает корректно и было продемонстрировано преподавателю.

## 4. Вывод:

В ходе лабораторной работы были получены навыки по многоэтапному тестированию устройства, сначала используя моделирование (без платы) средствами ModelSim, после чего тестирование уже на плате, используя In-System Sources and Probes Editor и SignalTap II и последующую реализацию модуля, готового к полноценному использованию на плате.

Данные навыки помогут при разработке как маленьких проектов, так и больших, которые не так просто отлаживать. ModelSim, In-System Sources and Probes Editor и SignalTap II очень сильно ускоряют отладку, что несомненно важно при работе с любым проектом.