## Приложение Platform Designer

# Приложение Platform Designer


Интерфейсы и компоненты шины Avalon-MM



## Лабораторная 3

## Структура проекта

- Ведущий осуществляет запись словами по 32 бита
- Ведомый my\_slave 8 разрядный.
  - Один цикл записи 32 разрядного слова от Ведущего будет преобразован системой соединений в 4 цикла записи 8 разрядными словами (на время этих четырёх циклов Ведущий будет приостановлен он получит сигнал waitrequest от системы соединений).
- Ведомый my\_slaweWS 32 разрядный. Он, по получению от Ведущего сигнала write, выставляет (на один период тактового сигнала) сигнал waitrequest – приостанавливает Ведущего на один период тактового сигнала. Затем осуществляет запись данных.



#### Структура проекта: my\_master

`timescale 1 ns / 1 ns

4

9

10

11

12

13

14

15

16

17

18

19

20




```
32
```

```
module my master #(
    parameter [31:0] address 1=0, parameter [31:0] data 1=1,
                                                                           27
                                                                                        wr2D
                                                                                                    if (avm m0 waitrequest) fsm MM <= wr2D;
    parameter [31:0] address 2 = 1, parameter [31:0] data 2 = 16383
                                                                           28
                                                                                                    else
                                                                                                                             fsm MM <= ended;
                                                                           29
                                                                                                    fsm MM <= ended;</pre>
                                                                                        ended
// clock and reset
                                                                           30
                                                                                    endcase
    input bit
                        csi clk,
                                             // clock clk
                                                                                always comb
    input bit
                        rsi reset,
                                             // reset reset
                                                                           32
                                                                                begin
// MM Master
                                                                           33
                                                                                    case (fsm MM)
    output bit [31:0]
                        avm m0 address,
                                             // MM Master address
                                                                           34
                                                                                        wr1D:
    output bit
                                            // MM Master write
                        avm m0 write.
                                                                           35
                                                                                            begin
    output bit [31:0]
                        avm m0 writedata, // MM Master writedata
                                                                           36
                                                                                                                     = address 1;
                                                                                                avm m0 address
    input bit
                        avm m0 waitrequest // MM Master waitrequest
                                                                           37
                                                                                                avm m0 write
                                                                                                                     = 1'd1;
                                                                           38
                                                                                                avm m0 writedata
                                                                                                                     = data 1;
typedef enum bit[2:0] {initSM, del1, wr1D, del2, wr2D, ended } fsm_type; 39
                                                                                            end
fsm_type fsm MM;
                                                                           40
                                                                                        wr2D:
                                                                           41
                                                                                            begin
always ff @ (posedge csi clk)
                                                                           42
                                                                                                avm m0 address
                                                                                                                     = address 2:
if (rsi reset) fsm MM <= initSM;</pre>
                                                                           43
                                                                                                avm m0 write
                                                                                                                     = 1'd1;
else
                                                                           44
                                                                                                avm m0 writedata
                                                                                                                     = data 2;
    case (fsm MM)
                                                                           45
                                                                                            end
        initSM
                                             fsm MM <= del1;
                                                                           46
                                                                                        default
                                                                           47
        del1
                                             fsm MM <= wr1D;
                                                                                            begin
                                                                           48
                                                                                                avm m0 address
                                                                                                                     = 32'd255;
        wr1D
                    if (avm m0 waitrequest) fsm MM <= wr1D;
                                                                                                avm m0 write
                                                                           49
                                                                                                                     = 1'd0;
                    else fsm MM <= del2;
                                                                                                avm m0 writedata
                                                                                                                     = 32'd255;
        del2
                                             fsm MM <= wr2D:
                                                                           51
                                                                                            end
        wr2D
                    if (avm m0 waitrequest) fsm MM <= wr2D;
                                                                           52
                                                                                    endcase
                                                                           53
                                                                                end
                                                                                endmodule
```

#### Структура проекта: my\_slave






```
`timescale 1 ns / 1 ns
   module my slave (
   // clock and reset
    input bit csi clk,
                                    // clock
   input bit rsi reset,
                                   // reset
6 // MM Slave
   input bit [7:0] avs s0 writedata, // MM Slave writedata
   input bit avs s0 write, // MM Slave write
    output bit avs s0 waitrequest, // MM Slave waitrequest
   //Conduit
    output bit [7:0] coe s0 Dout
12
    );
13
14
    assign avs s0 waitrequest = 1'b0;
15
16
    always ff @(posedge csi clk)
       if (rsi reset) coe s0 Dout <= 8'd0;
17
       else if (avs s0 write) coe s0 Dout <= avs s0 writedata;
18
19
    endmodule
```

#### Структура проекта: my\_slaveWS





```
1 `timescale 1 ns / 1 ns
 2 module my slaveWS (
 3 input bit csi clk,
4 input bit rsi reset,
 5 input bit [31:0] avs_s0_writedata,
6 input bit avs_s0_write,
7 output bit [31:0] coe s0 Dout,
   output bit avs_s0_waitrequest);
10
    bit temp_write;
11
12
    always ff @(posedge csi clk)
        if (rsi reset) temp write <= '0;
13
14
        else temp write <= avs s0 write;
15
16
    assign avs s0 waitrequest = avs s0 write & ~temp write;
17
18
    always ff @(posedge csi clk)
        if (rsi reset) coe s0 Dout <= 32'd0;
19
        else if (avs s0 write) coe_s0_Dout <= avs_s0_writedata;</pre>
20
21
    endmodule
```

#### В **QP** создайте проект




- Рабочая папка: C:\Intel\_trn\Q\_PD\lab\_PD3
- Имя проекта: lab\_PD3
- Модуль верхнего уровня: lab\_PD3
- Тип проекта: Empty Project
- Файлы не добавляются
- Микросхема: может быть любой
  - Плата DE1-SOC 5CSEMA5F31C6N
  - Плата SoC Kit 5CSXFC6D6F31
  - Плата MAX10\_NEEK 10M50DAF484C6G
  - Плата miniDilabCIV (выбирается по умолчанию) EP4CE6E22C8
  - Плата DE0-nano EP4CE22F17C6
- EDA Tool Settings: Simulation => ModelSim Altera Starter Edition=> SystemVerilog

#### В QР задайте путь к библиотеке IP

00

• Команда: Tools=>Options




#### В QP запустите приложение PD



Команда: Tools => Platform
 Designer или иконка



- B PD: сохраните систему под именем lab\_PD3.qsys в рабочей папке проекта
- Убедитесь, что Ваша система выглядит так же, как показано на рисунке ниже



#### Добавьте компоненты к системе



В появляющемся окне настройки каждого компонента нажмите Finish не изменяя настройки компонента - настройка компонентов будет осуществлена после их добавления к системе


- my\_master
- my\_slave
- my\_slaveWS

При добавлении компонентов на закладке Messages будут появляться сообщения об ошибках. На данном этапе на них можно не обращать внимание.

## Переименуйте компоненты и проверьте систему




- Переименуйте компоненты:
  - $clk_=> clk$
  - my\_master\_0 =>my\_master
  - my\_slave\_0 => my\_slave
  - my\_slaveWS\_0 => my\_slaveWS
- Убедитесь в том, что Ваша система выглядит так же, как представленная на рисунке
- Сохраните файл.




## Настройка компонента **clk**


- Щелчком выберите clk
- Нажмите правую клавишу мыши и выберите команду **Edit**
- В появившемся окне задайте Reset synchronous edges = Deassert



#### Подключите тактовый сигнал


- На закладке System Contents щелчком выделите интерфейс clk.clk (интерфейс clk компонента clk)
- Выполните команду меню View=>Connections
- В появившемся окне закладки Connections выберите подключение ко всем тактовым входам
- Переключитесь на закладку System Contents
- Нажмите правую клавишу мыши
- Выберите команду Filter=>Clock and Reset Interfaces
- Убедитесь, что соединения выполнены -Ваша система выглядит так же, как представленная на рисунке






#### Подключите сигнал Reset

- На закладке System Contents выполните команду меню System=>Create Global Reset Network
- Убедитесь, что соединения выполнены - Ваша система выглядит так же, как представленная на рисунке
- Сбросьте фильтрацию нажмите на иконку ▼ в нижней части окна System Contents
- Сохраните файл






#### Подключите Avalon-MM интерфейсы



- На закладке System Contents щелчком выделите интерфейс my\_master.m0
- Нажмите правую клавишу мыши
- Выберите команду Filter=> Avalon-MM Interfaces
- В столбце Connections выполните подключения так, как показано на рисунке
- Сохраните файл



#### Назначьте базовые адреса ведомым Avalon-MM




- Компоненту my\_slave.s0 назначьте базовый адрес = 0
  - Дважды щелкните в поле Base адрес и введите 0
  - Зафиксируйте адрес нажмите на символ



• Убедитесь, что адреса назначены правильно: Ваша система выглядит так же, как

представленная на рисунке




• Сохраните файл

Сбросьте фильтрацию – нажмите на иконку ▼ в нижней части окна System Contents


#### Экспортируйте выводы

- На закладке System Contents щелчком выделите интерфейс my\_slave.conduit\_end\_0
  - Дважды щелкните в поле Export и задайте имя dout\_a
- На закладке System Contents щелчком выделите интерфейс my\_slaveWS.conduit\_end\_0
  - Дважды щелкните в поле Export и задайте имя dout\_b
- Сохраните файл




## Настройка компонента my\_master

- Щелчком выберите my\_master
- Нажмите правую клавишу мыши и выберите команду Edit
- В появившемся окне задайте
  - address\_1: = 0
  - $data_1: = 287454020$ 
    - Что соответствует 32'h11223344
  - address\_2: = 4
  - data 2: = 61166
    - Что соответствует 32'h0000eeee
- Нажмите кнопку Finish
- Сохраните файл




#### Проверьте систему

- Убедитесь в том, что
  - Ваша система выглядит так же, как представленная на рисунке
  - Закладка сообщений (Messages) не содержит сообщений.



- Выполните команду: меню View=>Hierarchy
- В окне закладки Hierarchy выделите систему lab\_PD3\_sys [lab\_PD3\_sys.qsys]
- Выполните команду: меню View=>Block Symbol
- Убедитесь, что Ваш символ системы соответствует представленному на рисунке








- Выполните команду: меню View => Clock domains Beta
- Выберите режим отображения Clocks



**Clocks** Resets

Убедитесь в том, что в столбце Connections нет красных точек => нет проблем

подключения





■ Выберите режим отображения Reset


Clocks Resets

Убедитесь в том, что в столбце Connections нет красных точек => нет проблем


подключения

Отключите фильтр reset –


щелкните по нему один раз.



- 00
- Выполните команду: меню System => Show System with Platform Designer Interconnect сравните созданную Вами систему и систему с модулями добавленными PD:
  - Убедитесь в том, что PD добавил только модуль mm\_interconnect\_0




- Выполните команду: меню View=>Schematic
- Убедитесь в том, что система синхронизации Вашей системы выглядит так же, как представленная на рисунке



#### Генерация системы

- В окне PD нажмите кнопку Generate HDL... (правый нижний угол окна)
- Установите режимы так, как показано на рисунке
- Нажмите кнопку Generate
- По окончанию процедуры появится СООБЩЕНИЕ © Generate: completed successfully.
  - Нажмите кнопку Close
- В окне PD нажмите кнопку Finish (правый нижний угол окна)
- Появится напоминание о необходимости подключить файлы к проекту пакета QP
- Нажмите кнопку ОК.




## Файл lab\_PD3\_top.sv



■ Создан с использованием файла lab\_PD3\_inst.v


```
`timescale 1 ns / 1 ns
     module lab PD3 top (
         input bit clk,
         input bit reset,
         output bit [7:0] ledA,
 6
         output bit [31:0] ledB
 8
     lab_PD3 lab3_1_inst (
         .clk clk (clk),
         .reset reset n (reset),
         .dout a export (ledA),
12
         .dout b export (ledB)
13
     endmodule
14
```



## Подключите файлы к проекту в QP




- B QP
  - Выполните Project => Add\Remove Files from project
  - Подключите указанные файлы (каждый отдельно)
    - lab\_PD3.sip
    - lab\_PD3.qip
    - lab\_PD3\_top.sv



#### Анализ и синтез в QP

- B QP
  - Файл lab\_PD3\_top.sv объявите файлом верхнего уровня

Выполните команду Start Analysis and Synthesis




Убедитесь в том, что компиляция завершена **без ошибок** Ожидаемые **предупреждения**:

```
    10036 Verilog HDL or VHDL warning at altera_merlin_width_adapter.sv(283): object "in_write" assigned a value but never read
    10036 Verilog HDL or VHDL warning at altera_merlin_width_adapter.sv(742): object "aligned_addr" assigned a value but never read
    10036 Verilog HDL or VHDL warning at altera_merlin_width_adapter.sv(743): object "aligned_byte_cnt" assigned a value but never read
    10036 Verilog HDL or VHDL warning at altera_merlin_width_adapter.sv(743): object "aligned_byte_cnt" assigned a value but never read
    13024 Output pins are stuck at VCC or GND
    13410 Pin "ledB[18]" is stuck at GND
    13410 Pin "ledB[20]" is stuck at GND
    13410 Pin "ledB[20]" is stuck at GND
    13410 Pin "ledB[23]" is stuck at GND
    13410 Pin "ledB[25]" is stuck at GND
    13410 Pin "ledB[27]" is stuck at GND
    13410 Pin "ledB[29]" is stuck at GND
    13410 Pin "ledB[29]" is stuck at GND
    13410 Pin "ledB[30]" is stuck at GND
    13410 Pin "ledB[30]" is stuck at GND
    13410 Pin "ledB[31]" i
```

#### Анализ RTL Viewer




- Выполните: меню Tools=>Netlist Viewers => RTL viewer
- Убедитесь в том, что Ваша схема похожа на схему, приведенную на рисунке



## Файл tb\_Lab\_PD3\_top.sv

■ Тест для проверки системы




```
`timescale 1 ns / 1 ns
     module tb lab PD3 top ();
     bit clk;
     bit reset:
     bit[7:0] ledA;
     bit[31:0] ledB;
     always \#50 clk = \sim clk;
     initial
10
     begin
12
         clk = 1'b0:
13
                 = 1'b0;
         reset
14
         #200;
15
                 = 1'b1;
         reset
16
         #1000;
17
         $stop;
18
     end
19
20
     lab PD3 top Lab3 top inst (.*);
21
22
     endmodule
```



#### Hастройка QP для NativeLink

- Убедитесь, что правильно задана ссылка на пакет ModelSim
  - Выполните команду Tools=>Options




## Hастройка QP для NativeLink




■ Выполните команду : меню
Assignment=>Settings=>Simulation
=>NativeLink settings=>кнопка Test
Benches



 Выполните назначения, показанные на рисунке.






#### Запуск моделирования с NativeLink

00

■ Выполните команду : меню Tools=>Run Simulation Tool=>RTL Simulation


Откроется окно (окна) пакета ModelSim



## Загрузка формата временной диаграммы



- В окне Wave пакета ModelSim
- Удалите временные диаграммы
- Выполните команду: File=>Load и в рабочей папке проекта C:\Intel\_trn\Q\_PD\lab\_PD3 выберите файл waveLab3.do
- В окне Wave пакета ModelSim нажмите кнопку Restart а затем Run -All




#### Загрузка формата временной диаграммы



■ В окне Wave пакета ModelSim выполните команду Zoom Full




- Проведите анализ полученной временной диаграммы и убедитесь в правильности работы системы.
- Найдите цикл записи данных в my\_slave.
- Найдите цикл записи данных в my\_slaveWS.



### Создание модуля ISSPE




• В пакете Quartus создайте экземпляр модуля ISSPE



# файл **SP\_unit.qip**



• Добавьте в пакете Quartus к текущему проекту файл SP\_unit.qip



### Файл для отладки db\_lab3\_PD2\_top.sv



• В пакете Quartus создайте файл для отладки модуля lab2\_PD3\_top

#### Пример приведен ниже.

```
module db lab PD3 top (
     (* altera attribute = "-name IO STANDARD \"3.3-V LVCMOS\"", chip pin = "R8" *)
     //"23" for miniDilab-CIV
 4
5
6
7
    //"R8" for DE0 nano
     //"N5" for MAX10 NEEK
      input bit clk
 8
         bit reset:
         bit[7:0] ledA;
10
         bit[31:0] ledB;
     SP unit u0 (
11
12
         .source (reset), // sources.source
13
         .source clk (clk) // source clk.clk
14
15
     lab PD3 top Lab3 top inst (.*);
     endmodule
16
```


### RTL Viewer db\_lab\_PD2.sv



- В пакете Quartus задайте файл db\_lab\_PD2.sv файлом верхнего уровня
- Осуществите анализ и синтез




• Проверьте структуру, полученную RTL Viewer – она должна соответствовать приведенной ниже структуре.




# lab\_PD3.stp

00

- Создайте новый файл логического анализатора
- Сохраните его под именем lab\_PD3.stp
- Разрешите его использование в текущем проекте






### lab\_PD3.stp сигналы для анализа



• Выберите сигналы для логического анализатора



# Добавьте к сигналам конечный автомат my\_master



■ В поле SignalTapII нажмите правую клавишу мыши и выберите команду

#### **Add State Machine Nodes**

■ Добавьте Конечный автомат модуля my\_master



### Расстановка анализируемых сигналов





■ В поле SignalTapII расставьте анализируемые сигналы так, как показано ниже

Node									
Type	Alias	Name							
<b>_</b>		lab PD3 top:Lab3 top inst reset							
<b>\</b>		⊞ lab PD3 top:Lab3 top inst[ledA[70]							
<b>\</b>		⊞ lab PD3 top:Lab3 top inst[ledB[310]							
<b>\</b>		■ lab PD3 top:Lab3 top inst lab PD3:lab3 1 inst my master:my master avm m0 address[310]							
<b>~</b>		lab PD3 top:Lab3 top inst lab PD3:lab3 1 inst my master:my master avm m0 write							
<b>\[ \]</b>		⊞lab PD3 top:Lab3 top inst lab PD3:lab3 1 inst my master:my master avm m0 writedata[310]							
<b>~</b>		lab PD3 top:Lab3 top inst lab PD3:lab3 1 inst my master:my master avm m0 waitrequest							
<b>\</b>		⊞lab PD3 top:Lab3 top inst lab PD3:lab3 1 inst my master:my master fsm MM							
<b>\[ \sqrt{\sq}}\sqrt{\sq}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}</b>		⊞lab PD3 top:Lab3 top inst lab PD3:lab3 1 inst my slave:my slave avs s0 writedata[70]							
<b>\$</b>		lab PD3 top:Lab3 top inst lab PD3:lab3 1 inst my slave:my slave avs s0 write							
<b>~</b>		lab PD3 top:Lab3 top inst lab PD3:lab3 1 inst my slave:my slave avs s0 waitrequest							
<b>\</b>		⊞lab PD3 top:Lab3 top inst lab PD3:lab3 1 inst my slave:my slave coe s0 Dout[70]							
<b>\[ \sqrt{\sq}}\sqrt{\sq}}}}}}}}\sqrt{\sqrt{\sqrt{\sq}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}</b>		⊞lab PD3 top:Lab3 top inst lab PD3:lab3 1 inst my slaveWS:my slavews avs s0 writedata[310]							
<b>_</b>		lab PD3 top:Lab3 top inst lab PD3:lab3 1 inst my slaveWS:my slavews avs s0 write							
<b>_</b>		lab PD3 top:Lab3 top inst lab PD3:lab3 1 inst my slaveWS:my slavews avs s0 waitrequest							
<b>\[ \sqrt{\sq}}\sqrt{\sq}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}</b>		⊞lab PD3 top:Lab3 top inst lab PD3:lab3 1 inst my slaveWS:my slavews coe s0 Dout[310]							

### lab\_PD3.stp настрйка

- Задайте настройки логического анализатора
- Установите синхронизацию по фронту сигнала reset
- Сохраните файл lab\_PD3.stp






### Компиляция и создание lab\_PD3.spf

00

- Запустите полную компиляцию проекта
- Подключите плату и сконфигурируйте FPGA
- Создайте файл ISSPE (меню Tools=> In-System Source and Probe Editor)
- Настройте его так, как показано на рисунке
- Coxpаните под именем lab\_PD3.spf



# lab\_PD3.stp ожидаемые результаты



- Используя ISSPE для управления сигналом reset получите в логическом анализаторе временную диаграмму, аналогичную приведённой ниже
- Сравните с результатами моделирования

Type	Alias	Name	-2	-1	Q	1	2	3	4	5	6	7	8	9	10	11	12	
*		lab PD3 top:Lab3 top inst reset																
<b>\( \sigma</b>		lab PD3 top:Lab3 top inst[ledA[70]			00h			X 44h	X33	1 X 221	1X		1′			11h		
<b>\( \sigma</b>		⊕ lab PD3 top:Lab3 top inst[ledB[310]					00	000000h				X			0000EEEEh			
<b>\( \sigma</b>		B-lab PD3 top:Lab3 top inst[lab PD3:lab3 1 inst[my master:my master]avm m0 address[310]		0	0000FFh		X 00000000h X					X	00000004h	X	000000FFh			
*		lab PD3 top:Lab3 top inst lab PD3:lab3 1 inst my master:my master avm m0 write																
<b>\( \sigma</b>		lab PD3 top:Lab3 top inst[lab PD3:lab3 1 inst[my master:my master]avm m0 writedata[310]		0(	0000FFh		$\supset$	X 11223344h X					0000EEEEh	=		0000	00FFh	
*		lab PD3 top:Lab3 top inst lab PD3:lab3 1 inst my master:my master avm m0 waitrequest																
<b>~</b>		B lab PD3 top:Lab3 top inst lab PD3:lab3 1 inst my master:my master fsm MM		initSl	1	X del1	X		wr1D		X del2	2X	wr2D	X		end	ded	
<b>*</b>		B lab PD3 top:Lab3 top inst[lab PD3:lab3 1 inst[my slave:my slave avs s0 writedata[70]			FFh		X 44h	X 33h	X22	111	1XFFh	$\square$ X	EEh	X		FI	Fh	
*		lab PD3 top:Lab3 top inst lab PD3:lab3 1 inst my slave:my slave avs s0 write			- 1													
*		lab PD3 top:Lab3 top inst lab PD3:lab3 1 inst my slave:my slave avs s0 waitrequest																
<b>*</b>		⊞ lab PD3 top:Lab3 top inst lab PD3:lab3 1 inst my slave:my slave coe s0 Dout[70]			00h		X 44h X 33h X 22h X									11h		
•		🕮 lab PD3 top:Lab3 top inst[lab PD3:lab3 1 inst[my slaveWS:my slavews]avs s0 writedata[310]		0(	0000FFh			1	1223344h		X	=	0000EEEEh	=		0000	00FFh	
*		lab PD3 top:Lab3 top inst lab PD3:lab3 1 inst my slaveWS:my slavews avs s0 write			1				-	- D A 1								
*		lab PD3 top:Lab3 top inst lab PD3:lab3 1 inst my slaveWS:my slavews avs s0 waitrequest		UBPASELL														
<b>*</b>		□ lab PD3 top:Lab3 top inst lab PD3:lab3 1 inst my slaveWS:my slavewS coe s0 Dout[310]								ХХ			0000EEEEh					

### Дополнительное задание

- Измените базовый (Base) адрес модуля my\_slave с 0 на Ваш\_номер\_в\_списке\_группы\*4
  - задается в 16-ой системе счисления
- Измените базовый (Base) адрес модуля my\_slaveWS с 4 на *Ваш\_номер\_в\_списке\_группы\*8* 
  - задается в 16-ой системе счисления
- Измените настройки модуля my\_master
  - address\_1 = адрес модуля my\_slave (задается в 10-ой системе счисления)
  - address\_2 = адрес модуля my\_slaveWS (задается в 10-ой системе счисления)
  - data\_1 менять не надо
  - data\_2 = Ваш\_номер\_в\_списке\_группы (задается в 10-ой системе счисления)
- Осуществите моделирование в пакете ModelSim, зафиксируйте результаты, покажите преподавателю (Используйте предоставленный Вам файл waveLab3.do.)
- С помощью SignalTapII получите временные диаграммы работы на плате, зафиксируйте результаты, покажите преподавателю. (Используйте созданный ранее файл lab\_PD3.stp.)



# Лабораторная 3 ЗАВЕРШЕНА!