# Санкт-Петербургский политехнический университет Петра Великого Институт компьютерных наук и кибербезопасности Высшая школа компьютерных технологий и информационных систем

# Отчёт курсовой работе. Часть 1

Дисциплина: Автоматизация проектирования дискретных устройств (на английском языке).

Выполнил студент гр. 5130901/10101	(подпись)	_ Д.Л. Симоновский
Руководитель	(подпись)	А.А. Федотов
		"25" апреля 2024 г.

Санкт-Петербург 2024

# Оглавление

1.	Список иллюстраций:	2	
2.	Структура проекта:	3	
3.	Решение:	3	
4	Вывол.	13	

# 1. Список иллюстраций:

.3
.4
. 5
.6
.7
.8
.9
10
10
10
10
11
11
12
12
12
12
13
13
13

## 2. Структура проекта:

Структура разрабатываемого проекта приведена ниже:




Рис. 2.1. Структура разрабатываемого проекта.

Он состоит из следующих элементов:

- GEN генератор случайных чисел.
- FIFO IP модуль очереди.
- RaF модуль для поиска максимального числа, среди поданных на вход.
- lab 3s модуль для вывода результата модуля RaF на 7-сегментный индикатор.

Для этого модуля разработать тестовый файл, программу отладки на плате и итоговый проект для интеграции устройства.

#### 3. Решение:

Начнем разработку данного проекта с модуля GEN. Он должен работать по следующему алгоритму:

- Если (ENgen = 1 и full = 0 и Enwrk = 1) выполняется: Модуль формирует сигнал wrreq = 1, работает генератор псевдослучайных чисел (данные выдаются на выход [7: 0] data)
- Если условие (ENgen=1 и full=0 и Enwrk=1) не выполняется: Модуль формирует сигнал wrreq=0, генератор псевдослучайных чисел находится в состоянии ожидания (данные выдаются на выход [7:0] data)

В качестве генератора псевдослучайных чисел используется модуль LFSR\_7\_6\_3\_1\_0\_F, разработанный ранее в ходе лабораторных:


В свою очередь модуль GEN является лишь контролирует, когда модуль будет работать, а когда нет. Он будет выглядеть следующим образом:

```
Verilog_labs - gen.sv
module gen (
                   ENgen,
                   ENwrk.
                   full.
 output bit
                  wrreq,
 output bit [7:0] data
 bit [7:1] LFSR_out = 1'b0;
 LFSR_7_6_3_1_0_F u_LFSR_7_6_3_1_0_F (
   .ENA,
   .LFSR_out
 assign data = {1'b0, LFSR_out};
 always_ff @(posedge clk) begin
   if (ENgen == 1'b1 && full == 0 && ENwrk == 1) begin
     wrreq <= 1'b0;
     ENA <= 1'b0;
```

На вход он принимает сигналы, которые отражены на Puc.~2.1. Далее объявляется модуль LFSR\_7\_6\_3\_1\_0\_F. Сигнал RST у него будет принимать постоянное значение нуля т.е. никогда не будет сброшен, благодаря ENA будет выполнятся остановка генерации, а на выход data будет подаваться результат.

Логика включения ENA и сигнала wrreq написана в блоке always\_ff и соответствует поставленному заданию.

Выполним компиляцию и посмотрим на получившуюся RTL схему:



Puc. 3.1. RTL Viewer модуля GEN.

Она соответствует ожиданиям, теперь необходимо провести тестирование данного модуля, для этого разработаем тест первого класса, он будет выглядеть следующим образом:

```
Verilog_labs - gen_tb.sv
module tb_gen;
  parameter PERIOD = 10;
            clk = 1'b0;
            ENgen = 1'b0;
            ENwrk = 1'b0;
            full = 1'b0;
            wrreq;
  bit [7:0] data;
  initial begin
    forever #(PERIOD / 2) clk = ~clk;
  gen u_gen (.*);
  initial begin
    #(PERIOD * 1);
    ENgen = 1'b1;
    #(PERIOD * 1);
    ENwrk = 1'b1;
    #(PERIOD * 10);
    full = 1'b1;
    #(PERIOD * 2);
    full = 1'b0;
    #(PERIOD * 4);
    $stop;
endmodule
```

В этом тесте мы проверяем, что счет происходит только при заданных требованиях, а также продолжается, когда требования вновь выполняются.

Запустим его и посмотрим на результат:




Рис. 3.2. Тест модуля GEN.


Как можно заметить, тест соответствует разработанным требованиям.

Следующим разработаем модуль RaF, который будет считывать данные из FIFO и сохранять максимальное число. Алгоритм выглядит следующим образом:

- Если (*ENraf* = 1 и *empty* = 0 и *Enwrk* = 1) Модуль считывает данные из FIFO (формирует сигнал rdreq = 1) Ищет среди принимаемых от FIFO данных максимальное значение Передает текущее максимальное значение на выход [7: 0] *bc*
- Если условие (ENraf = 1 и empty = 0 и Enwrk = 1) не выполняется Модуль формирует сигнал rdreq = 0 Модуль находится в состоянии ожидания (текущее максимальное значение выдается на выход [7:0] bc)
- Сигнал RST асинхронно сбрасывает найденное максимальное значение в 0 Его описание на языке System Verilog будет выглядеть следующим образом:

```
Verilog_labs - RaF.sv
                 ENraf,
input bit input bit
                 empty,
                 Enwrk,
input bit
                 RST,
input bit [7:0] q,
                 rdreq,
output bit [7:0] bc
always_ff @(posedge CLK, posedge RST) begin
 if (RST) bc <= 1'b0;
  else if (ENraf == 1'b1 && empty == 1'b0 && Enwrk == 1'b1) begin
    rdreq <= 1'b1;
    bc <= (bc < q ? q : bc);
    rdreq <= 1'b0;
```

Посмотрим на RTL Viewer разработанного модуля:



Puc. 3.3. RTL Viewer модуля RaF.

Далее необходимо провести тестирование исследуемого модуля. Для этого разработаем тест первого уровня:

```
Verilog_labs - RaF_tb.sv
`timescale 1ns / 1ns
 parameter PERIOD = 10;
          CLK = 1'b0;
          ENraf = 1'b0;
          empty = 1'b0;
          Enwrk = 1'b0;
         RST = 1'b0;
 bit [7:0] q;
 bit rdrea:
 bit [7:0] bc;
  forever #(PERIOD / 2) CLK = ~CLK;
 RaF u_RaF (.*);
  #(PERIOD * 1);
  q = 8'd7;
  #(PERIOD * 1);
  ENraf = 1'b1;
  #(PERIOD * 1);
   Enwrk = 1'b1;
   #(PERIOD * 2);
   q = 8'd4;
   #(PERIOD * 2);
   #(PERIOD * 1);
   #(PERIOD * 1);
  q = 8'd120;
  #(PERIOD * 2);
  $stop;
```

В этом тесте мы подаем на вход q какое-то значение, но т.к. условия не выполняются записано оно не будет, после чего подаем все значения для выполнения условия и теперь запись должна быть выполнена. После чего пытаемся перезаписать меньшим значением.

Далее происходит сброс и пытаемся записать после сброса другое значение.

Запустим данный тест и посмотрим на результат тестирования:




Рис. 3.4. Результат тестирования модуля RaF.

Как мы видим все результаты тестирования совпадают с ожиданиями.

Модуль FIFO мы возьмем из IP библиотеки, разрабатывать его не нужно, а модуль для вывода значений на 7-сегментный дисплей мы возьмем из лабораторной работы прошлого семестра, это значит мы готовы перейти к разработке модуля на  $Puc.\ 2.1$ .

Данное описание на языке System Verilog приведено ниже:

```
input bit CLK,
input bit ENgen,
input bit Enwrk,
input bit RST,
input bit ENraf,
output bit [6:0] ss,
output bit [4:1] dig
 bit wrreq;
bit [7:0] data;
 gen u_gen (
   .clk (CLK),
     .ENgen,
.ENwrk(Enwrk),
.full,
FIFO u_fifo (
.clock(CLK),
     .rdreq(rdreq),
.wrreq(wrreq),
     .empty(empty),
.full(full),
       .usedw(usedw)
 RaF u_RaF (
.CLK,
.ENraf,
      .rdreq,
      .clk(CLK),
.bc(bc),
.ss(ss),
      .dig(dig)
```

Как можно заметить это просто описание соединение разработанных модулей а также очереди и модуля, лабораторной номер 3.

Очередь будет иметь следующие настройки:





Рис. 3.5. Настройки модуля FIFO.

Выполним компиляцию и посмотрим на RTL Viewer, чтоб убедиться в корректности построенной схемы:



Puc. 3.6. RTL Viewer модуля CR 1.

Как мы видим, полученная схема похожа на  $Puc.\ 2.1.$  что свидетельствует о корректности разработанного модуля. Теперь выполним тестирование этого модуля, для этого разработает следующий тест первого класса:

```
Verilog_labs - CR_1_tb.sv
       `timescale 1ns / 1ns
         parameter PERIOD = 10:
                          ENgen = 1'b0;
Enwrk = 1'b0;
                          ENraf = 1'b0:
         bit [6:0] ss;
bit [4:1] dig;
         initial begin
  forever #(PERIOD / 2) CLK = ~CLK;
end
             #(PERIOD * 1);
             ENraf = 1'b0;
ENgen = 1'b1;
             Enwrk = 1'b1;
RST = 1'b0;
#(PERIOD * 18);
             ENraf = 1'b1;
ENgen = 1'b0;
Enwrk = 1'b1;
             RST = 1'b0;
#(PERIOD * 18);
             ENgen = 1'b1;
Enwrk = 1'b1;
RST = 1'b0;
#(PERIOD * 27);
             ENraf = 1'b1;
ENgen = 1'b1;
Enwrk = 1'b0;
             #(PERIOD * 3);
             ENraf = 1'b1;
ENgen = 1'b1;
             Enwrk = 1'b1;
RST = 1'b1;
#(PERIOD * 3);
             $stop:
```

Данный тест проверяет работу модуля по следующему алгоритму:

- Запись в FIFO до появления сигнала  $full\ (ENraf=0\ Engen=1\ Enwrk=1\ RST=0)$
- Чтение из FIFO до появления сигнала empty (ENraf = 1 Engen = 0 Enwrk = 1 RST = 0)
- Чтение и запись FIFO до появления на выводе [7:0]bc максимального значения  $(ENraf = 1 \ Engen = 1 \ Enwrk = 1 \ RST = 0)$
- Запрет работы (ENraf = 1 Engen = 1 Enwrk = 0 RST = 0)
- Сброс максимального значения (ENraf = x Engen = x Enwrk = x RST = 1)

Проведем первый тест, его результат выглядит следующим образом:




Рис. 3.7. Тестирование модуля CR 1 до сигнала full.

Как мы видим, все работает корректно и данные выдаются до появления сигнала full. В bc данные не записываются т.к. он не активирован.

Теперь перейдем к следующему тесту:




Рис. 3.8. Тестирования модуля CR 1 до сигнала етрtу.

Система корректно показывает и на этом тесте, выдавая содержимое очереди до сигнала empty. В bc данные аналогично не попадают т.к. он не активирован.

Теперь запустим систему в стандартном для неё режиме работы:




Рис. 3.9. Тестирование модуля СК 1 до максимального значения генератора.

Как мы видим, система работает корректно и действительно сохраняет значение максимума. Теперь проверим сигнал RST:




Рис. 3.10. Тестирования модуля CR 1 на сигнале RST.


На рисунке выше видно, что устройство корректно работает и с этими сигналами.

Стоит отметить, что во время тестирования выходы ss и dig оставались нулевыми. Это связано с тем, что модуле вывода данных на 7-сегментный индикатор стоит делитель, чтоб избавиться от мигания индикатора от частных обновлений. Его значение составляет около 10000, что много меньше количество тактов в тесте.


Изменим это, передав в него значение 1, чтоб при проверке на плате уже видеть нормальные сигналы.

Перейдем непосредственно к тестированию на плате, для этого создадим следующий модуль, благодаря которому сможем менять входные значение, используя ISSPE и смотреть на

результат, используя Signal Tap II:




Его RTL Viewer приведен ниже:




Puc. 3.11. RTL Viewer для tb\_CR\_1.

Выполним настройку Signal Tap II следующим образом:



Puc. 3.12. Настройки Signal Tap II.

Для выхода ss создадим маску, чтоб смотреть значение, которое он выводит:



Puc. 3.13. Mnemonic Tabel Setup.

Выполним запуск и используя алгоритм для тестирования, приведенный ранее и рассмотрим интересующие нас случаи:

Запись в FIFO до появления сигнала  $full\ (ENraf=0\ Engen=1\ Enwrk=1\ RST=0)$ :



Рис. 3.14. Появление сигнала full при тестировании на плате.

Чтение из FIFO до появления сигнала empty (ENraf = 1 Engen = 0 Enwrk = 1 RST = 0):



Рис. 3.15. Появление сигнала empty при тестировании на плате.

Чтение и запись FIFO до появления на выводе [7:0]bc максимального значения  $(ENraf = 1\ Engen = 1\ Enwrk = 1\ RST = 0)$ :



Рис. 3.16. Появление значения 127 (максимального) при тестировании на плате. Запрет работы ( $ENraf=1\ Engen=1\ Enwrk=0\ RST=0$ ):

log: Trig	@ 2024/04/24 14:18:41 (0:0:0.1 elaps	click to insert time bar	
Type Alia	s Name	-22 -21 -20 -19 -18 -17 -16 -15 -14 -13 -12 -11 -10 -9 -8 -7 -6 -5 -4 -3 -2 -1 0	1 2
<b>a</b>	■ CR_1:u_CR_1 ss[60]	( 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X 0 X 7 X 2 X 1 X	1 X 0 X
<b>*</b>		C 1h X 2h X 4h X 8h X 1h X 2h X 4	4h X 8h X
<b>a</b>	■ CR_1:u_CR_1 usedw[30]	2h	
*	CR_1:u_CR_1 ENgen		
*	CR_1:u_CR_1 RST		
*	CR_1:u_CR_1 ENraf		
*	CR_1:u_CR_1 Enwrk		
*	CR_1:u_CR_1 FIFO:u_fifo full		
*	CR_1:u_CR_1 FIFO:u_fifo wrreq		
*	1:u_CR_1 FIFO:u_fifo empty		
*	CR_1:u_CR_1 FIFO:u_fifo rdreq		
<b>\_</b>	:u_CR_1 FIFO:u_fifo q[70]	68	
<b>\sigma</b>	:u_CR_1 RaF:u_RaF bc[70]	127	

Рис. 3.17. Отключение работы при тестировании на плате.

Сброс максимального значения (ENraf = x Engen = x Enwrk = x RST = 1):


```
| Tog | Tog | 200400421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2 6 etap) | Colic to | Tog | 20040421 14139 (0 0 2
```

Рис. 3.18. Сброс при тестировании на плате.

Как мы видим, все работает корректно. Раз устройство работает верно, перейдем к созданию модуля имплементации:

```
| Werlog Naba - impL CR_1 to
| module impl_CR_3 (
| (* altera_attribute = "-name 10_STAMDARD \"3,3-V LVCMOS\"", chip_pin = "23" *)
| input bit CLK,
| (* altera_attribute = "-name 10_STAMDARD \"3,3-V LVCMOS\"", chip_pin = "86 25 24" *)
| input bit [23] SM,
| (* altera_attribute = "-name 10_STAMDARD \"3,3-V LVCMOS\"", chip_pin = "84, 76, 85, 77, 86, 133, 87" *)
| (* altera_attribute = "-name 10_STAMDARD \"3,3-V LVCMOS\"", chip_pin = "73, 80, 74, 83" *)
| output bit [43] dip.
| (* altera_attribute = "-name 10_STAMDARD \"3,3-V LVCMOS\"", chip_pin = "73, 80, 74, 83" *)
| output bit [43] dip.
| (* altera_attribute = "-name 10_STAMDARD \"3,3-V LVCMOS\"", chip_pin = "69 70 71 72" *)
| output bit [3:0] LED
| it coutput bi
```

Также не забудем выполнить изменения в модуле вывода значений на 7-сегментный индикатор, поставив делитель обратно на 10000. Выполним компиляцию и посмотрим на получившуюся RTL схему:



Puc. 3.19. RTL Viewer для impl CR 1.

Запишем получившуюся программу на плату. Результат работы продемонстрирован преподавателю.

### 4. Вывод:

По ходу выполнения курсовой работы была успешно осуществлена разработка заданного устройства, используя System Verilog в качестве основного инструмента. Кроме того,

проведено комплексное тестирование устройства как на симуляторе, так и на плате. Этот процесс включал в себя все этапы разработки - от первоначального проектирования до завершения работы над функционально полноценным устройством, готовым к использованию. Как итог, была достигнута стабильная работоспособность созданного устройства, что подтверждает успешное завершение проекта.