

Вопрос 1.

С использованием типов данных и конструкций расширения System Verilog создайте описание устройства

Алгоритм работы:

- устройство принимает **потоковые** данные с трех 8 разрядных входов A, B, C;
- осуществляет: выполнение функции $R = A * B + C$
- формирует выходные данные R

Выводы устройства (имена выводов модуля могут быть выбраны любыми, рекомендуется выбрать имена, облегчающие интеграцию с Platform Designer (PD)):

- На входах должен быть использованы регистры.
 - Входы должны быть ориентированы на использование Stream интерфейсов в Platform Designer (PD) с поддержкой сигналов Ready и Valid (по входному сигналу Valid =1 осуществляется запись во входной регистр); Сигнал Ready постоянно равен 1
- На выходе должен быть использован регистр
 - Выход должен быть ориентирован на использование Stream интерфейса в Platform Designer (PD). Сигнал Ready не анализируем. Сигнал Valid постоянно равен 1.
- Вход: тактового сигнала – clk.
- Вход: сигнала асинхронного сброса – arst.

```
Verilog_labs - my_module.sv

1 module my_module (
2     // clk, rst
3     input bit      csi_clk,        // clock.clk
4     input bit      rsi_reset,      // reset.reset
5     // in_A ST
6     input bit [ 7:0] asi_in0_data, // asi_in0.data
7     output bit     asi_in0_ready,  // .ready
8     input bit      asi_in0_valid,  // .valid
9     // in_B ST
10    input bit [ 7:0] asi_in1_data,  // asi_in1.data
11    output bit     asi_in1_ready,   // .ready
12    input bit      asi_in1_valid,   // .valid
13    // in_C ST
14    input bit [ 7:0] asi_in2_data,  // asi_in2.data
15    output bit     asi_in2_ready,   // .ready
16    input bit      asi_in2_valid,   // .valid
17    // out_R ST
18    output bit [15:0] aso_out0_data, // asi_in2.data
19    input bit      aso_out0_ready,   // .ready
20    output bit     aso_out0_valid   // .valid
21 );
22
23 assign asi_in0_ready = 1;
24 assign asi_in1_ready = 1;
25 assign asi_in2_ready = 1;
26 assign aso_out0_valid = 1;
27
28 bit [7:0] A, B, C;
29
30 always_ff @(posedge csi_clk, posedge rsi_reset) begin
31     if (rsi_reset) begin
32         A <= 0;
33         B <= 0;
34         C <= 0;
35         aso_out0_data <= 0;
36     end else begin
37         if (asi_in0_valid) A <= asi_in0_data;
38         if (asi_in1_valid) B <= asi_in1_data;
39         if (asi_in2_valid) C <= asi_in2_data;
40         aso_out0_data <= A * B + C;
41     end
42 end
43
44 endmodule
```

На этом месте в файле с ответами приведите созданное текстовое описание.

Вопрос 2.

С использованием типов данных и конструкций расширения System Verilog для устройства, созданного в вопросе 1, разработайте тест класса 2 (с самопроверкой).

Исходные данные (для А, В, С) и ожидаемые данные (для R) должны считываться из файлов (достаточно 3-х наборов данных).

Тест должен обеспечивать проверку всех режимов работы устройства (включая сброс).


```
Verilog_labs - tb_my_module.sv

1 `timescale 1 ns / 1 ns
2 module tb_my_module ();
3     localparam PERIOD = 20;
4     // clk, rst
5     bit    csi_clk; // clock.clk
6     bit    rsi_reset; // reset.reset
7     // in_A ST
8     bit [ 7:0] asi_in0_data; // asi_in0.data
9     bit    asi_in0_ready; // .ready
10    bit    asi_in0_valid; // .valid
11    // in_B ST
12    bit [ 7:0] asi_in1_data; // asi_in1.data
13    bit    asi_in1_ready; // .ready
14    bit    asi_in1_valid; // .valid
15    // in_C ST
16    bit [ 7:0] asi_in2_data; // asi_in2.data
17    bit    asi_in2_ready; // .ready
18    bit    asi_in2_valid; // .valid
19    // out_R ST
20    bit [15:0] aso_out0_data; // asi_in2.data
21    bit    aso_out0_ready; // .ready
22    bit    aso_out0_valid; // .valid
23
24    my_module u0 (.*);
25
26    bit [16:0] excepted_result;
27    int input_file, answers_file, char_1, char_2;
28
29    initial begin
30        forever #(PERIOD / 2) csi_clk = ~csi_clk;
31    end
32
33    initial begin
34        `define eof 32'hffff_ffff
35        input_file = $fopen("input_file.txt", "r");
36        answers_file = $fopen("except_output.txt", "r");
37        char_1 = $fgetc(input_file);
38        char_2 = $fgetc(answers_file);
39        while (char_1 != `eof && char_2 != `eof) begin
40            $ungetc(char_1, input_file);
41            $ungetc(char_2, answers_file);
42            $fscanf(input_file, "%d", asi_in0_data);
43            $fscanf(input_file, "%d", asi_in0_valid);
44            $fscanf(input_file, "%d", asi_in1_data);
45            $fscanf(input_file, "%d", asi_in1_valid);
46            $fscanf(input_file, "%d", asi_in2_data);
47            $fscanf(input_file, "%d", asi_in2_valid);
48            $fscanf(input_file, "%d", aso_out0_ready);
49            $fscanf(input_file, "%d", rsi_reset);
50            $fscanf(answers_file, "%d", excepted_result);
51
52            #(PERIOD * 2);
53            if (
54                excepted_result != aso_out0_data &&
55                asi_in0_ready == 1 &&
56                asi_in1_ready == 1 &&
57                asi_in2_ready == 1
58            ) begin
59                $display("Incorrect output:\nExcepted: %b\nActual: %b", excepted_result, aso_out0_data);
60                $display("r1: %b\nr2: %b\nr3: %b", asi_in0_ready, asi_in1_ready, asi_in2_ready);
61                $stop;
62            end
63            char_1 = $fgetc(input_file);
64            char_2 = $fgetc(answers_file);
65        end
66        $display("All test have been passed!");
67        $fclose(input_file);
68        $fclose(answers_file);
69        $stop;
70    end
71
72 endmodule
73
```

На этом месте в файле с ответами приведите созданное текстовое описание теста.

Вопрос 3.

В пакете ModelSim, используя созданный в вопросе 2 тест, проведите моделирование созданного в вопросе 1 устройства.




```

VSIM 21> run -all
# All test have been passed!
# ** Note: $stop : tb_my_module.sv(69)
# Time: 120 ns Iteration: 0 Instance: /tb_my_module
# Break in Module tb_my_module at tb_my_module.sv line 69
  
```

На этом месте в файле с ответами приведите временные диаграммы результатов моделирования и результаты, представленные в консоли (т.к. тест с самопроверкой).

Вопрос 4.

Интегрируйте устройство, созданное в вопросе 1, как библиотечный компонент в PD (библиотечная папка для модуля – **exam**).



На этом месте в файле с ответами приведите снимки экрана:

- с библиотекой PD в которой есть папка **exam** с созданным компонентом
- настройки интерфейсной части компонента.

Вопрос 5.

- В PD создайте описание системы, включающей модуль тактового сигнала и компонент, созданный в вопросе 4.
- Экспортируйте выводы данных.
- Создайте HDL описание в приложении PD.
- С использованием типов данных и конструкций расширения System Verilog создайте описание верхнего уровня, в котором созданная система используется как компонент.
- **Вход сброса, в файле верхнего уровня, должен быть подключен через два триггера.**
- Осуществите компиляцию и получите структуру системы, используя RTL Viewer в пакете Quartus.

The screenshot shows the Quartus II System Designer interface. The main window displays a hierarchical tree of components and a table of exported signals. The tree shows a top-level system 'my_qsys' containing a clock module 'clk_0' and a component 'my_component_0'. The table lists exported signals like 'clk_in', 'reset', 'clk_0', and various data ports of the component. The bottom status bar indicates '0 Errors, 0 Warnings'.


Use	Connect...	Name	Description	Export	Clock	Base	End	IRQ	Tags	Opcode Name
		clk_0	Clock Source	clk						
		clk_in	Clock Input	reset	exported					
		clk_in_reset	Reset Input							
		clk	Clock Output							
		clk_reset	Reset Output							
		my_component_0	my_component							
		reset	Reset Input							
		in0	Avalon Streaming Sink							
		in1	Avalon Streaming Sink							
		in2	Avalon Streaming Sink							
		out0	Avalon Streaming Source							
		clock	Clock Input							

```

Verilog_labs - exam.sv

1  module exam (
2      input bit          clk,
3      input bit          rst_in,
4      input bit [ 7:0] data_1,
5      input bit [ 7:0] data_2,
6      input bit [ 7:0] data_3,
7      output bit [15:0] data_out,
8      input bit          valid_1,
9      input bit          valid_2,
10     input bit          valid_3,
11     output bit          valid_out,
12     output bit          ready_1,
13     output bit          ready_2,
14     output bit          ready_3,
15     input bit          ready_out
16 );
17
18     bit [1:0] rst = '0;
19
20     always_ff @(posedge clk) begin
21         rst[1:0] <= {rst[0], rst_in};
22     end
23
24     my_qsys u0 (
25         .clk_clk          (clk),           //          clk.clk
26         .reset_reset_n    (rst[1]),        //          reset.reset_n
27         .my_component_0_in0_data (data_1), // my_component_0_in0.data
28         .my_component_0_in0_ready (ready_1), //          .ready
29         .my_component_0_in0_valid (valid_1), //          .valid
30         .my_component_0_in1_data (data_2), // my_component_0_in1.data
31         .my_component_0_in1_ready (ready_2), //          .ready
32         .my_component_0_in1_valid (valid_2), //          .valid
33         .my_component_0_in2_data (data_3), // my_component_0_in2.data
34         .my_component_0_in2_ready (ready_3), //          .ready
35         .my_component_0_in2_valid (valid_3), //          .valid
36         .my_component_0_out0_data (data_out), // my_component_0_out0.data
37         .my_component_0_out0_ready (ready_out), //          .ready
38         .my_component_0_out0_valid (valid_out) //          .valid
39     );
40
41 endmodule

```



На этом месте в файле с ответами приведите снимки экрана:

- структуры системы в PD
- созданного описания верхнего уровня
- структуры, полученной в RTL Viewer.