# Автоматизация проектирования дискретных устройств. Экзамен. Дата ФИО группа

### Вопрос 1.

С использованием типов данных и конструкций расширения System Verilog создайте описание устройства

Алгоритм работы:

- устройство принимает **потоковые** данные с двух N-х разрядных входов A и B;
- осуществляет: выполнение функции R= A ИЛИ В
- формирует <u>потоковые</u> выходные данные R

Выводы устройства (имена выводов модуля м.б. выбраны любыми, рекомендуется выбрать имена, облегчающие интеграцию с Platform Designer (PD)):

- На входах д.б использованы регистры.
  - Входы должны быть ориентированы на использование Stream интерфейсов в Platform Designer (PD) с поддержкой сигналов Ready и Valid (по входному сигналу Valid =1 осуществляется запись во входной регистр); Сигнал Ready постоянно равен 1
- На выходе д.б использован регистр
  - о Входы должны быть ориентированы на использование Stream интерфейсов в Platform Designer (PD) с поддержкой сигналов Ready и Valid.
- Вход: тактового сигнала clk.
- Вход: сигнала синхронного сброса srst.

### На этом месте в файле с ответами приведите созданное текстовое описание.

### Вопрос 2.

С использованием типов данных и конструкций расширения System Verilog для устройства, созданного в вопросе 1, разработайте тест класса 1.

Исходные данные из файлов. Типы команд считывания из файлов – любые.

Тест должен обеспечивать проверку всех режимов работы устройства (включая сброс).

# На этом месте в файле с ответами приведите созданное текстовое описание теста.

## Вопрос 3.

В пакете ModelSim , используя созданный в вопросе 2 тест, проведите моделирование созданного в вопросе 1 устройства.

# На этом месте в файле с ответами приведите временные диаграммы результатов моделирования и результаты.

### Вопрос 4.

Интегрируйте устройство, созданное в вопросе 1, как библиотечный компонент в PD (библиотечная папка для модуля – exam).

### На этом месте в файле с ответами приведите снимки экрана:

- с библиотекой PD в которой есть папка ехат с созданным компонентом
- настройки интерфейсной части компонента.

#### Вопрос 5.

- B PD создайте описание системы, включающей модуль тактового сигнала и компонент, созданный в вопросе 4.
- Экспортируйте выводы данных.
- Создайте HDL описание в приложении PD.
- С использованием типов данных и конструкций расширения System Verilog создайте описание верхнего уровня, в котором созданная система используется как компонент.

- Вход сброса, в файле верхнего уровня, должен быть подключен через два триггера.
- Осуществите компиляцию и получите структуру системы, используя RTL Viewer в пакете Quartus.

# На этом месте в файле с ответами приведите снимки экрана:

- структуры системы в РД
- созданного описания верхнего уровня
- структуры, полученной в RTL Viewer.