Санкт-Петербургский политехнический университет Петра Великого Институт компьютерных наук и кибербезопасности Высшая школа компьютерных технологий и информационных систем

Отчёт по лабораторной работе № 6

Дисциплина: Автоматизация проектирования дискретных устройств (на английском языке).

Выполнил студент гр. 5130901/10101	(подпись)	_ Д.Л. Симоновский
Руководитель	(подпись)	А.А. Федотов
		" <u>13</u> " <u>марта</u> 2024 г.

Санкт-Петербург 2024

Оглавление

1.	Список иллюстраций:	2
2.	Цель упражнения:	3
	Алгоритм работы проекта:	
4.	Решение:	3
5.	Вывол:	ŧ

1. Список иллюстраций:

Рис. 4.1. RTL схема разработанного АЛУ	4
Рис. 4.2. Waveform для тестовой последовательности	
Рис. 4.3. Результат запуска в консоли.	
Рис. 4.4. Настройки Signal Tap II	
Рис. 4.5. ISSP операция ADD.	
Рис. 4.6. ISSP операция SUB.	
Рис. 4.7. ISSP операция MUL.	
Рис. 4.8. ISSP операция DIV.	
Рис. 4.9. ISSP операция OP 18.	
Рис. 4.10. Результат в Signal Tap II	

2. Цель упражнения:

Пройти цикл проектирования в рамках пакетов Quartus и ModelSim, включая следующие этапы:

- Создание проекта.
- Разработка описания модулей с использованием конструкций расширения SystemVerilog.
- Разработка теста на языке SystemVerilog и моделирование.
- Отладка проекта.

3. Алгоритм работы проекта:

АЛУ (арифметико-логическое устройство) с параметризированной разрядностью (width=8, по умолчанию). Реализуется как комбинационная схема. Выполняет знаковые операции:

- ADD сложение.
- SUB вычитание.
- MUL умножение.
- DIV деление.
- ОР 18 среднее арифметическое.

Выводы устройства:

- ops вход кода операции
- ор a вход операнда A: знаковый (разрядность width).
- op_b вход операнда В: знаковый (разрядность width).
- ALU out выход результата: знаковый (разрядность width).
- CLK вход тактового сигнала, для синхронизации ISSPE и SignalTapII.

4. Решение:

Первым делом необходимо создать пакет для типов данных, используемых в проекте:

```
package lab_MS_SV4_pack;
parameter WIDTH = 8;
typedef enum bit [2:0] { ADD, SUB, MUL, DIV, OP_18 } opcode_t;
typedef bit signed [WIDTH-1:0] data_y;

typedef struct packed {
opcode_t opc;
data_y op_a;
data_y op_b;
} INST_t;
endpackage : lab_MS_SV4_pack
```

Здесь мы видим перечисление кодов операций и общий тип данных для входов и выходов. Эти типы объединены в структуру.

На основе этого пакета создадим модуль АЛУ:

```
import lab_MS_SV4_pack::*;

module lab_MS_SV4 (
   input INST_t INST,
   output data_y ALU_out
);

always_comb begin
   case (INST.opc)
   ADD: ALU_out = INST.op_a + INST.op_b;
   SUB: ALU_out = INST.op_a - INST.op_b;
   MUL: ALU_out = INST.op_a * INST.op_b;
   DIV: ALU_out = INST.op_a / INST.op_b;
   OP_18: ALU_out = (INST.op_a + INST.op_b) / 2;
   endcase
end
endmodule
```

В качестве входных данных принимается структура INST_t, созданная ранее, а выходным параметром является выход АЛУ, который аналогично имеет ранее созданный тип данных. Выполним компиляцию и убедимся в том, что была создана именно комбинационная схема:





Рис. 4.1. RTL схема разработанного АЛУ.

Проверим корректность разработанного модуля, используя тест первого класса:

```
timescale 1ns / 1ns
module tb_lab_MS_SV4 ();
  INST_t INST;
  data_y ALU_out;
  lab_MS_SV4 DUT (.*);
  task test(
    input data_y b
      INST.op_a = a;
      INST.op_b = b;
      #10 INST.opc = INST.opc.next();
    end while (INST.opc != INST.opc.last());
   $display("\n");
    test(10, 0);
    $display("\n");
    $stop;
    $monitor(
        "instruction=%p \top_a=%d \top_b=%d \tALU_out=%d",
        INST.opc.
        INST.op_a,
        INST.op_b,
        ALU_out
```

Этот тест проходит по всем операциям и подает на вход различные комбинации цифр, чтоб проверить, что операции корректно переключаются. Запустим его и получим следующий результат:



Puc. 4.2. Waveform для тестовой последовательности.

```
# instruction=ADD op_a= 10 op_b= -5 ALU_out= 5
# instruction=SUB op_a= 10 op_b= -5 ALU_out= 15
# instruction=MUL op_a= 10 op_b= -5 ALU_out= -50
# instruction=DIV op_a= 10 op_b= -5 ALU_out= -2
  instruction=OP_18 op_a= 10 op_b=
                                                 -5 ALU out=
# instruction=ADD op_a= 127 op_b= 127 ALU_out= -2
# instruction=SUB op_a= 127 op_b= 127
                                                    ALU out=
 instruction=MUL op a= 127 op b= 127 ALU out=instruction=DIV op a= 127 op b= 127 ALU out=
  instruction=OP_18 op_a= 127 op_b= 127 ALU_out= 127
# instruction=ADD op_a=-128 op_b=-128 ALU_out=
 instruction=SUB op_a=-128 op_b=-128 ALU_out=
instruction=MUL op_a=-128 op_b=-128 ALU_out=
  instruction=DIV op_a=-128 op_b=-128 ALU_out=
# instruction=OP_18 op_a=-128 op_b=-128 ALU_out=-128
# instruction=ADD op_a= 10 op_b= 0 ALU_out= 10
# instruction=SUB op_a= 10 op_b= 0 ALU_out= 10
  instruction=MUL op_a= 10 op_b=
                                                 0 ALU_out=
  instruction=DIV op_a= 10 op_b=
                                                 0 ALU_out=
  instruction=OP_18 op_a= 10 op_b= 0 ALU_out=
```

Рис. 4.3. Результат запуска в консоли.

Как мы видим все операции работают корректно, в соответствии с заданием.


Разработаем модуль для отладки программы на плате:

```
import lab_MS_SV4_pack::*;

module db_lab_MS_SV4 (
    (* altera_attribute = "-name IO_STANDARD \"3.3-v LVCMOS\"", chip_pin = "23" *)
input CLK

inpu
```

Для ввода значений в модуль будем использовать ISSP, там же будем смотреть результат. Дополнительно добавим Signal Tap II, в котором будем получать значения по изменению типа операции и получать результат в виде сегментов:



Puc. 4.4. Настройки Signal Tap II.

Запишем наш проект на плату и начнем тестирование:

₹ 0											
Index Type	Alias	Name	Data	₋ -8	-7	-6	-5	-4	-3	-2	-1
P[70] 🔹 🚁	ALU	⊕ probe[70]	5					5			
[1816 🚟 🚗	орс	⊕ source[1816]	0					0			
[158] 🗫	op_a	⊕ source[158]	10					10			
S[70] 🛶	op_b	⊕ source[70]	-5					-5			
		P_{i}	uc. 4.5. ISS	SP on	ераци	я ADL).				
Index Type	Alias	Name	Data	-4		-3		-2		-1	
P[70] 🔹 🚁	ALU	⊕ probe[70]	15					15			
[1816 =	орс	⊞ source[1816]	1					1			
[158] =	op_a	⊞ source[158]	10					10			
S[70] 🗫	op_b	⊕ source[70]	-5					-5			
		P	uc. 4.6. IS	SP or	ераци	ıя SUB					
Index Type	Alias	Name	Data	-4		-3		-2		-1	
P[70] 📚 🔆	ALU	⊕ probe[70]	-50					-50			
[1816 =	орс	⊕ source[1816]	2					2			
[158]	op_a	⊕ source[158]	10					10			
S[70] 🗫	op_b	⊕ source[70]	-5					-5			
		Pt	uc. 4.7. ISS	SP on	ераци	я MUI					
Index Type	Alias	Name	Data	-4		-3		-2		-1	
[70] 🔹 🚁	ALU	⊕ probe[70]	-2					-2			
1816 🏎	орс	⊞ source[1816]	3					3			
[158] 🍜 🚗	op_a	⊕ source[158]	10					10			
[70] 🛶	op_b	⊕ source[70]	-5					-5			
		P	Puc. 4.8. IS	SP or	<i>іераці</i>	ия DIV					
				-4		-3		-2		-1	
Index Type	Alias	Name	Data								
	Alias ALU	 probe[70]	Data 2					2			
Index Type P[70] 🕸			_					2 -4			
P[70] 🔹 🖈	ALU	 probe[70]	2								
P[70] ** [1816 ** [158] ***	ALU opc	⊕ probe[70] ⊕ source[1816]	2 -4					-4			
P[70] 🔹 : [1816 -	ALU opc op_a	⊕ probe[70] ⊕ source[1816] ⊕ source[158] ⊕ source[70]	2 -4 10		рация	ı OP 1	8.	-4 10			
P[70] * [1816] [158] [5[70] [158] [158]	ALU opc op_a op_b	 ₱ probe[70] ₱ source[1816] ₱ source[158] ₱ source[70] 	2 -4 10 -5		рация	ı OP 1	8.	-4 10 -5	nsert time bar		
P[70] * [1816 [158] [158] [158] [158] [158] [158] [158] [158]	ALU opc op_a op_b	 ₱ probe[70] ₱ source[1816] ₱ source[158] ₱ source[70] 	2 -4 10 -5	P one	рация	1 OP 1		-4 10 -5	nsert time bar	9 2	5 , -4 , -2
P[70] * ` ` [1816	ALU opc op_a op_b 3 16:06:06 (0:2: de Name :DUT INST.op	P probe[70] Source[1816] Source[158] Source[70] Pu 23.9 etap	2 -4 10 -5 c. 4.9. ISS			3	-2	-4 10 -5	4 -4 , -2 ,	9 , 2	
P[70]	ALU opc op_a op_b 3 16:06:06 (0:2: de Name	P probe[70]	2 -4 10 -5 c. 4.9. ISS	P one		3 , 2 , -4	-2	-4 10 -5	4	0 , 2	-4 -2

Рис. 4.10. Результат в Signal Tap II.

Как видно по рисункам, приведенным выше, устройство работает корректно в соответствии с заданием, что было продемонстрированно преподавателю практики.

5. Вывод:

В ходе лабораторной работы успешно пройден цикл проектирования, начиная с создания проекта и разработки модулей с использованием расширений SystemVerilog. Использование SystemVerilog предоставило широкий спектр новых возможностей по сравнению с Verilog, облегчая процесс разработки и улучшая читаемость кода.

Отладка проекта осуществлялась с помощью инструментов In-System Sources and Probes Editor и SignalTap II, что значительно повысило эффективность процесса. Эти инструменты позволили быстро выявить и исправить ошибки, что является ключевым аспектом при работе с любым проектом.