## Автоматизация проектирования дискретных устройств. Экзамен. Дата <u>27.05.2024</u> ФИО <u>Симоновский Даниил Леонидович</u> группа <u>5130901/10101</u>

Вопрос 1.

С использованием типов данных и конструкций расширения System Verilog создайте описание устройства

Алгоритм работы:

- устройство принимает **потоковые** данные с трех 8 разрядных входов A, B, C;
- осуществляет: выполнение функции R= A \* B +C
- формирует выходные данные R

Выводы устройства (имена выводов модуля могут быть выбраны любыми, рекомендуется выбрать имена, облегчающие интеграцию с Platform Designer (PD)):

- На входах должен быть использованы регистры.
  - Входы должны быть ориентированы на использование Stream интерфейсов в Platform Designer (PD) с поддержкой сигналов Ready и Valid (по входному сигналу Valid =1 осуществляется запись во входной регистр); Сигнал Ready постоянно равен 1
- На выходе должен быть использован регистр
  - о Выход должен быть ориентирован на использование Stream интерфейса в Platform Designer (PD). Сигнал Ready не анализируем. Сигнал Valid постоянно равен 1.
- Вход: тактового сигнала clk.
- Вход: сигнала асинхронного сброса arst.

```
Verilog_labs - my_module.sv
 1 module my_module (
       input bit csi_clk, // clock.clk
input bit rsi_reset, // reset.reset
       input bit [ 7:0] asi_in0_data, // asi_in0.data
      output bit asi_in0_ready, // .ready input bit asi_in0_valid, // .valid
     // in_B ST
input bit [ 7:0] asi_in1_data, // asi_in1.data
output bit asi_in1_ready, // .ready
input bit asi_in1_valid, // .valid
      // in_C ST
input bit [ 7:0] asi_in2_data, // asi_in2.data
output bit asi_in2_ready, // .ready
input bit asi_in2_valid, // .valid
      // out_R ST
output bit [15:0] aso_out0_data, // asi_in2.data
input bit aso_out0_ready, // .ready
output bit aso_out0_valid // .valid
       assign asi_in0_ready = 1;
       assign asi_in1_ready = 1;
assign asi_in2_ready = 1;
        assign aso_out0_valid = 1;
        bit [7:0] A, B, C;
        always_ff @(posedge csi_clk, posedge rsi_reset) begin
         if (rsi_reset) begin
                               <= 0;
                              <= 0;
<= 0;
           С
             aso_out0_data <= 0;
          end else begin
         if (asi_in0_valid) A <= asi_in0_data;</pre>
             if (asi_in1_valid) B <= asi_in1_data;</pre>
            if (asi_in2_valid) C <= asi_in2_data;
            aso_out0_data <= A * B + C;
44 endmodule
```

На этом месте в файле с ответами приведите созданное текстовое описание.

## Вопрос 2.

С использованием типов данных и конструкций расширения System Verilog для устройства, созданного в вопросе 1, разработайте тест класса 2 (с самопроверкой).


Исходные данные (для A, B, C) и ожидаемые данные (для R) должны считываться из файлов (достаточно 3-х наборов данных).

Тест должен обеспечивать проверку всех режимов работы устройства (включая сброс).

```
Verilog_labs - tb_my_module.sv
  localparam PERIOD = 20;
                  rsi_reset; // reset.reset
  bit [ 7:0] asi_in0_data; // asi_in0.data
bit asi_in0_ready; // .read
                   asi_in0_ready; // .ready
asi_in0_valid; // .valid
  bit [ 7:0] asi_in1_data; // asi_in1.data
bit asi_in1_ready; // .ready
bit asi_in1_valid; // .valid
  bit [ 7:0] asi_in2_data; // asi_in2.data
bit asi_in2_ready; // .read
bit asi_in2_valid; // .vali
// out_R ST
  bit [15:0] aso_out0_data; // asi_in2.data
bit aso_out0_ready; // .ready
bit aso_out0_valid; // .valid
  my module u0 (.*):
  bit [16:0] excepted result;
  int input_file, answers_file, char_1, char_2;
  initial begin
    forever #(PERIOD / 2) csi_clk = ~csi_clk;
   initial begin
    input_file = $fopen("input_file.txt", "r");
     answers_file = $fopen("except_output.txt", "r");
     char_1 = $fgetc(input_file);
char_2 = $fgetc(answers_file);
     while (char_1 != `eof && char_2 != `eof) begin
    $ungetc(char_1, input_file);
      $ungetc(char_2, answers_file);
      $ungetc(char_2, answers_file);
$fscanf(input_file, "%d", asi_in0_data);
$fscanf(input_file, "%d", asi_in_valid);
$fscanf(input_file, "%d", asi_in1_data);
$fscanf(input_file, "%d", asi_in1_valid);
$fscanf(input_file, "%d", asi_in2_data);
$fscanf(input_file, "%d", asi_in2_valid);
$fscanf(input_file, "%d", aso_out0_ready);
$fscanf(input_file, "%d", rsi_reset);
$fscanf(answers_file, "%d", excepted_result);
         #(PERIOD * 2);
          excepted_result != aso_out0_data &&
           asi_in0_ready == 1 &&
           asi_in1_ready == 1 &&
           asi_in2_ready == 1
          $display("Incorrect output:\nExcepted: %b\nActual: %b", excepted_result, aso_out0_data);
$display("r1: %b\nr2: %b\nr3: %b", asi_in0_ready, asi_in1_ready, asi_in2_ready);
           $stop;
        char_1 = $fgetc(input_file);
         char_2 = $fgetc(answers_file);
     $display("All test have been passed!");
     $fclose(input_file);
     $fclose(answers_file);
     $stop;
endmodule
```

**На этом месте в файле с ответами приведите созданное текстовое описание теста.** Вопрос 3.


В пакете ModelSim, используя созданный в вопросе 2 тест, проведите моделирование созданного в вопросе 1 устройства.



На этом месте в файле с ответами приведите временные диаграммы результатов моделирования и результаты, представленные в консоли (т.к. тест с самопроверкой).

## Вопрос 4.

Интегрируйте устройство, созданное в вопросе 1, как библиотечный компонент в PD (библиотечная папка для модуля — **exam**).




На этом месте в файле с ответами приведите снимки экрана:


- с библиотекой PD в которой есть папка ехат с созданным компонентом
- настройки интерфейсной части компонента.

## Вопрос 5.

- B PD создайте описание системы, включающей модуль тактового сигнала и компонент, созданный в вопросе 4.
- Экспортируйте выводы данных.
- Создайте HDL описание в приложении PD.
- С использованием типов данных и конструкций расширения System Verilog создайте описание верхнего уровня, в котором созданная система используется как компонент.
- Вход сброса, в файле верхнего уровня, должен быть подключен через два триггера.
- Осуществите компиляцию и получите структуру системы, используя RTL Viewer в пакете Quartus.



```
Verilog_labs - exam.sv
module exam (
                        rst_in,
 input bit [7:0] data_1, input bit [7:0] data_2, input bit [7:0] data_2, input bit [7:0] data_3, output bit [15:0] data_out,
 input bit input bit
                        valid_1,
                        valid_2,
                        valid_3,
 output bit
                        valid out.
 output bit
                       ready_1,
                       ready_2,
                       ready_3,
                        ready_out
                                    (clk),
(rst[1]),
   .clk_clk
   .reset_reset_n
   .my_component_0_in0_data (data_1),
   .my_component_0_in0_ready (ready_1),
   .my_component_0_in0_valid (valid_1),
   .my_component_0_in1_data (data_2),
    .my_component_0_in1_ready (ready_2),
   .my_component_0_in1_valid (valid_2),
    .my_component_0_in2_data (data_3),
   .my_component_0_in2_ready (ready_3),
.my_component_0_in2_valid (valid_3),
    .my_component_0_out0_data (data_out),
    .my_component_0_out0_ready(ready_out),
    .my_component_0_out0_valid(valid_out)
```



На этом месте в файле с ответами приведите снимки экрана:

- структуры системы в РД
- созданного описания верхнего уровня
- структуры, полученной в RTL Viewer.