Санкт-Петербургский политехнический университет Петра Великого Институт компьютерных наук и кибербезопасности Высшая школа компьютерных технологий и информационных систем

Отчёт по лабораторной работе № 10

Дисциплина: Автоматизация проектирования дискретных устройств (на английском языке).

Выполнил студент гр. 5130901/10101	(подпись)	_ Д.Л. Симоновский
Руководитель	(подпись)	_ А.П. Антонов
		" <u>14</u> " <u>апреля</u> 2024 г.

Санкт-Петербург 2024

Оглавление

1.	Список иллюстраций:	2
2.	Алгоритм работы проекта:	3
3.	Ход работы:	3
4.	Вывол:	12

1. Список иллюстраций:

Рис. 2.1. Схема разрабатываемого устройства	3
Рис. 3.1. RTL Viewer для my_master.	
Рис. 3.2. RTL Viewer для my_slave	
Рис. 3.3. RTL Viewer модуля my Dslave	
Рис. 3.4. Platform Designer.	
Рис. 3.5. Component Type для my_master	
Рис. 3.6. Files для my master	
Рис. 3.7. Выбор файла симуляции для my_master	
Рис. 3.8. Signals & Interfaces для my_master	
Рис. 3.9. Signal & Interfaces для slave.	
Рис. 3.10. Signal & Interfaces для Dslave.	8
Рис. 3.11. Элементы в Platform Designer.	8
Рис. 3.12. Настройка сигналов clk	8
Рис. 3.13. Подключения в модуле.	8
Рис. 3.14. Символ системы	9
Рис. 3.15. Анализ проблемных подключений	9
Рис. 3.16. System with PD Interconnect	9
Рис. 3.17. Schematic	9
Рис. 3.18. Подключение файлов к проекту	10
Рис. 3.19. RTL Viewer.	10
Рис. 3.20. Результат тестирования.	11
Рис. 3.21. Результат тестирования со смещением.	11
Рис. 3.22. RTL Viewer.	12
Рис. 3.23. Signal Tap.	12

2. Алгоритм работы проекта:

Средствами Platform Designer создать структуру проекта, представленную на рисунке ниже:




Рис. 2.1. Схема разрабатываемого устройства.

3. Ход работы:

Выполним создание проекта со стандартными настройками, после чего создадим описания модулей my master, my slave и my Dslave.

Модуль my_master будет выглядеть следующим образом:

```
`timescale 1ns/1ns
module my_master (
    input bit
   output bit [7:0] avm_m0_address,
   output bit avm_m0_waitrequest, // MM master waitrequest
    typedef enum bit [1:0] {initSM, del1, wr1D, del2} fsm_type;
   bit [7:0] cnt_intA;
   always_ff @(posedge csi_clk) begin
  if (rsi_reset) begin
         fsm_MM <= initSM;
           cnt_intA <= 8'd0;
           case (fsm_MM)
             initSM: fsm_MM <= del1;
              del1: fsm_MM <= wr1D;
wr1D: if (avm_m0_waitrequest)</pre>
                          fsm_MM <= wr1D;
                         fsm_MM <= del2;
                        fsm_MM <= initSM;
                          cnt_intA <= cnt_intA + 8'd1;</pre>
       case (fsm_MM)
                  avm_m0_address = cnt_intA;
                  avm m0 write
                                    = 1'd1;
                  avm_m0_writedata = cnt_intA + coe_c0_DA;
          default:
                  avm_m0_address
                                   = 8'd255;
                 avm_m0_write
                  avm_m0_writedata = 8'd255;
endmodule
```

Модуль my_master функционирует как главное устройство в системе Avalon Memory-Mapped (ММ). Он управляет передачей данных от мастера к другим компонентам.

Модуль работает на основе конечного автомата (FSM), который имеет четыре состояния: initSM, del1, wr1D, del2.

- initSM: Начальное состояние.
- del1: Задержка для ожидания данных от мастера Avalon MM (чтобы отделить циклы записи по шине, это не обязательно, но так будет наглядно при просмотре waveform).
- wr1D: Ожидание завершения операции записи данных от мастера Avalon MM.
- del2: Дополнительная задержка после завершения операции записи.

RTL Viewer выглядит следующим образом:




Рис. 3.1. RTL Viewer для my master.

Модуль my slave выглядит следующим образом:

```
lab_PD4 - my_slave.sv
`timescale 1ns/1ns
                     csi_clk, // clocl clk
                     rsi_reset, // reset reset
// MM Slave
    input bit [7:0] avs_s0_writedata, // MM Slave writedata
    input bit
                     avs_s0_write, // MM Slave write
                      avs_s0_waitrequest, // MM Slave wairequest
    output bit [7:0] coe_s0_Dout
    bit [7:0] rg_DATA;
    assign avs_s0_waitrequest = 1'b0;
    always_ff @(posedge csi_clk) begin
       if (rsi_reset)
           rg_DATA <= 8'd0;
        else if (avs_s0_write)
            rg_DATA <= avs_s0_writedata;</pre>
   assign coe_s0_Dout = rg_DATA;
endmodule
```

Модуль my_slave в интерфейсе Avalon Memory-Mapped (ММ) функционирует как подчинённое устройство, принимая данные от мастера и передавая их через выходной сигнал сое_s0_Dout. Он использует тактовый сигнал сsi_clk для синхронизации операций и сигнал сброса rsi_reset для инициализации внутренних состояний. Модуль содержит 8-битный регистр данных rg_DATA, который обновляется при каждом положительном фронте csi_clk, если активирован сигнал записи avs_s0_write. При активации сигнала сброса регистр rg_DATA сбрасывается в ноль. Данные, хранящиеся в регистре rg_DATA, передаются через выходной сигнал сое_s0_Dout. Сигнал avs_s0_waitrequest всегда устанавливается в ноль, что означает отсутствие запроса на ожидание со стороны подчинённого устройства.

Посмотрим, как выглядит диаграмма этого модуля в RTL Viewer:




Рис. 3.2. RTL Viewer для my slave.

Далее разработаем модуль my Dslave:

```
lab_PD4 - my_Dslave.sv
`timescale 1ns/1ns
module my_Dslave (
                     csi_clk, // clocl clk
   input bit
                     rsi_reset, // reset reset
   input bit [7:0] avs_s0_writedata, // MM Slave writedata
   input bit
                    avs_s0_write, // MM Slave write
                      avs_s0_waitrequest, // MM Slave wairequest
    output bit [7:0] coe_s0_Dout
    bit [7:0] cnt_;
    assign avs_s0_waitrequest = 1'b0;
    always_ff @(posedge csi_clk) begin
        if (rsi_reset)
           cnt_ <= 8'd0;
        else if (avs_s0_write)
           cnt_ <= cnt_ + 8'd1;
    assign coe_s0_Dout = cnt_;
```

Модуль my_Dslave является простым устройством в системе, которое принимает данные от мастера Avalon MM и передаёт их через интерфейс Conduit. Когда мастер отправляет данные, my_Dslave сохраняет их во внутреннем регистре и затем передаёт через выходной порт сое_s0_Dout через интерфейс Conduit без каких-либо изменений. Это позволяет эффективно передавать данные от мастера Avalon MM к другим частям системы, используя my_Dslave в качестве посредника, без необходимости дополнительной обработки или изменений данных. RTL Viewer выглядит следующим образом:




Рис. 3.3. RTL Viewer модуля my Dslave.

Перейдем в Platform Disigner:




Рис. 3.4. Platform Designer.

Добавим в PD ранее созданные компоненты:




Рис. 3.9. Signal & Interfaces для slave.




Рис. 3.10. Signal & Interfaces для Dslave.

Теперь добавим модули в систему:




Рис. 3.11. Элементы в Platform Designer.

Выполним настройку моудля clk:




Рис. 3.12. Настройка сигналов clk.

Подключим все компоненты друг к другу:




Рис. 3.13. Подключения в модуле.

Произведем анализ разработанного модуля:




Рис. 3.14. Символ системы.




Рис. 3.15. Анализ проблемных подключений.




Рис. 3.16. System with PD Interconnect.




Рис. 3.17. Schematic.

Как видим все выполнено в соответствии с заданием.

Выполним генерацию и подключим получившиеся файлы к проекту:




Рис. 3.18. Подключение файлов к проекту.

Далее создадим файл верхнего уровня:

RTL Viewer данного проекта приведен ниже:



Рис. 3.19. RTL Viewer.

Выполним тестирование разработанного файла, используя следующий тестовый модуль:

```
lab_PD4 - tb_lab_PD4_top.sv

timescale 1ns/1ns
module tb_lab_PD4_top ();
bit clk,
bit reset,
bit [7:0] data_d,
bit [7:0] dd_slave,
bit [7:0] d_slave,
bit [7:0] def_slave
assign data_d = 8'd6;
always #10 clk = ~ clk;
initial begin
#20;
reset = 1'b1;
reset (4*9) @(negedge clk);
$stop;
end
lab_PD4 Lab4_sys_inst (.*);
endmodule
```

Запустим тестовый файл и получим следующий результат:




Рис. 3.20. Результат тестирования.

Как мы видим, данные доставляются в соответствии с заданными адресами. А при несовпадении адреса отправляются в my_Dslave, где внутренний счетчик увеличивается на 1, что соответствует заданию.

Поменяем сигнал data_d — смещение записываемого значения, относительно адреса на 18 (в соответствии с вариантом и повторим запуск тестируемого модуля:




Рис. 3.21. Результат тестирования со смещением.

Как мы видим, все работает корректно. Теперь перейдем к тестированию непосредственно на плате. Для этого разработаем следующий модуль:

```
lab_PD4 - db_lab_PD4_top.sv

itimescale ins/ins
  module db_lab_PD4_top (
    (* altera_attribute = "-name IO_STANDARD \"3.3-V LVCMOS\"", chip_pin = "23" *)
  input bit clk

);

bit reset;
  bit [7:0] ddata_d;
  bit [7:0] dd_slave;
  bit [7:0] def_slave;

bit [7:0] def_slave;

in SP_unit SP_unit_inst (
    .source ( {reset, data_d} ),
    .source_clk (clk)
    );

lab_PD4_top lab_PD4_top_inst (.*);

endmodule
```

RTL Viewer разработанного модуля выглядит следующим образом:




Рис. 3.22. RTL Viewer.

Выполним компиляцию разработанного модуля и посмотрим на результат в Signal Tap:

log	: Trig @ 20	24/04/03 14:50:49 (0:3:38.5 elapsed) #1	click to insert time bar															
Typ	e Alias	Name	-8	4		. 4	. 8 .	12 .	1,6 .	20	. 24 .	. 28	3,2	36 .	40 .	44	4,8	. , . 52 . , .56
- 1		lab PD4 top:lab PD4 top inst[reset																
- 6		* lab PD4 top:lab PD4 top inst[data d[70]									0							
44		* lab PD4 top:lab PD4 top inst[dd slave[7_0]			0								2					
1		lab PD4 top:lab PD4 top inst[d slave[7_0] label{lab PD4 top:lab PD4 top inst[d slave[7_0]]}		0														
-		■ lab PD4 top:lab PD4 top inst[def slave[70]		0			- 1		2	3	4) 5	X 6		(8		9 1	0 11 (12
- 64		* lab PD4 top:lab PD4 top inst[lab PD4:Lab4 sys inst[my master:my master]avm m0 address[70]		255								(6) 255 (7. 255		9 255	D (2:	55 31 255	12 255 13
1		* lab PD4 top:lab PD4 top inst[lab PD4:Lab4 sys inst[my master:my master]avm m0 writedata[70]		255	X0	X 255 X1	255	X2X 255	X3X 255	(4)(255))	5) 255	(6) 255	7X 255	(8) 255	X9X 255	D() (2:	55 310 255	X12(255 X13(
_ ×		lab PD4 top:lab PD4 top inst[lab PD4:Lab4 sys inst[my master:my master avm m0 write						л	л									
- 64		* lab PD4 top:lab PD4 top inst[lab PD4:Lab4 sys inst[my slave:my slave 1]avs s0 writedata[70]		255	(<u>0</u>	255 1	255	(2) 255	(3) 255	(4)(255)	5): 255	(6) 255 (7 255	(8) 255	9 255	D (2:	55)11(255	12(255)13(
- 4		lab PD4 top:lab PD4 top inst[lab PD4:Lab4 sys inst[my slave:my slave 1[avs s0 write																
- 6		E lab PD4 top:lab PD4 top inst[lab PD4:Lab4 sys inst[my slave:my slave 1 coe s0 Dout[70]		0									1					
- 64		* lab PD4 top:lab PD4 top inst[lab PD4:Lab4 sys inst[my slave:my slave 2]avs s0 writedata[70]		255	(<u>0</u>	255 1	255	(2) 255	(3) 255	(4)(255))	5) 255	(6) 255 (7 255	(8) 255	9 255	D (2:	55)11(255	(12) 255 (13)
-		lab PD4 top:lab PD4 top inst[lab PD4:Lab4 sys inst[my slave:my slave 2[avs s0 write																
-		* lab PD4 top:lab PD4 top inst[lab PD4:Lab4 sys inst[my slave:my slave 2 coe s0 Dout[70]			- 0								2					
- 64		Elab PD4 top:lab PD4 top inst[lab PD4:Lab4 sys inst[my Dslave:my dslave]avs s0 writedata[70]		255	X(0	X 255 X1	255	X2X 255	(3) 255	(4)(255)	5) 255	(6) 255 (7X 255	(8) 255	(9)(255	D() (2:	55 (11) 255	(12) 255 (13)
-		lab PD4 top:lab PD4 top inst[lab PD4:Lab4 sys inst[my Dslave:my dslave]avs s0 write																
6		* lab PD4 too:lab PD4 too instllab PD4:Lab4 svs instlmv Dslave:mv dslavelcoe s0 Dout[7_0]		0		Х	1		2	Х 3	X 4	. 5	X 6	X 7	X8	\rightarrow	9 (1	0 11 (12

Рис. 3.23. Signal Tap.

Полученный результат совпадает со схемой, полученной в Model Sim, что свидетельствует о корректности разработанного устройства.

4. Вывод:

В ходе выполнения лабораторной работы была создана структура проекта с использованием Platform Designer. Этот инструмент предоставляет графический интерфейс для интеграции и настройки IP-блоков, что упрощает и ускоряет процесс разработки в сравнении с ручным написанием кода.

Преимущества Platform Designer включают в себя:

- 1. Ускорение разработки: Платформа предлагает готовые IP-блоки, которые могут быть легко интегрированы в проект, сокращая время разработки.
- 2. Упрощение процесса: Использование графического интерфейса позволяет избежать сложностей в написании и отладке кода, особенно для начинающих разработчиков.
- 3. Модульность и повторное использование: IP-блоки могут быть использованы в разных проектах, что способствует повторному использованию кода и упрощает поддержку проектов.
- 4. Визуализация системы: Платформа предоставляет графическое представление структуры проекта, что облегчает понимание и анализ системы.

Таким образом, использование Platform Designer обеспечивает эффективное управление проектом, ускоряет его разработку и повышает его надежность за счет готовых компонентов и удобного интерфейса.