
Задание labn 1

предполагается использование пакета QP Lite версии 16.1...18.1

Quartus Prime Lite Edition

Release date: November, 2020 Latest Release: v20.1.1




https://fpgasoftware.intel.com/?edition=lite

Цель упражнения — познакомиться с процедурой реализации «системы на кристалле» — проекта на базе процессора NIOSII, включая следующие этапы:

- Создание проекта в пакете Quartus Prime (QP)
- ✓ Создание аппаратной части проекта помощью приложения Platform Designer (PD)
- ✓ Создание программной части проекта в рамках оболочки NIOSII IDE
- ✓ Проверка работы проекта на плате

Структура и алгоритм работы проекта

Процессор NIOSII на светодиодах LED8 ... LED1 отображает двоичные коды чисел от 0 до 255, под управлением данных, получаемых с переключателей SW.



Часть 1 - Создание проекта

- 1. Запустите пакет QuarusII
- 2. В меню File менеджера пакета, укажите New Project Wizard....
- 3. На экране появится окно введения **Introduction** (если оно не было отключено). Нажмите кнопку **next**.
- 4. В появившемся окне введите следующие данные:

What is the working directory for this project?	$C:\Intel_trn\Q_NIOS\Lab1$
Рабочая папка (с помощью браузера найдите рабочую папку	
проекта)	
What is the name of this project?	Lab1
Имя проекта	
What is the name of the top-level design entity for this project?	Lab1
Имя модуля верхнего уровня в иерархии проекта.	

- 5. Нажмите кнопку **Next**.
- 6. В окне Add Files [page 2 of 5] нажмите кнопку Next.
- 7. В окне Family & Device Setting[page3 of 5]:
 - в разделе Family укажите Cyclone IV E.
 - в разделе Available devices укажите СБИС EP4CE6E22C8.


Нажмите кнопку Next.

- 8. В окне EDA Tool Setting [page 4 of 5] оставьте все без изменения и нажмите кнопку Next.
- 9. Появится окно **Summary** [page 5 of 5], в котором указаны установки, заданные Вами для создаваемого проекта. Проверьте их. Если все правильно, то нажмите кнопку **Finish**. В противном случае, вернитесь назад, нажав (возможно несколько раз) кнопку **Back**.


Проект создан.

Часть 2 - Создание аппаратной части проекта


1. Выполните команду **Tools => Platform Designer.** Будет запущен PD и откроется закладка System Contents, в которую по умолчанию будет добавлен компонент source clock




- 2. Выполните команду File=>Save as и сохраните систему под именем Lab1_nios
- 3. Выделите модуль Clock source => нажмите правую клавишу мыши => выберите команду Edit... => откроется окно задания параметров модуля.
- 4. В появившемся окне задайте:
 - \checkmark частоту тактового сигнала = 25 МГц, что соответствует частоте кварцевого генератора на плате miniDiLaB-CIV.
 - ✓ Параметр Reset synchronous edges: Deassert
 - ✓ Нажмите кнопку Finish.




- ✓ Переименуйте компонент:
 - 1. в закладке System Contents выберите имя компонента,
 - 2. нажмите правую клавишу мыши и выберите команду Rename.
 - 3. Задайте новое имя clk.
- 5. Создание, на основе встроенных в FPGA блоков памяти, модуля памяти для команд и данных процессора
 - ✓ В списке IP Catalog приложения PD найдите компонент On-Chip Memory (RAM and ROM).




- ✓ Дважды щелкните компонент левой клавишей мыши
- ✓ Появится окно On-Chip Memory (RAM and ROM)




- ✓ В разделе memory type задайте тип памяти RAM
- ✓ В разделе Size задайте размер памяти 16384 байт.
- ✓ В разделе memory Initialization установите:
 - Режимы так, как показано на рисунке (имя файла д.б. onchip_mem.hex)
- ✓ Нажмите кнопку Finish. Память для команд и данных процессора создана. Так как, для нормальной работы компонент должен быть подключен к тактовому сигналу, сигналу сброса внутренних регистров и Мастеру на шине Avalon-MM, то появятся сообщения об ошибках и предупреждение. Появляющиеся ошибки и предупреждения пока можно проигнорировать.
- ✓ Переименуйте созданный модуль памяти:
 - 1. на закладке System Contents выберите имя созданного модуля памяти,
 - 2. нажмите правую клавишу мыши
 - 3. выберите команду Rename.
 - 4. Задайте новое имя onchip_mem.
- ✓ Coeдините выход clk компонента clk с входом clk1 компонента onchip_mem, а выход clk_reset компонента clk source с входом reset1 компонента onchip_mem.



- 6. Конфигурация и подключение к системе ядра процессора NIOSII
 - ✓ В списке доступных компонентов выберите компонент NIOS II Processor
 - ✓ Дважды щелкните компонент левой клавишей мыши.



- ✓ Появится окно конфигурации процессора.
 - 1. На закладке Main установите тип процессора NIOSII/е (простейший вариант процессорного ядра)
 - 2. На закладке JTAG Debug **отключите** режим Include JTAG Debig (в этой работе отладчик не будет использован).
 - 3. Нажмите кнопку Finish. Ядро процессорного модуля создано и включено в систему. Появляющиеся ошибки и предупреждения пока можно проигнорировать.
- ✓ Переименуйте созданный процессорный модуль:
 - 1. на закладке System Contents выберите имя созданного модуля,
 - 2. нажмите правую клавишу мыши
 - 3. выберите команду Rename.
 - 4. Задайте новое имя nios2_PD.
- ✓ Coeдините вход clk компонента nios2_PD с выходом clk компонента clk, а выход clk_reset компонента clk с входом reset компонента nios2_PD.
- ✓ Соедините вход s1 компонента onchip_mem с выходами data_master и instruction_master компонента nios2 PD.




✓ Выделите модуль nios2_PD => нажмите правую клавишу мыши => выберите команду Edit... => откроется окно задания параметров модуля

- На закладке Vectors укажите
 - 1. память для вектора сброса:



2. память для вектора exception:



3. память для вектора Break:




✓ Нажмите кнопку Finish.


В окне сообщений должно остаться одно предупреждение о том, что к процессору не подключен отладчик. Это




- 7. Конфигурация и подключение к системе модуля РІО (параллельного ввода вывода).
 - ✓ В списке доступных компонентов выберите PIO (Parallel I/O) и дважды щелкните левой клавишей мыши.



- ✓ Откроется окно настройки.
- ✓ Откройте закладку Basic Settings и установите следующие параметры:
 - Разрядность width = 8
 - Направление передачи Direction = Output.
 - Reset value=0;



- Нажмите кнопку Finish.
- Появляющиеся ошибки и предупреждения пока можно проигнорировать.
- ✓ Переименуйте созданный компонент: на закладке System Contents выберите имя созданного компонента, нажмите правую клавишу мыши и выберите команду Rename. Новое имя pio_LED.
- ✓ Соедините вход clk компонента pio_LED с выходом clk компонента clk, а выход clk_reset компонента clk с входом reset компонента pio_LED.
- ✓ Соедините вход s1 компонента pio_LED с выходом data master компонента nios2 PD.
- ✓ Дважды щелкните в строке external_connection столбца Export, введите имя внешнего вывода создаваемой системы led




Появляющиеся ошибки и предупреждения пока можно проигнорировать.

- 8. Конфигурация и подключение к системе еще одного модуля РІО (параллельного ввода вывода).
 - → В списке доступных компонентов выберите PIO (Parallel I/O) и дважды щелкните левой клавишей мыши.
 - ✓ Откроется окно настройки.
 - ✓ Откройте закладку Basic Settings и установите следующие параметры:
 - Разрядность width = 1


■ Направление передачи – Direction = Input.



PIO (Parallel I/O) Intel FPGA IP



- Info: pio_0: PIO inputs are not hardwired in test bench. Undefined values will be read from PIO inputs during simulation.
 - ✓ Нажмите кнопку Finish.
 Появляющиеся ошибки и предупреждения пока можно проигнорировать.
 - ✓ Переименуйте созданный компонент: в закладке System Contents выберите имя созданного компонента, нажмите правую клавишу мыши и выберите команду Rename. Новое имя pio_SW
 - ✓ Соедините вход clk компонента **pio_SW** с выходом clk компонента clk, а выход clk_reset компонента clk с входом reset компонента **pio_SW**.
 - ✓ Соедините вход s1 компонента **pio_SW** с выходом data_master компонента **nios2_PD**. Появляющиеся ошибки и предупреждения пока можно проигнорировать.
 - ✓ Дважды щелкните в строке external_connection столбца Export, введите имя внешнего вывода создаваемой системы sw
 - ✓ Модуль РІО настроен и подсоединен к системе.
- 9. Выполните автоматическое распределение адресного пространства системы: System=>Assign base Addresses
- 10. Внешний вид созданной системы (закладка System Contents)



✓ закладка Address Мар

System: Lab1_nios	Path: dk		
		nios2_PD.data_master	nios2_PD.instruction_master
onchip_memory.s1		0x4000 - 0x7fff	0x4000 - 0x7fff
pio_SW.s1		0x8000 - 0x800f	
pio_LED.s1		0x8010 - 0x801f	


- ✓ закладка Project Settings. Для отображения установок для созданной системы:
 - 1. Выполните команду View => Hierarchy
 - 2. В окне Hierarchy выберите верхний уровень описания Lab1_nios
 - 3. Выполните команду View => Parameters




11. Закладка Messages должна содержать одно предупреждение, информирующее о том, что не подключен JTAG Debug модуль (но это было сделано сознательно для данного проекта)




12. Выполните команду File=>Save и откройте окно настройки формирования описания системы: Generate=>Generate HDL.




- 13. Оставьте все значения по умолчанию и нажмите кнопку Generate.
- Создание HDL описания системы завершится с предупреждениями, касающимися отсутствия JTAG соединения для отладки.



- 15. Нажмите кнопку Close.
- 16. В окне Platform Designer нажмите кнопку Finsh
- 17. Появится окно, напоминающее о том, что к проекту необходимо подключить файл Lab1_nios.qip с описанием созданной системы.



- 18. В пакете QP выполните команду меню Project => Add\Remove Files in Project
- 19. В появившемся окне найдите (в папке C:\Intel_trn\Q_NIOS\Lab1\Lab1_nios\synthesis) и подключите к проекту файл Lab1_nios.qip




Часть 3 – Интеграция аппаратной части проекта


1. Создайте в текстовом редакторе файл (имя файла Lab1.sv) верхнего уровня в иерархии проекта (для этого целесообразно использовать файл Lab1 nios inst.v из папки C:\Intel_trn\Q_NIOS\Lab1\Lab1_nios)

```
1
    module Lab1 (
 2
         input bit clk, // Clock
         input bit sw, // data in
input bit pbb, // Asynchronous reset active low
 3
4
         output bit [7:0] led
 6
    );
 8
         Lab1 nios u0 (
9
             .clk clk
                                (clk), //
              .reset_reset_n (pbb), //
10
                                             reset.reset n
                                (led), //
11
              .led export
                                             led.export
12
                                (sw)
                                             pbb.export
              .sw export
13
         );
14
15
    endmodule
```


- 2. Файл верхнего уровня может быть создан и в графическом редакторе
 - ✓ Выполните команду File=>New, укажите Block Diagram/schematic file и нажмите кнопку ОК. Откроется окно графического редактора.
 - ✓ Дважды щелкните левой клавишей мыши в рабочем поле графического редактора. Откроется окно ввода символов —Symbol.
 - ✓ Найдите (папка C:\Intel_trn\Q_NIOS\Lab1\Lab1_nios) и укажите символ созданной системы.




- ✓ Выберите этот символ, нажмите кнопку ОК, затем разместите его в поле графического редактора, нажав левую клавишу мыши.
- ✓ Введите схему представленную на рисунке.




- Сохраните схему под именем lab1.bdf
- 3. Выбор файла верхнего уровня в иерархии описания проекта:



- ✓ При использовании тестового описания установите файл Lab1.sv как файла верхнего уровня.
 - i. При этом файл Lab1.bdf следует удалить из проекта (Remove File from project)
- ✓ При использовании схемного ввода установите файл Lab1.bdf как файла верхенего уровня.
 - i. При этом файл Lab1.sv следует удалить из проекта (Remove File from project)
- 4. Выполните команду Assignments=>Settings => Compilation Process Settings
 - ✓ Установите опцию Use all available processors



- Проверка синтаксиса проекта.
 - ✓ Выполните команду Processing=>Start=>Start Analysis and Elaboration
 - ✓ Компиляция должна завершиться без ошибок.
- 6. Проверка структуры проекта
 - ✓ Выполните команду Tools => Netlist viewer => RTL Viewer
 - ✓ Убедитесь в том, что полученная структура соответствует структуре, приведенной на рисунке.



- 7. Назначение выводов проекта.
 - ✓ Запустите редактор назначения выводов (Pin Planner): Assignment=>Pin Planner.
 - Изначьте выводы так, как показано на рисунке ниже

Node Name	Direction	Location	I/O Bank	VREF Group	Fitter Location	I/O Standard	Current Strength	Slew Rate
in_ clk	Input	PIN_23	1	B1_N0	PIN_23	3.3-V LVTTL	8mA (default)	
ed[7]	Output	PIN_65	4	B4_N0	PIN_65	2.5 V	8ma	2 (default)
out led[6]	Output	PIN_66	4	B4_N0	PIN_66	2.5 V	8ma	2 (default)
ed[5]	Output	PIN_67	4	B4_N0	PIN_67	2.5 V	8ma	2 (default)
out led[4]	Output	PIN_68	4	B4_N0	PIN_68	2.5 V	8ma	2 (default)
out led[3]	Output	PIN_69	4	B4_N0	PIN_69	2.5 V	8ma	2 (default)
ut led[2]	Output	PIN_70	4	B4_N0	PIN_70	2.5 V	8ma	2 (default)
out led[1]	Output	PIN_71	4	B4_N0	PIN_71	2.5 V	8ma	2 (default)
out led[0]	Output	PIN_72	4	B4_N0	PIN_72	2.5 V	8ma	2 (default)
in_ pbb	Input	PIN_58	4	B4_N0	PIN_58	2.5 V	8mA (default)	
sw sw	Input	PIN_24	2	B2_N0	PIN_24	2.5 V	8mA (default)	


- ✓ Закройте редактор назначения выводов.
- 8. Назначение опции проекта
 - ✓ Выполните команду: Assignment=>Device.
 - ✓ В появившемся окне нажмите кнопку Device and Pin Options
 - ✓ B окне Device and Pin Options выберите закладку Unused pin, в которой установите опцию As input tri-stated with weak pull-up resistor



✓ Нажмите кнопку ОК. В следующем окне нажмите кнопку ОК. Интеграция аппаратной части проекта и задание установок проекта завершено.

Часть 3 - Создание программной части проекта


1. Запустите оболочку для разработки/отладки программ - NIOSII IDE:



✓ В появившемся окне
 ♠ Workspace Launcher

Select a workspace


Eclipse stores your projects in a folder called a workspace. Choose a workspace folder to use for this session.




- ✓ Назначьте рабочую область для данной лабораторной
- ✓ Нажмите кнопку ОК.
- 21. Выполните команду File=>New=>NIOS II Application and BSP from Tempate.




- ✓ Будет запущен помощник создания нового проекта New Project Wizard
- ✓ В окне помощника введите:



- 1. В разделе Target Hardware Information с помощью браузера найдите в рабочей папке и укажите файл lab1_nios.sopcinfo файл с описанием созданной системы.
- 2. В разделе Aplication Project введите название проекта Lab1_sw
- 3. В разделе Select Project Template выберите Blank Project
- 4. Нажмите кнопку Finish.
- ✓ Выполните команду File=>New=>Other.
- ✓ В появившемся окне выберите Source File в категории C/C++.



- ✓ Нажмите кнопку Next.
- ✓ B окне New source file:



- ✓ Найдите и укажите папку Lab1_sw,
- ✓ введите название файла: Lab1_source.c;
- ✓ Выберите Template => Default C source template.
- ✓ Нажмите кнопку Finish.


Будет создан и открыт в текстовом редакторе новый файл.

22. Введите текст программы на языке Си:

```
#include "system.h"
#include "altera avalon pio regs.h"
#include <unistd.h>
int main(void)
int sw;
int count = 255;
    while( 1 )
      usleep (500000);
      sw = IORD ALTERA AVALON PIO DATA(PIO SW BASE);/* read sw[0] value */
      if (sw == 0x1)
                       count++; /* Continue 0-ff counting loop. */
                        count--; /* Continue ff-0 counting loop. */
      else
      IOWR ALTERA AVALON PIO DATA ( PIO LED BASE,
                                                    ~count );
    return 0;
}
```

✓ Сохраните изменения.

23. Выберите папку Lab1_sw, нажмите правую клавишу мыши и укажите команду Build Project. Будет запущен компилятор.




24. При успешном завершении процесса, в окне Console появится сообщение nios2-elf-insert Labl_sw.elf --thread model hal --cpu name nios2_PD --qsys true --simulatic Info: (Labl_sw.elf) 4568 Bytes program size (code + initialized data). Info: 10 KBytes free for stack + heap. Info: Creating Labl_sw.objdump nios2-elf-objdump --disassemble --syms --all-header --source Labl_sw.elf >Labl_sw.objdump [Labl_sw build complete]

```
09:43:17 Build Finished (took 8s.750ms)
```

Обратите внимание на размер памяти, оставшейся сводобной (из ОЗУ 16 Кбайт, указанных при создании платформы, программой и данными инициализации занято 4568 Байт, свободно 10кБайт).

- 25. Уменьшение размера программы:
 - ✓ Выберите папку Lab1_sw_bsp, нажмите правую клавишу мыши и выберите команду Nios II => BSP Editor

В появившемся окне на закладке Main выберите категорию Settings (все настройки) и установите опции так, как показано на рисунке, приведенном ниже (это поможет сократить объем порождаемого файла с исполняемым кодом программы).




- ✓ Нажмите кнопку Generate.
- ✓ Затем кнопку Exit.
- 26. Выберите папку Lab1_sw, нажмите правую клавишу мыши и укажите команду Build Project. Будет запущен компилятор.

```
27. При успешном завершении процесса, в окне Console появится сообщение nios2-elf-insert Lab1 sw.elf --thread model hal --cpu name nios2 PD --qsys true --simulatic Info: (Lab1_sw.elf) 1584 Bytes program size (code + initialized data). Info: 14 KBytes free for stack + heap. Info: Creating Lab1_sw.objdump nios2-elf-objdump --disassemble --syms --all-header --source Lab1_sw.elf >Lab1_sw.objdump [Lab1 sw build complete]
```

Обратите внимание на размер памяти, оставшейся свободной (из ОЗУ 16 Кбайт, указанных при создании платформы, программой и данными инициализации занято 1548 Байт (было - 4568 Байт), свободно 14кБайт (было - 10кБайт).

- 28. Создание hex файла для инициализации памяти FPGA:
 - ✓ Выберите папку Lab1_sw, нажмите правую клавишу мыши и укажите команду Make Targets => Build.
 - ✓ В появившемся окне выберите mem_init_generate и нажмите Build. Будет запущена генерация файла инициализации памяти.



- 29. При успешном завершении процесса, в окне Console появится сообщение, в котором указано:
 - ✓ Размер и базовый адрес памяти, указанные при создании системы в пакете PD (убедитесь в том, что эти адреса соответствуют друг другу)
 - ✓ Папка, в которой создан файл инициализации памяти
 - ✓ qір файл, который следует подключить к проекту в пакете QP

Компиляция программы закончена успешно.

Создан onchip mem.hex файл для инициализации модуля памяти программ процессора.

Часть 4 - Полная компиляция проекта


- 1. В пакете QP подключите к проекту файл с описанием файла инициализации памяти, созданного в NiosII IDE:
 - ✓ Выполните команду Project=>Add\Remove Files in Project
 - ✓ В появившемся окне, в разделе File Name выберите (с помощью браузера) файл ... C:\Intel_trn\Q_NIOS\Lab1\software\Lab1_sw\mem_init\ meminit.qip
 - ✓ Нажмите кнопку Add. Затем кнопку ОК.
- 2. С помощью Timing Analyzer или в текстовом редакторе создайте файл (**Lab1.sdc**) с требованиями к временным параметрам проекта. Пример файла приведен на рисунке

```
## DEVICE "EP4CE6E22C8"
#************************
# Time Information
set_time_format -unit ns -decimal_places 3
# Create Clock
                  create_clock -name {clock} -period 40.000 -waveform { 0.000 20.000 } [get_ports {clk}]
# Set Clock Uncertainty
                                \verb|set_clock_uncertainty - rise_from [get_clocks {clock}] - rise_to [get_clocks {clock}] \\ 0.020
set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] 0.020 set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] 0.020 set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] 0.020
# Set Input Delay
                         set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {pbb}]
set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw}]
# Set Output Delay
set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[0]}] set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[1]}] set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[2]}] set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[2]}] set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[3]}] set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[4]}] set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[5]}] set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[5]}] set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[6]}]
```

- 3. Подключите файл Lab1.sdc к проекту.
 - а. Выполните команду Assignment=>Settings
 - b. В разделе Timing Analyzer добавьте файл Lab1.sdc к проекту.
- 4. В окне менеджера пакета QP, с помощью команды **Processing => Start Compilation** осуществите полную компиляцию проекта.

Часть 5 – Конфигурирование СБИС

- 1. Подключите плату miniDilabCIV к ПК. Включите питание платы.
- 2. Включите питание платы.
- 3. Выполните команду Tools=> Programmer
- 4. Откроется окно управления конфигурированием СБИС.
 - а. Установите средство конфигурирования FPGA
 - b. Выберите файл для конфигурирования
 - с. Включите опцию Program/Configure
 - d. Нажмите кнопку **Start.**
- 5. В окне Progress будет отображаться статус процедуры программирования.



6. Когда СБИС будет запрограммирована на плате загорится зеленый светодиод.




- 7. Проверьте работу проекта
 - а. Светодиоды LED8...LED1 на плате начнут переключаться, отображая в двоичном коде 8-разрядное число, изменяющееся
 - і. от 0 до 255 если переключатель sw[0] в положении 1
 - іі. от 255 до 0 если переключатель sw[0] в положении 0

Часть 6 – Дополнительные задания

Задание 1

1. Измените текст программы так, чтобы использовать указатели (абсолютные адреса элементов PIO_SW и PIO_LED были заданы при создании системы в пакете PD



2. Пример исходного кода приведен на рисунке (кроме использования указателей, увеличена частота переключения светодиодов — уменьшено значение функции usleep; изменено начальное значение счетчика)

```
10//#include "system.h"
 2 //#include "altera avalon pio regs.h"
 3 //#include <unistd.h>
 50//int main(void)
 6 //{
7 //int sw ;
 8 //int count = 255;
9 //
        while (1)
10 //
11 //
          usleep (500000);
      sw = IORD_ALTERA_AVALON_PIO_DATA(PIO_SW_BASE);/* read sw[0] value */
12 //
13 //
      if (sw == 0x1) count++; /* Continue 0-ff counting loop. */
14 //
                       count--; /* Continue ff-0 counting loop. */
15 //
16 //
        IOWR ALTERA AVALON PIO DATA( PIO LED BASE, ~count );/* write value to Led[7:0] */
17 //
18 //
         return 0;
19 //}
20
21 #include <unistd.h>
23 int main (void)
24 {
25 int *psw = (int*)
                       0x8000;
26 int *pled = (int*) 0x8010;
27 int count = 64;
29
       while(1)
30
       {
        usleep (100000);
31
      if (*psw == 0x1)
32
                           count++; /* Continue 0-ff counting loop. */
33
      else
                           count --; /* Continue ff-0 counting loop. */
34
35
       *pled = ~count;
36
37
      return 0;
38 }
```

3. Проверьте реализацию на плате.

II. Задание 2

- **1.** Измените (в структуре системы) разрядность SW с одного разряда до 8 разрядов (и подключите к переключателям SW[7:0]).
- **2.** Создайте текст программы на языке Си, обеспечивающий счет на сложение по модулю, заданному переключателями SW[7:0].
- 3. Пример кода приведен на рисунке (это только пример, адреса, заданные указателями у Вас будут другими)

```
Lab1s_source.c ⋈
 1 #include <unistd.h>
 3 int main (void)
 4 {
 5 char *psw = (char*)
                          0x2000;
 6 char *pled = (char*) 0x1000;
 7 char count = 64;
 9 while(1)
10 {
       usleep (300000);
12
        if ( ( (*psw) !=0x00 ) & (( (*psw) -1) > count) )
                           /* Continue 0-SW[7:0] counting loop. */
                count++;
15
        else.
16
                count = 0;  /* start counting loop from 0 */
17
18
        *pled = ~count;
19 }
20 return 0;
21 }
```

4. Проверьте реализацию на плате.

Упражнение завершено.