lab_MS_SV1


Цель упражнения

Пройти цикл проектирования в рамках пакетов Quartus и ModelSim, включая следующие этапы:

- Создание проекта.
- Разработка описания модулей с использованием конструкций расширения **SystemVerilog**.
- Разработка теста на языке SystemVerilog и моделирование.
- Отладка проекта.

Алгоритм работы проекта

- Два экземпляра(cntA и cntB) 10-ти разрядного счетчика (cnt_10bits) на сложение, по модулю, заданному на входах cntA_Module и cntB_Module, формируют:
 - о текущие значения: cntA[9:0], cntB[9:0]
 - о сигналы переноса (по достижению заданного модуля счета): CoutA, CoutB
- Компаратор (cpm_eq) на равенство сравнивает значения двух счетчиков и формирует выходной сигнал cntA_EQ_cntB.
- Конечный автомат (fsm) анализирует сигналы переноса двух счетчиков и формирует сигналы:
 - о AеqB равное количество сигналов переноса от счетчика A и счетчика B.
 - о AmB сигналы переноса от счетчика A появляются чаще.
 - о BmA сигналы переноса от счетчика В появляются чаще.
- Сигнал асинхронного сброса (rst_n) обеспечивает сброс всех устройств с памятью. Структура проекта приведена на рисунке ниже



Часть 1 – Создание проекта

- 1. Рабочая папка: C:\Intel_trn\Q_MS_SV\lab_MS_SV1
- 2. Имя проекта: **lab_MS_SV1**
- 3. Имя модуля верхнего уровня: lab_MS_SV1
- 4. Микросхема:
 - Cyclone IV E
 - о EP4CE6E22C8 для платы MiniDilab-CIV
 - о **EP4CE22F17C6** для платы **DE0-nano**
 - MAX10
 - **10M50DAF484C6GES** для платы **MAX10 NEEK**
- 5. Внешнее средство проектирования: ModelSim Altera, SystemVerilog

Часть 2 – Разработка описания модулей на языке SystemVerilog

- 1. На языке SystemVerilog (максимально используя конструкции расширения SystemVerilog) создайте описание 10 разрядного двоичного счетчика cnt_10bits (файл cnt_10bits.sv)
 - модуль счета задается на входе Module
 - счет на сложение до значения Module-1
 - вход асинхронного сброса rst_n активный уровень 0
 - выход счетчика [9:0] cnt
 - выход переноса Cout формируется логическая единица, когда значение на выходе счетчика = Module-1.


Пример описания счетчика приведен ниже

```
cnt_10bits.sv
 1
     module cnt 10bits (
 2
         input bit CLK,
         input bit [9:0] Module,
 3
         input bit rst_n,
         output bit Cout,
 5
         output bit [9:0] cnt
 6
 7
     );
 8
     always_ff @(posedge CLK, negedge rst_n)
9
         if (!rst n)
             cnt <= 10'd0;
10
11
         else
             if (cnt < (Module- 10'd1))</pre>
12
13
                 cnt <= cnt + 10'd1;
14
             else
15
                 cnt <= 10'd0;
16
     assign Cout = cnt==(Module - 10'd1);
17
     endmodule
```

- 2. На языке SystemVerilog (максимально используя конструкции расширения SystemVerilog) создайте описание комбинационного компаратора cmp_eq (файл cmp_eq.sv)
 - Компаратор на равенство двух 10 разрядных
 - Выход EQ равен 1 при равенстве двух входных чисел. Пример описания компаратора приведен ниже

```
cmp_eq.sv
     module cmp eq (
 1
 2
          input bit [9:0] A,
 3
          input bit [9:0] B,
          output bit EQ
 4
 5
     );
     always comb
 6
 7
          if (A==B)
 8
              EQ \leftarrow 1'd1;
 9
          else
10
              EQ <= 1'd0;
     endmodule
11
```

- 3. На языке SystemVerilog (максимально используя конструкции расширения SystemVerilog) создайте описание конечного автомата fsm (файл fsm.sv)
 - Конечный автомат (fsm) анализирует сигналы переноса двух счетчиков и формирует сигналы:
 - і. АеqВ равное количество сигналов переноса от счетчика А и счетчика В.
 - іі. АтВ сигналы переноса от счетчика А появляются чаще.
 - ііі. ВтА сигналы переноса от счетчика В появляются чаще.
 - Граф переходов приведен ниже
 - і. Состояния выделены оранжевым цветом
 - іі. Выходные сигналы (в тех состояниях где они равны 1, в остальных состояниях они должны быть равны 0) выделены зеленым цветом.




Пример описания автомата приведен ниже

```
∢ ▶
 1
     module fsm (
 2
         input bit CLK,
 3
         input bit rst n,
 4
         input bit inA,
 5
         input bit inB,
 6
         output bit AeqB,
 7
         output bit AmB,
 8
         output bit BmA
 9
     );
         typedef enum bit[1:0] {EQ, A_, B_} fsm_states;
10
11
         fsm states states;
12
     always_ff @(posedge CLK, negedge rst_n)
13
         if(~rst_n)
14
             states = EQ;
15
         else
16
             case (states)
17
                             if
                                      ((inA==1'd1)&(inB==1'd0)) states<= A;
                 EQ
                              else if ((inA==1'd0)&(inB==1'd1)) states<= B;
18
                             if ((inA==1'd0)&(inB==1'd1)) states<= EQ;
19
20
                             if
                                      ((inA==1'd1)&(inB==1'd0)) states<= EQ;
                 В
21
             endcase
22
     always comb begin:outTable
               = 1'd0;
23
         AeqB
24
         AmB
                 = 1'd0;
25
         BmA
                 = 1'd0;
         case (states)
26
27
             EQ
                         AeqB
                                 = 1'd1;
28
             Α_
                         AmB
                                 = 1'd1;
29
             В
                         BmA
                                 = 1'd1;
30
         endcase
31
     end : outTable
32
     endmodule
```

4. На языке SystemVerilog (максимально используя конструкции расширения SystemVerilog) создайте описание модуля верхнего уровня - lab_MS_SV1 (файл - lab_MS_SV1.sv) Пример описания модуля верхнего уровня приведен ниже

```
\triangleleft \triangleright
     lab_MS_SV1.sv
      module lab MS SV1 (
  1
  2
           input bit CLK,
  3
           input bit [9:0] cntA_Module,
  4
           input bit [9:0] cntB Module,
  5
           input bit rst_n,
  6
           output bit CoutA,
           output bit CoutB,
  7
           output bit [9:0] cntA,
  8
           output bit [9:0] cntB,
  9
           output bit cntA_EQ_cntB,
10
11
           output bit AeqB, AmB, BmA
12
13
      cnt 10bits U cntA(
14
           · CLK
                    (CLK),
15
           .Module (cntA_Module),
16
           rst n
                    (rst n),
           .Cout
                    (CoutA),
17
18
           .cnt
                    (cntA)
19
20
      cnt 10bits U cntB(
21
           · CLK
                    (CLK
22
           .Module (cntB Module),
23
           .rst_n
                    (rst_n
24
           .Cout
                    (CoutB
25
           .cnt
                    (cntB
26
      );
27
                    U EQ(
      cmp eq
28
           • A
                    (cntA
                                   ),
29
           • B
                    (cntB
 30
           . EQ
                    (cntA_EQ_cntB)
 31
      );
      fsm
32
                    U fsm(
33
           · CLK
                    (CLK
34
           rst n
                    (rst_n
35
           ·inA
                    (CoutA
36
           .inB
                    (CoutB
37
           AeqB
                    (AeqB
38
           · AmB
                    (AmB
39
           \bullet BmA
                    (BmA
40
      );
41
      endmodule
```

- 5. Задайте файл lab_MS_SV1.sv файлом верхнего уровня в иерархии описаний.
- 6. Выполните компиляцию в режиме Analysis & Synthesis.
- 7. Компиляция должна завершиться без ошибок и предупреждений.
- 8. При появлении ошибок и предупреждений исправьте созданные описания блоков.
- 9. С помощью RTLViewer проверьте структуру проекта, она должна соответствовать структуре, приведенной ниже




Часть 3 - Разработка теста на языке SystemVerilog и моделирование

1. На языке SystemVerilog (максимально используя конструкции расширения SystemVerilog) создайте описание теста -tb_lab_MS_SV1 (файл - tb_lab_MS_SV1.sv)

Пример описания теста приведен ниже


```
`timescale 1ns/1ns
 1
      module tb lab MS SV1 ();
 2
 3
         bit CLK;
 4
          bit rst_n;
 5
         bit CAout, CBout;
 6
         bit AeqB, AmB, BmA;
 7
         bit CouA, CoutB;
8
         bit cntA_EQ_cntB;
          bit [9:0] cntA_Module, cntB_Module;
9
10
          bit [9:0] cntA, cntB;
11
     Lab_MS_SV1 UUT(
                          (CLK),
12
         .CLK
         .cntA Module
13
                          (cntA Module),
14
          .cntB_Module
                          (cntB_Module),
15
          .rst_n
                          (rst_n),
16
          . CoutA
                          (CoutA),
17
          .CoutB
                          (CoutB),
18
          .cntA
                          (cntA),
19
          .cntB
                          (cntB),
20
          .cntA_EQ_cntB
                          (cntA_EQ_cntB),
21
          .AeqB
                          (AeqB),
22
          AmB
                          (AmB),
          - BmA
23
                          (BmA)
24
      );
25
      always #10 CLK = ~CLK;
26
      initial begin : test
27
                 = 1'd0;
          rst_n
          #(20*4);
28
29
                  = 1'd1;
          rst n
30
          cntA Module = 10'd10;
          cntB_Module = 10'd10;
31
32
          #(28*20);
33
          rst_n
34
                 = 1'd0;
          #(20*4);
35
          rst n = 1'd1;
          cntA_Module = 10'd5;
37
38
          cntB_Module = 10'd10;
39
          #(28*20);
40
41
                 = 1'd0;
          rst_n
          #(20*4);
42
          rst_n = 1'd1;
43
          cntA_Module = 10'd10;
44
45
          cntB_Module = 10'd5;
46
          #(28*20);
47
48
                = 1'd0;
          rst n
49
          #(20*4);
50
          rst_n = 1'd1;
51
          cntA_Module = 10'd5;
52
          cntB_Module = 10'd5;
53
          #(28*20);
54
          $stop;
55
      end : test
   endmodule
```

2. Настройте запуск пакета ModelSim с разработанным тестом из пакета Quartus



- 3. Выполните компиляцию в режиме Analysis & Synthesis.
- 4. Компиляция должна завершиться без ошибок и предупреждений
- 5. Выполните команду Tools=>RTL Simulation Tool => RTL Simulation
- 6. Запуск ModelSim, загрузка проекта для моделирования и моделирование должны пройти без ошибок. При возникновении ошибок их необходимо исправить.


7. Добавьте на временную диаграмму конечный автомат



8. Выполните команды Restart и Run -all (Запуск) моделирования




9. В окне временных диаграмм установите для указанных шин систему счисления Unsigned



ОБРАТИТЕ ВНИМАНИЕ: на вашей временной диаграмме порядок сигналов должен соответствовать приведенному выше.

10. **Проверьте**: полученная у Вас временная диаграмма должна соответствовать образцу, приведенному ниже.



ЗАДАНИЕ: проверьте правильность работы устройства. И поясните преподавателю полученную временную диаграмму.

Проверьте:


- Значения счетчиков в моменты появления сигналов переноса
- Правильность формирования состояний конечного автомата (сравните с сигналами AeqB AmB BmA и графом переходов автомата)
- Правильность формирования сигнала cntA EQ cntB

ЗАДАНИЕ: сохраните полученную временную диаграмму.


11. Сохраните временную диаграмму – файл: C:/Intel_trn/Q_MS_SV/lab_MS_SV1/simulation/modelsim/lab.do

Часть 4 - Отладка проекта

- 1. Для отладки проекта следует создать и настроить экземпляр модуля ISSPE
 - 1.1. В окне IP Catalog (если его нет на экране, то нажмите Alt+7), в поле поиска введите PROBE, найдите и дважды щелкните **Altera In System Source and Probe**.
 - 1.2. В появившемся окне задайте имя создаваемого экземпляра **SP_unit**.
 - 1.2.1. Нажмите кнопку ОК.
 - 1.3. Задайте настройки так, как показано ниже



- 1.4. Нажмите кнопку Finish, далее Close, далее Yes, далее Generate.
- 1.5. Далее нажмите Finish и затем Close.
- 1.6. Появится окно с напоминанием о том, что надо подключить к проекту файл C:\Intel_trn\Q_MS_SV\lab_MS_SV1\SP_unit\synthesis\ SP_unit.qip
- 1.7. Подключите указанный файл к проекту




- 2. Создайте описание верхнего уровня для отладки проекта на плате
 - 2.1. Модуль **db_lab_MS_SV1** (файл **db_lab_MS_SV1.sv**)

Пример описания модуля приведен ниже (вывод тактового сигнала задайте в соответствии с той платой, которая будет использована в лаборатории)

```
db_lab_MS_SV1.sv
    module db lab MS SV1 (
1
        (* altera_attribute = "-name IO_STANDARD \"3.3-V LVCMOS\"", chip_pin = "R8"
 2
        //"23" for miniDilab-CIV
 3
        //"R8" for DE0 nano
 4
 5
        //"N5" for MAX10 NEEK
 6
        input CLK
 7
    );
        bit rst n;
9
        bit AeqB, AmB, BmA;
        bit CoutA, CoutB;
10
11
        bit cntA_EQ_cntB;
        bit [9:0] cntA_Module, cntB_Module;
12
13
        bit [9:0] cntA, cntB;
15 .CLK
                    (CLK),
16
    .cntA Module
                    (cntA Module),
17
    .cntB_Module
                    (cntB Module),
    .rst_n
18
                    (rst n),
19
    .CoutA
                   (CoutA),
20
    .CoutB
                  (CoutB),
21 .cntA
22 .cntB
                  (cntA),
                   (cntB),
    .cntA_EQ_cntB
23
                    (cntA_EQ_cntB),
24
     .AeqB
                    (AeqB),
25
     .AmB
                    (AmB),
26
     .BmA
                    (BmA)
27
    );
28
    SP unit U2 (
    .source ({rst_n, cntA_Module, cntB_Module}
29
30
        .source_clk (CLK
31
     );
32
    endmodule
```

- 3. Задайте файл **db_lab_MS_SV1.sv** файлом верхнего уровня в иерархии описаний.
- 4. Выполните компиляцию в режиме Analysis & Synthesis.
- 5. Компиляция должна завершиться без ошибок и предупреждений.
- 6. При появлении ошибок и предупреждений исправьте созданные описания блоков.


7. С помощью RTLViewer проверьте структуру проекта, она должна соответствовать структуре, приведенной ниже




- 8. В рабочей папке проекта создайте файл с требованиями к тактовому сигналу файл **db lab MS SV1.sdc**
 - 8.1. Команда File=>New=> Synopsys Design Constraints File
 - 8.2. Задайте в нем требования к тактовому сигналу.

create_clock -name {CLK} -period 20.000 -waveform { 0.000 10.000 } [get_ports {CLK}] derive_clock_uncertainty

- 9. Запустите полную компиляцию проекта.
 - 9.1. Компиляция должна завершиться без ошибок
 - 9.2. Проверьте выполнение требований к временным параметрам




- 10. Запустите приложение Programmer (команда Tools=>Programmer)
 - 10.1. Сконфигурируйте FPGA на плате.
 - 10.2. Закройте приложение Programmer (без сохранения настроек)
- 11. Запустите ISSPE (команда Tools=>In System Source and Probe Editor)
 - 11.1. В появившемся окне выполните настройки так, как показано на рисунке ниже.



11.2. Сохраните файл под именем lab.spf в папке C:\Intel_trn\Q_MS_SV\lab_MS_SV1

12. Запустите и настройте SignalTapII (выполните команду Tools=>SignalTapII Logic Analyzer)



12.2. Переместите цепи так, чтобы порядок цепей соответствовал порядку, приведенному на рисунке ниже

Node								
Type	Alias	Name						
<u> </u>		lab MS SV1:U1 rst n						
_		⊞ lab MS SV1:U1 cntA Module[90]						
_		⊞ lab MS SV1:U1 cntA[90]						
\$		lab MS SV1:U1 CoutA						
_		■ lab MS SV1:U1 cntB Module[90]						
_		⊞ lab MS SV1:U1 cntB[90]						
<u> </u>		lab MS SV1:U1 CoutB						
\$		lab MS SV1:U1 AeqB						
_		lab MS SV1:U1 AmB						
<u> </u>		lab MS SV1:U1 BmA						
\$		lab MS SV1:U1 cntA EQ cntB						
<u> </u>		lab MS SV1:U1 fsm:U fsm states.EQ						
<u> </u>		lab MS SV1:U1 fsm:U fsm states.A						
<u> </u>		lab MS SV1:U1 fsm:U fsm states.B						


12.3. Сгруппируйте указанные цепи

-	lab MS SV1:U1 fsm:U fsm states.EQ
\$	lab MS SV1:U1 fsm:U fsm states.A
\$	lab MS SV1:U1 fsm:U fsm states.B


12.4. Группу назовите fsm

_	⊒ fsm			
-	lab	MS	SV1:U1 fsm:U	fsm states.EQ
-	lab	MS	SV1:U1 fsm:U	fsm states.A
_	lab	MS	SV1:U1 fsm:U	fsm states.B


- 12.5. Щелкните правой клавишей мыши в поле под заданными цепями и в появившемся контекстно-зависимом меню выполните команду **Mnemonic Table Setup**
- 12.6. В окне Mnemonic Table Setup задайте мнемоническую таблицу для конечного автомата
 - 12.6.1. Имя таблицы fsm, разрядность данных 3.




12.6.2. Задайте обозначения для состояний конечного автомата



12.6.3. Общий вид таблицы после заполнения




12.7. Задайте указанные на рисунке ниже настройки Логического анализатора



12.8. Настройте условие останова логического анализатора так, как показано на рисунке ниже


		Node	Data Enable	Trigger Enable	Trigger Conditions
Type	Alias	Name	50	50	Se ₁ Basic AND ▼
<u> </u>		lab MS SV1:U1 rst n	✓	✓	<i></i>
_		⊞ lab MS SV1:U1 cntA Module[90]	✓	<u> </u>	XXXh
\[\begin{align*} 		⊞ lab MS SV1:U1 cntA[90]	\checkmark		XXXh
<u> </u>		lab MS SV1:U1 CoutA	$\overline{\checkmark}$		₩
\[\sqrt{\sq}}\sqrt{\sq}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}		□ lab MS SV1:U1 cntB Module[90]	\checkmark		XXXh
\[\sqrt{\sq}}\sqrt{\sq}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}		⊞ lab MS SV1:U1 cntB[90]	$\overline{\checkmark}$		XXXh
<u> </u>		lab MS SV1:U1 CoutB	$\overline{\checkmark}$		₩
<u> </u>		lab MS SV1:U1 AeqB	$\overline{\hspace{1cm}}$		■ ■
<u> </u>		lab MS SV1:U1 AmB	$\overline{\checkmark}$		■ ■
<u> </u>		lab MS SV1:U1 BmA	\checkmark		■ ■
<u> </u>		lab MS SV1:U1 cntA EQ cntB	$\overline{\hspace{1cm}}$		■ ■
\(\sigma		□ fsm	$\overline{\checkmark}$		Xh
<u> </u>		lab MS SV1:U1 fsm:U fsm states.EQ			■ ■
<u> </u>		lab MS SV1:U1 fsm:U fsm states.A	\overline{v}	✓	■ ■
<u> </u>		lab MS SV1:U1 fsm:U fsm states.B	$\overline{\hspace{1cm}}$		

12.9. Задайте имя экземпляру логического анализатора ELA1 (используя контекстнозависимое меню)




- 12.10. Сохраните файл с настройками логического анализатора под именем lab.stp в папке C:\Intel_trn\Q_MS_SV\lab_MS_SV1 и согласитесь с предложением подключить файл с логическим анализатором к текущему проекту
- файл с логическим анализатором к текущему проекту


 13. Запустите полную компиляцию проекта




13.1. Проверьте выполнение требований к временным параметрам (полученная максимальная частота работы должна быть больше 50МГц)




14. Откройте (если он был закрыт) файл lab.spf




15. Осуществите конфигурацию FPGA на плате




16. Убедитесь в том, что все настройки заданы так, как показано на рисунке ниже




17. Откройте (если он был закрыт) файл с настройками SignalTapII





ЗАДАНИЕ: поясните преподавателю логику работы (захвата данных) логического анализатора, на основе анализа установленных для логического анализатора режимов и настроек.


- 19. Задание режимов работы для захвата данных в 4-х сегментах логического анализатора.
 - 19.1. Откройте окно ISSPE
 - 19.2. Установите указанные на рисунке ниже значения, затем запишите их в FPGA



19.4. Установите указанные на рисунке ниже значения, затем запишите их в FPGA Manual 1 S Write source data: Manually Ī≣↓ Index Instance ID Status Sources: 21 Probes: 0 Name **a** 0 SP0 Not runni... 21 0 SP0 1 0 SPO Index -8 -6 Alias Data Name Type **S20** --**-rst n 0 S[19..10] -63-5 10 S[9..0] --19.5. Установите указанные на рисунке ниже значения, затем запишите их в FPGA Manual 1 s Write source data: Manually ≣↓ Sources: 21 Probes: 0 Index Instance ID Status Name **a** 0 SP0 Not runni... 21 SP0 0 0 SP0 -8 -6 Index Alias Name Data Type **S20** rst n -63-5 S[19..10] S[9..0] 10

Quartus Prime

19.6. Установите указанные на рисунке ниже значения, затем запишите их в FPGA Manual 1 Write source data: Manually Ī≣↓ Index Instance ID Status Sources: 21 Probes: 0 Name **a** 0 SP0 0 SP0 Not runni... 21 ₹ 0 SP0 -8 Index Alias -6 Type Name Data **S20** 0 rst n S[19..10] -26-30-10 5 S[9..0] -26-20-19.7. Установите указанные на рисунке ниже значения, затем запишите их в FPGA Manual 1 Write source data: Manually Ī≣↓ Sources: 21 Probes: 0 Index Instance ID Status Name **a** 0 SP0 SP0 Not runni... 21 0 ₹ 0 SP0 -8 Alias -6 Index Name Data Type **S20** rst n -5/25-S[19..10] 10 S[9..0] 5



5

S[9..0]

21. Откройте окно SignalTapII – в нем должна отображаться временная диаграмма аналогичная приведенному образцу

		Node	0	1		2		3
Type	Alias	Name	-4. 4. 12. 20	4	. 4 . 12 . 20	4	41220	-4 4
*		lab MS SV1:U1 rst n		Ъ		\Box		
*		■ lab MS SV1:U1 cntA Module[90]	00Ah	\sim	005h	X	00Ah	X 005h
*		■ lab MS SV1:U1 cntA[90]	OOOHD0000000000000000000000000000000000	(X <u>000</u>	1 000000000000000000000000000000000000	X OOOh XXX	>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>	XX 000b XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
*		lab MS SV1:U1 CoutA						
*		■ lab MS SV1:U1 cntB Module[90]	(0Ah		X	0	005h
*		■ lab MS SV1:U1 cntB[90]	OOOHD0000000000000000000000000000000000	(X <u>000</u>	1 000000000000000000000000000000000000	X OOOh XXX	>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>	XX 000b XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
*		lab MS SV1:U1 CoutB						
*		lab MS SV1:U1 AeqB			: OEDA SEL		7	
*		lab MS SV1:U1 AmB			UDPASEL			
*		lab MS SV1:U1 BmA				1		
*		lab MS SV1:U1 cntA EQ cntB						
*		⊕ fsm	1h		X 2h	X 1h	X 4h	X 1h
*		lab MS SV1:U1 fsm:U fsm states.EQ					7	
*		lab MS SV1:U1 fsm:U fsm states.A						
*		lab MS SV1:U1 fsm:U fsm states.B						7

22. Для указанных на рисунке ниже цепей выберите режим отображения: Bus Display Format => Unsigned Decimal

	Node		0 1			2		3		4,	
Type	Alias	Name	-4 4	204	, 4	. 12 20	4 , .	4	. 204	. , 4	2
*		lab MS SV1:U1 rst n			_						
~		⊞ lab MS SV1:U1 cntA Module[90]	10	X		5	Х	10	X_		5
*		■ lab MS SV1:U1 cntA[90]	0 XXXXXXXXXXXXXXXXX	XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX	0 XXXXXXXXXX	XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX	XXXXXXX 0	000000000000000000000000000000000000000	XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX	 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX	OOOOOOOOOOOO
*		lab MS SV1:U1 CoutA									
=		🗈 lab MS SV1:U1 cntB Module[90]		10			Х		5		
\		⊕ lab MS SV1:U1 cntB[90]	<u> </u>	XXXXXXXXXXXXXXXXXXXXXXXXXXXXXX	0 XXXXXXXXXX	XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX	XXXXXXX _0 _XX	000000000000000000000000000000000000000	XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX	 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX	000000000000000000000000000000000000000

23. Для указанной на рисунке ниже цепи выберите режим отображения: Bus Display Format => fsm:width=3 (используйте созданную ранее мнемоническую таблицу)

~	₽-fsm	EO	X A X	EQ	В	EO
*	lab MS SV1:U1 fsm:U fsm states.EQ					
*	lab MS SV1:U1 fsm:U fsm states.A					
*	lab MS SV1:U1 fsm:U fsm states.B					

24. Полученная временная диаграмма должна соответствовать приведенному ниже образцу


	Node		0	1	?	3 4
Type	Alias	Name	-4. 4	-4 4 12	4 4	-4 4 12 20
*		lab MS SV1:U1 rst n				
\sigma		■ lab MS SV1:U1 cntA Module[90]	10	χ 5	10	X 5
_		■ lab MS SV1:U1 cntA[90]	<u> </u>	OCDOOOOOOOOOOOOOOOOOOOOOOOOOO	X	D0000000000000000000000000000000000000
*		lab MS SV1:U1 CoutA				
\sigma		■ lab MS SV1:U1 cntB Module[90]	1	10	X	5
\(\sigma		■ lab MS SV1:U1 cntB[90]	<u> </u>	OCDOOOOOOOOOOOOOOOOOOOOOOOOO	X 0 0000000000000000000000000000000000	D0000000000000000000000000000000000000
4		lab MS SV1:U1 CoutB				
*		lab MS SV1:U1 AegB				
*		lab MS SV1:U1 AmB		\sim OFPA3	1=1:	
*		lab MS SV1:U1 BmA		ODITA	- - -	
*		lab MS SV1:U1 cntA EQ cntB				
\sigma		□ fsm	EO	X A	X EQ X B	X EQ
*		lab MS SV1:U1 fsm:U fsm states.EQ				
*		lab MS SV1:U1 fsm:U fsm states.A				
4		lab MS SV1:U1 fsm:U fsm states.B				

ЗАДАНИЕ: Проверьте:

- Значения счетчиков в моменты появления сигналов переноса
- Правильность формирования состояний конечного автомата (сравните с сигналами AeqB AmB BmA и графом переходов автомата)
- Правильность формирования сигнала cntA EQ cntB

ЗАДАНИЕ: сохраните полученную временную диаграмму.


25. Сравните полученную в SignalTapII временную диаграмму с временной диаграммой, полученной в ModelSim – они должны совпадать



- 26. Сохраните файл lab.stp.
- 27. Сохраните файл lab.spf.

Часть 5 – Дополнительное задание по отладке

1. Установите: два сегмента для логического анализатора



- 2. Осуществите захват данных в Signal TapII с помощью ISSPE сформируйте два набора значений модуля счета
 - 2.1. Набор для сегмента 1
 - 2.1.1. cntA_Module = (4 + ваш номер в списке группы*2)
 - 2.1.2. cntB_Module = (4 + ваш номер в списке группы*2)/2
 - 2.2. Набор для сегмента 2
 - 2.2.1. cntA Module = (4 + ваш номер в списке группы*2)/2
 - 2.2.2. cntB_Module = (4 + ваш номер в списке группы*2)
- 3. Зафиксируйте, проверьте правильность и поясните преподавателю полученные временные диаграммы
- 4. Сохраните файл логического анализатора под именем lab_my.stp в папке C:\Intel_trn\Q_MS_SV\lab_MS_SV1

Лабораторная работа завершена.