Санкт-Петербургский политехнический университет Петра Великого Институт компьютерных наук и кибербезопасности Высшая школа компьютерных технологий и информационных систем

Отчёт по лабораторной работе № 7

Дисциплина: Автоматизация проектирования дискретных устройств (на английском языке).

| Выполнил студент гр. 5130901/10101 | (подпись) | _ Д.Л. Симоновский |
|------------------------------------|-----------|------------------------------------|
| Руководитель | (подпись) | _ А.А. Федотов |
| | | " <u>23</u> " <u>марта</u> 2024 г. |

Санкт-Петербург 2024

Оглавление

| 1. | Список иллюстраций: | . 2 |
|----|--------------------------|-----|
| 2. | Цель упражнения: | . 3 |
| 3. | Алгоритм работы проекта: | . 3 |
| 4. | Решение: | , 4 |
| 5 | Reiron | \$ |

1. Список иллюстраций:

| Рис. 1. Структура разрабатываемого устройства | 3 |
|--|---|
| Рис. 2. Переходы конечного автомата. | |
| Рис. 3. RTL Viewer устройства | |
| Рис. 4. Результат тестирования. | |
| Рис. 5. Настройки Signal Tap II | |
| Рис. 6. Signal Tap II после запуска | |
| Рис. 7. RTL Viewer модуля с измененным интерфейсом | |
| Рис. 8. Signal Tap II. Обновленные настройки | |
| Рис. 9. Signal Tap II | |

2. Цель упражнения:

Пройти цикл проектирования в рамках пакетов Quartus и ModelSim, включая следующие этапы:

- Создание проекта.
- Разработка описания модулей с использованием конструкций расширения SystemVerilog.
- Разработка теста на языке SystemVerilog и моделирование.
- Отладка проекта.

3. Алгоритм работы проекта:

Структура разрабатываемого устройства приведена на рисунке ниже.




Рис. 1. Структура разрабатываемого устройства.

В состав устройства входят:

- Модуль master ведущее устройство, формирует обращение к двум ведомым устройствам.
- Mодули slave EVEN и slave ODD ведомые устройства, управляемые мастером.
- Модуль bus_MM экземпляр интерфейса, обеспечивающий подключение мастера и ведомых устройств.

Выводы устройства (выделены зеленым цветом):

- CLK вход тактового сигнала.
- reset синхронный сброс всех устройств.
- D odd восьмиразрядный выход.
- D even восьмиразрядный выход.

Алгоритм работы разрабатываемого устройства определяется алгоритмами работы его модулей:

- Модуль master:
 - о содержит КА Мура:
 - 3 состояния (граф переходов приведен ниже) все переходы между состояниями безусловные:
 - начальное initSM.
 - пустое nop.
 - записи данных -wr1D.
 - формирует сигналы
 - address Адреса (8 бит); комбинационный выход.
 - writedata Данных (8 бит); комбинационный выход;
 - write Разрешения записи; комбинационный выход;
 - о содержит счетчик cnt (счетчик 8-ми разрядный), его значение используется для формирования адреса (address) и данных (writedata).




Рис. 2. Переходы конечного автомата.

- Модуль slave EVEN «ведомый четный»:
 - о анализирует address и сигнал write и если: address четный и write = 1, то записывает в свой внутренний регистр значение шины данных (writedata);
 - на выходе значение внутреннего регистра;
- Модуль slave ODD «ведомый нечетный»:
 - о анализирует address и сигнал write и если: address нечетный и write = 1, то записывает в свой внутренний регистр значение шины данных (writedata);
 - на выходе значение внутреннего регистра;

4. Решение:

Выполним описание интерфейса, для разрабатываемых модулей:

```
interface bus_MM (
input bit CLK,
input bit reset

);
bit [7:0] address;
bit [7:0] writedata;
bit write;
endinterface
```

Используя интерфейс, создадим описание «мастера»:

В данном модуле реализован конечный автомат Мура в соответствии с заданием. Теперь разработаем модули slave_ODD и slave_EVEN, используя разработанный интерфейс:

Как мы видим запись в EVEN происходит по сигналу write и адресу, оканчивающемуся на 0, а в ODD, наоборот, адрес должен кончаться на 1.


Теперь разработаем описание верхнего уровня:

```
timescale 1ns / 1ns
module lab_MS_SV5 (
input bit CLK,
input bit reset,
output bit [7:0] D_even,
output bit [7:0] D_odd
);

bus_MM bus (.*);
master UUT_master (.*);
slave_EVEN UUT_slave_EVEN (.*);
slave_ODD UUT_slave_ODD (.*);

endmodule
```

RTL Viewer разработанной схемы выглядит следующим образом:



Puc. 3. RTL Viewer устройства.

Разработаем тест первого класса для устройства:

```
1 'timescale 1ns / 1ns
2 module tb_lab_MS_SV5 ();
3 bit CLK;
4 bit reset = '1;
5 bit [7:0] D_even;
6 bit [7:0] D_odd;
7 lab_MS_SV5 UUT (.*);
8 initial forever #5 CLK = ~CLK;
9
10 initial begin
11 #7;
12 reset = '0;
13 repeat (32) @(negedge CLK);
14 $stop;
15 end
16 endmodule
```

Запустим тест и посмотрим, корректно ли работает разработанное устройство:



Рис. 4. Результат тестирования.

Как мы можем заметить, все работает корректно.

Теперь разработаем модуль для отладки устройства на плате:

Используя SP, будем подавать reset, а данные снимать будем с использованием SignalTap II:

| trigge | er: 202 | 4/03/20 01:01:30 #1 | Lock mode: | Allow all chan | ges | • | Signal Configuration: | × |
|-----------|---------|------------------------------------|-------------|----------------|--------------------|---|--------------------------------------|----|
| | | Node | Data Enable | Trigger Enable | Trigger Conditions | | | Ξ. |
| Туре | Alias | Name | 37 | 1 | 1 ■ Basic AND | | Clock: CLK | - |
| *• | | lab_MS_SV5:UUT reset | ✓ | | 1 | | Data | |
| J | | ⊞fsm_MM | ✓ | | | | | |
| J(p | | ⊞lab_MS_SV5:UUT bus.address[70] | ✓ | | | | Sample depth: 128 ▼ RAM type: Auto ▼ | |
| J | | ⊞ lab_MS_SV5:UUT bus.writedata[70] | ✓ | | | | Segmented: 2 64 sample segments | |
| * | | lab_MS_SV5:UUT bus.write | <u> </u> | | | | | |
| - | | ⊞ lab_MS_SV5:UUT D_even[70] | | | | | Nodes Allocated: O Auto O Manual: 37 | |
| \$ | | ⊞lab_MS_SV5:UUT D_odd[70] | <u>~</u> | | | | Pineline Factor 0 | |
| | | □ □ lab_MS_SV5:UUT D_odd[70] | | | | | Pipeline Factor: 0 | • |

Рис. 5. Настройки Signal Tap II.

Запишем модуль на плату, включим Signal Тар II и переключим reset в 0. Тогда получим следующий результат:

| | @ 2024/03/20 14:43:39 (0:0:3.6 elapsed) #1 | | | | | | | | | | | | | | | click t | o insert | time k | oar |
|---|--|----|-------|-------|------|-------|---------|-----|---------------|-------|------------|-------------|------------|------|---------------------|---------|----------|--------|---------------------|
| Type Alia | Name | -1 | Q | 1 | 2 | 3 | 4 5 | , (| 7 | 7 - 1 | 8 9 |) 10 |) 1,1 | 12 | 1,3 | 1,4 | 15 | 16 | 1,7 |
| * | lab_MS_SV5:UUT reset | | _ | | | | | | | | | | | | | | | | |
| \[\] | ⊞fsm_MM | i | nitSM | X nor | Wr1D | X nop | Xwr1D | nop | wr1D | nop | Wr1D | nop | wr1DX | nop | wr1DX | nop X | wr1DX | nop X | wr1DX |
| \sigma | ■ lab_MS_SV5:UUT bus.address[70] | | 99 | | Χo | X 99 | X_{1} | 99 | 2 | 99 | X_3_) | 99 X | 4 X | 99 | 5 X | 99 X | 6 X | 99 X | 7 X |
| \sigma | ■ lab_MS_SV5:UUT bus.writedata[70] | | 99 | | Χo | X 99 | X_{1} | 99 | 2 | 99 | X_3_) | 99 X | 4 X | 99 X | 5 X | 99 X | 6 X | 99 X | 7 X |
| * | lab_MS_SV5:UUT bus.write | | - | | | | | | | | | | | | | | | | \Box |
| \(\bar{\bar{\bar{\bar{\bar{\bar{\bar{ | ■ lab_MS_SV5:UUT D_even[70] | | | | | 0 | | | $\overline{}$ | | - 2 | 2 | X | | 4 | | X | | 6 |
| \(\bar{\bar{\bar{\bar{\bar{\bar{\bar{ | ⊞ lab_MS_SV5:UUT D_odd[70] | | | | 0 | | | | 1 | | | | 3 | | \longrightarrow X | | 5 | | \longrightarrow X |

Puc. 6. Signal Tap II после запуска.

Как мы видим, после установки reset в 0 мы перешли из стартового состояния в цикл из состояний пор и wr1D. D_EVEN и D_ODD меняются в соответствии с заданием, что свидетельствует о корректности разработанного устройства.

Теперь немного изменим интерфейс:

```
interface bus_MM (
input bit CLK,
input bit reset

input bit reset

input bit [7:0] address;
bit [7:0] writedata;
bit write;

modport master(input CLK, reset, output address, writedata, write);
modport slave(input CLK, reset, address, writedata, write);
endinterface
```


Вместо того, чтоб оставлять входы и выходы inout явно зададим что есть что. Из-за этого чутьчуть изменится объявления интерфейсов в различных модулях:

```
1 module master (
2 bus_MM.master bus
3 );

1 module slave_EVEN (
2 bus_MM.slave bus,
3 output bit [7:0] D_even
4 );

1 module slave_ODD (
2 bus_MM.slave bus,
3 output bit [7:0] D_odd
4 );
```

Более ничего не поменялось в коде. Выполним компиляцию и посмотрим на RTL Viewer:



Puc. 7. RTL Viewer модуля с измененным интерфейсом.


Как мы видим, появились дополнительные элементы, они позволяют настроить направление данных, то, что мы и задавали в интерфейсе.

Теперь чуть изменим настройки для SignalTap II:

| trigge | er: 202 | 4/03/20 00:59:18 #1 | Lock mode: | 🔐 Allow all chan | ges ▼ | Signal Configuration: | × |
|--|---------|------------------------------------|-------------------------|------------------|--------------------|--------------------------------------|----------|
| | | Node | Data Enable | Trigger Enable | Trigger Conditions | | |
| Туре | Alias | Name | 37 | 16 | 1 Basic OR ▼ | Clock: CLK | |
| * | | lab_MS_SV5:UUT reset | $\overline{\mathbf{v}}$ | | | Data | |
| \{\bar{\bar{\bar{\bar{\bar{\bar{\ba | | ± fsm_MM | $\overline{\mathbf{v}}$ | | | | |
| \{\bar{\bar{\bar{\bar{\bar{\bar{\ba | | ⊞ lab_MS_SV5:UUT bus.address[70] | $\overline{\mathbf{v}}$ | | | Sample depth: 128 ▼ RAM type: Auto | |
| \{\rightarrow\} | | ⊞ lab_MS_SV5:UUT bus.writedata[70] | <u> </u> | | | Segmented: 2 64 sample segments | - |
| * | | lab_MS_SV5:UUT bus.write | <u> </u> | | | | |
| \{\bar{\bar{\bar{\bar{\bar{\bar{\ba | | ⊞ lab_MS_SV5:UUT D_even[70] | <u> </u> | <u> </u> | 23 | Nodes Allocated: O Auto O Manual: 37 | * |
| \{\rightarrow\} | | ⊞ lab_MS_SV5:UUT D_odd[70] | <u> </u> | <u> </u> | 23 | Pipeline Factor: 0 | - |

Puc. 8. Signal Tap II. Обновленные настройки.

Запишем на плату разработанный ранее отладочный модуль и посмотрим на результат в Signal Tap II:



Puc. 9. Signal Tap II.

Как мы видим, мы зафиксировали значение 23, что и требовалось по заданию.

5. Вывод:

В ходе лабораторной работы успешно пройден цикл проектирования, начиная с создания проекта и разработки модулей с использованием расширений SystemVerilog. Использование SystemVerilog предоставило широкий спектр новых возможностей по сравнению с Verilog, облегчая процесс разработки и улучшая читаемость кода.

Отладка проекта осуществлялась с помощью инструментов In-System Sources and Probes Editor и SignalTap II, что значительно повысило эффективность процесса. Эти инструменты позволили быстро выявить и исправить ошибки, что является ключевым аспектом при работе с любым проектом.