lab_MS_SV4 задание для самостоятельного выполнения

Платы для аппаратной отладки проекта

 MiniDiLaB-CIV
 : Микросхема - EP4CE6E22C8,
 Вход тактового сигнала (25МГц) – 23

 MAX10 NEEK
 : Микросхема - 10M50DAF484C6GES,
 Вход тактового сигнала (50МГц) – N5

 DE0 nano
 : Микросхема - EP4CE22F17C6,
 Вход тактового сигнала (50МГц) – R8

Описание проекта lab MS SV4

Рабочая папка C:\Intel trn\Q MS SV\lab MS SV4.

Имя проекта – lab MS SV4.

Имя модуля верхнего уровня – lab MS SV4.

Файл с описанием – lab MS SV4.sv.

Алгоритм работы:

АЛУ (арифметико-логическое устройство) с параметризированной разрядностью (width=8, по умолчанию). Реализуется как комбинационная схема. Выполняет знаковые операции:


- ADD сложение.
- SUB вычитание.
- MUL умножение.
- DIV деление.
- Операция, соответствующая Вашему номеру в списке группы (см. таблицу ниже). Имя для Вашей дополнительной операции *ор Ваш номер в списке группы*.

Выводы устройства:

- ops вход кода операции (3 бита в Вашем проекте, в примерах ниже 2 бита).
- ор а вход операнда А: знаковый (разрядность width).
- ор b вход операнда В: знаковый (разрядность width).
- ALU out выход результата: знаковый (разрядность width).
- CLK вход тактового сигнала, для синхронизации ISSPE и SignalTapII.

Программа работы

- 1. Разработать описание устройства АЛУ модуль lab_MS_SV4 используя структуру, пакет и другие конструкции SystemVerilog.
 - i. Пакет, с определением структуры, типа данных, параметра, должен быть выполнен отдельным файлом lab MS SV4 pack.sv (пример приведен ниже)
 - ii. В основном файле lab_MS_SV4.sv в модуль должна передаваться структура (пример приведен ниже)
- 2. Разработать тест tb lab MS SV4.sv для проверки АЛУ.
 - а. Тест первого класса без автоматической проверки (пример приведен ниже).
 - i Значения данных надо выбрать так, чтобы показать правильность работы всех операций, включая дополнительную.
 - b. Результаты теста (должны быть представлены в отчете): временная диаграмма \boldsymbol{u} результаты, выводимые в консоль. Подобные приведенным ниже (включая дополнительную операцию).



- с. По результатам моделирования в ModelSim необходимо доказать работоспособность устройства АЛУ (продемонстрировать выполнение всех операций для набора данных, выбранного вами самостоятельно).
- 3. Разработать модуль верхнего уровня для отладки (db lab MS SV4), содержащий:
 - i. модуль lab MS SV4;
 - ii. модуль SP_unit (его надо создать в пакете Quartus, используя IP: ISSPE) модуль, обеспечивающий возможность:
 - 1. задания входных сигналов, синхронизируемых тактовым сигналом СLK, без использования кнопок на плате;
 - 2. отображения результата.
- 4. Используя ISSPE, надо: провести анализ работы lab_MS_SV4 и доказать (зафиксировав результаты снимками экрана) работоспособность устройства АЛУ (продемонстрировать выполнение всех операций, включая дополнительную. Данные должны соответствовать данным, используемым при моделировании). Результаты теста, подобные приведенным ниже, должны быть представлены в отчете.



5. Создать такие настройки SignalTapII, чтобы получилась временная диаграмма, *аналогичная* приведенной ниже (данные должны соответствовать данным, используемым при моделировании), на которой должна быть отображена соответствующая дополнительная операция (в приведенном примере дополнительная операция — еще одна ADD).



Подсказка: нужно настроить 5 сегментов, условие захвата — любое изменение кода операции. Для отображения кода операции надо создать мнемоническую таблицу. Изменением кода операции можно управлять из ISSPE.

Дополнительная операция, соответствующая Вашему номеру в списке группы

Номер в списке группы	Добавляемая операция
1	ALU_out = op_a++
2	ALU_out = op_b
3	ALU_out = минимальное из ор_а и ор_b
4	ALU_out = максимальное из ор_а и ор_b
5	ALU_out = максимальное положительное число
6	ALU_out = op_a % op_b
7	$ALU_out = (op_a - op_b)\2$
8	ALU_out = - op_b
9	ALU_out = 0
10	ALU_out = минимальное отрицательное число
11	$ALU_{out} = (op_a**2 - op_b**2)/2$
12	ALU_out = op_a
13	ALU_out = op_b++
14	ALU_out = op_a *13 - op_b
15	$ALU_out = (op_a * op_b)\2$
16	ALU_out = op_b % op_a
17	ALU_out = op_b**3
18	$ALU_out = (op_a + op_b)\2$
19	ALU_out = op_a*3 - op_b
20	ALU_out = op_b**2
21	$ALU_out = (op_a**2 + op_b**2)/2$
22	$ALU_out = op_a + op_b*2$
23	$ALU_out = (op_a*8 + op_b*4)/2$
24	$ALU_out = op_a*5 + op_b$
25	ALU_out = - op_a
26	ALU_out = op_a**2
27	ALU_out = op_a*2 + op_b
28	ALU_out = максимальное из op_a+op_a и op_b-op_b
29	ALU_out = минимальное из op_a+op_a и op_b-op_b

Примеры

Файл с описанием пакета lab MS SV4 pack.sv

```
package lab_MS_SV4_pack;
1
     parameter width = 8;
2
3
       typedef enum bit[1:0] {ADD='0, SUB, MUL, DIV} opcode_t;
4
       typedef bit signed [width-1:0] data_y;
5
        typedef struct packed {
6
       opcode_t opc;
7
8
        data_y
                  op_a;
        data_y
                  op_b;
     ] INST_t;
10
     endpackage : lab_MS_SV4_pack
```

Файл с описанием основного модуля lab MS SV4.sv

```
1
      `timescale 1ns/1ns
      import Lab_MS_SV4_pack::*;
 3
 5
      module lab_MS_SV4 (
      input INST_t INST,
 6
 7
        output data_y ALU_out
 8
        always_comb begin
 9
10
          case (INST.opc)
           ADD : ALU_out = INST.op_a + INST.op_b;
11
         SUB : ALU_out = INST.op_a - INST.op_b;

MUL : ALU_out = INST.op_a * INST.op_b;

DIV : ALU_out = INST.op_a / INST.op_b;
12
13
14
15
        endcase
16
        end
    endmodule
```

Файл с описанием теста tb lab MS SV4.sv

```
`timescale 1ns/1ns
2
3
     import Lab MS SV4 pack::*;
4
5
     module tb_lab_MS_SV4();
     INST_t INST;
data_y ALU_out;
6
7
8
     Lab_MS_SV4 UUT (.ALU_out, .INST);
9
10
     initial begin
11
     INST.opc = INST.opc.first();
12
13
      do begin
       INST.op_a = 10;
INST.op_b = -5;
14
15
       #10;
INST.opc = INST.opc.next();
16
17
18
19
      while (INST.opc != INST.opc.Last());
20
        #10;
21
     $display("\n");
$stop;
22
23
24
     end
25
       $monitor("\n \tinstruction=%p \top_a=%d \top_b=%d \tALU_out=%d",
26
           INST.opc, INST.op_a, INST.op_b, ALU_out);
27
28
     endmodule
```

Файл с описанием модуля отладки db_lab_MS_SV4.sv

```
1 import Lab_MS_SV4_pack::*;
 3
       module db_lab_MS_SV4
       (
(* altera_attribute = "-name IO_STANDARD \"3.3-V LVCMOS\"", chip_pin = "R8" *)
//"23" for miniDilab-CIV
//"R8" for DE0_nano
//"N5" for MAX10 NEEK
input CLK
 4
 5
 6
 7
 8
 9
10
11
12
         INST_t INST;
       data_y ALU_out;
13
14
15
       Lab_MS_SV4 UUT (.ALU_out, .INST);
16
         SP_unit SP_ (
17
         .source (INST), // sources.source
.probe (ALU_out), // probes.probe
.source_clk (CLK) // source_clk.clk
18
19
20
21
22
       endmodule
```