
ARCHITECTURE DES ORDINATEURS

2)- <u>Généralités</u>: Micro-Processeurs & Ordinateurs



https://fr.wikipedia.org/

https://openclassrooms.com/

http://www.developpez.com/

https://interstices.info/

KeyWords::

'Microprocessor architecture' / 'Design' / 'Interfacing ...'

OBJECTIFS/ « Aims »:


- Déduire & convenir d'une définition <u>induite</u> d'un « ordinateur ».
- Présentation de divers concepts et/ou terminologies rattachées à l'ensemble « ordinateur » / « micro-processeur ».

ETAPES & CONCEPTS:

- Définition (conventionnelle ou académique) d'un « ordinateur ».
- Grandes familles (INTEL, MOTOROLA, AMD, . . .) & familles de CPU (compatibilité hiérarchique 'x86' -) & Terminologies générales (fréq, NOpS, langage ASM & L.E.) :
 - ❖ Fréquence / Nops / J.I. / Pipeline & mise en (//) / Générations de CPU / ...
- Machine de Von Neuman : <u>Caractéristique principale :</u> « Mise en mémoire des <u>programmes</u> »
- Les processeurs « RISC » vs « CISC » (simplif format & instructions, restrict modes adressages, limitations des accès aux instructions <u>LOAD</u> &<u>STORE</u>, ...) :: *Des écoles de pensée & philosophies de conception !*
- Schéma Synoptique <u>fonctionnel</u>: « <u>Unité de contrôle</u>, <u>mémoire</u>, <u>E/S</u> »
- <u>AUTRES ?? : Les processeurs « vectoriels » et autres types (classification typologique ou autre)</u>

Définition (ordinateur)





Définition (ordinateur)

Ordre // Ordonnance // 'ateur'

Ordre :: Organisation //

Diversité & Nombre //

<u>Séquence</u>

Equipement // Machine

Instructions

Ordinateur :: Equipement / machine (..., Turing, quantique, ADN, neuronal, Optique ..), destinée au <u>traitement</u> (pour exécution) <u>séquentiel</u> d'<u>instructions</u> diverses & nombreuses (<u>prg</u>), codées en <u>BINAIRE</u>.

Définition (ordinateur)

Ordre // Ordonnance // 'ateur'

Ordre :: Organisation //

Diversité & Nombre //

<u>Séquence</u>

Equipement // Machine

Instructions

Ordinateur :: Equipement / machine (..., Turing, quantique, ADN, neuronal, Optique ..), destinée au <u>traitement</u> (pour exécution) <u>séquentiel</u> d'<u>instructions</u> diverses & nombreuses (<u>prg</u>), codées en <u>BINAIRE</u>.

En 2015: Ordinateur # CPU + RAM+ROM+HDD + Mother Board ...

Terminologie générale

Microprocesseur :: Processeur intégré (miniaturisé) à l'échelle 'Micron' // Abv: 'CPU '(Central Processing Unit)

Processeur :: Circuit électronique destiné au traitement séquentiel d'une information numérique (format binaire)

Famille (fabriquant):: INTEL, MOTOROLA, AMD, TI..


Famille (compatibilité hiérarchique) :: Ensemble de CPU à compatibilité (en exécution) totale ou partielle; exple: 'x86'

Fréquence :: Période inverse [F (Hz)= 1/T(sec)] // Nops :: Nombre Op / sec.


ASM & J.I. :: Resp^t. <u>Langage</u> & <u>Ensemble d'instructions</u> propres au CPU


Terminologie générale

Microprocesseur :: Processeur intégré (miniaturisé) à l'échelle 'Micron' // Abv: 'CPU '(Central Processing Unit)


















Terminologie générale

Microprocesseur :: Processeur intégré (miniaturisé) à l'échelle 'Micron' // Abv: 'CPU '(Central Processing Unit)

Processeur :: Circuit électronique destiné au traitement séquentiel d'une information numérique (format binaire)

Famille (fabriquant):: INTEL, MOTOROLA, AMD, TI...

Famille (compatibilité hiérarchique) :: Ensemble de CPU à compatibilité (en exécution) totale ou partielle; exple: 'x86'

Fréquence :: Période inverse [F (Hz)= 1/T(sec)] // Nops :: Nombre Op / sec.

ASM & J.I. :: Resp^t. <u>Langage</u> & <u>Ensemble d'instructions</u> propres au CPU

Terminologie générale

Microprocesseur :: Processeur intégré (miniaturisé) à l'échelle 'Micron' // Abv: 'CPU '(Central Processing Unit)

Processeur :: Circuit électronique destiné au traitement séquentiel d'une information numérique (format binaire)

Famille (fabriquant):: INTEL, MOTOROLA, AMD, TI..

Famille (compatibilité hiérarchique) :: Ensemble de CPU à compatibilité (en exécution) totale ou partielle; exple: 'x86'

Fréquence :: Période inverse [F (Hz)= 1/T(sec)] // Nops :: Nombre Op / sec.

ASM & J.I. :: Resp^t. <u>Langage</u> & <u>Ensemble d'instructions</u> propres au CPU

Terminologie générale

Microprocesseur :: Processeur intégré (miniaturisé) à l'échelle 'Micron' // Abv: 'CPU '(Central Processing Unit)

Processeur :: Circuit électronique destiné au traitement séquentiel d'une information numérique (format binaire)

Famille (fabriquant):: INTEL, MOTOROLA, AMD, TI..

Famille (compatibilité hiérarchique) :: Ensemble de CPU à compatibilité (en exécution) totale ou partielle; exple: 'x86'

Fréquence :: Période inverse [F (Hz)= 1/T(sec)] // Nops :: Nombre Op / sec.

ASM & J.I. :: Resp^t. <u>Langage</u> & <u>Ensemble d'instructions</u> propres au CPU

Terminologie générale

Microprocesseur :: Processeur intégré (miniaturisé) à l'échelle 'Micron' // Abv: 'CPU '(Central Processing Unit)

Processeur :: Circuit électronique destiné au traitement séquentiel d'une information numérique (format binaire)

Famille (fabriquant):: INTEL, MOTOROLA, AMD, TI..

Famille (compatibilité hiérarchique) :: Ensemble de CPU à compatibilité (en exécution) totale ou partielle; exple: 'x86'

Fréquence :: Période inverse [F (Hz)= 1/T(sec)] // Nops :: Nombre Op / sec.

ASM & J.I. :: Resp^t. <u>Langage</u> & <u>Ensemble d'instructions</u> propres au CPU

Terminologie générale

Microprocesseur :: Processeur intégré (miniaturisé) à l'échelle 'Micron' // Abv: 'CPU '(Central Processing Unit)

Processeur :: Circuit électronique destiné au traitement séquentiel d'une information numérique (format binaire)

Famille (fabriquant):: INTEL, MOTOROLA, AMD, TI..

Famille (compatibilité hiérarchique) :: Ensemble de CPU à compatibilité (en exécution) totale ou partielle; exple: 'x86'

Fréquence :: Période inverse [F (Hz)= 1/T(sec)] // Nops :: Nombre Op / sec.

ASM & J.I. :: Resp^t. <u>Langage</u> & <u>Ensemble d'instructions</u> propres au CPU

Machine de Von Neuman

Caractéristique principale : « Mise en mémoire des programmes »




https://interstices.info/jcms/int 64540/le-modele-darchitecture-de-von-neumann

(par Sacha Krakowiak)

Schéma Synoptique *fonctionnel* d'un ordinateur

« <u>Unité de contrôle</u>, <u>mémoire</u>, <u>E/S</u> »



A RETENIR:

Définition « ordinateur »

- **▶ Définition INDUITE, Fonctionnelle puis matérielle.** (*slide_6*)
- ➤ Définition inclue :
 - **(1)** 'séquentialité '
 - (2) 'Nombre d'instructions' => PROGRAMME
 - (3) Condition nécessaire : 'Représentation binaire' de

l'info = 'projection de l'état binaire' du composant matériel = Innovation (1).

« Micro-Processeur »

➤ Composant (matériel & logiciel) CENTRAL de l'architecture = <u>Innovation (2)</u>.

« Machine de Von Neumann »

Conceptualisation de l'architecture : séparation des composants : <u>'intelligence std.'</u> vs <u>'mémoire'</u> & <u>'Redondance/répétitivité'</u> = <u>Innovation (3)</u>.

Les processeurs « RISC » vs « CISC »

Des écoles de pensée & philosophies de conception!

- ➤ **RISC**: (simplif. format & instructions, restrict. modes adressages, limitations des accès aux instructions <u>LOAD</u> & <u>STORE</u>, ...).
- ➤ CISC: (Complex. format & instructions, Multipl. modes adressages, Diversification des <u>instructions</u>, ...).

Conclusion ...

Suite avec CARACTERISTIQUES PRINCIPALES du iAPX '80286'