

ICCAD 2026 CAD Contest

Problem D: Timing Fixing by Useful Skew

Te-Wei Peng, Chi-Yu Yeh, Pin-Yu Chen, Chih-Wei Lin
Realtek Semiconductor Corp.

0. Revision History

2026-01-30 : First Major Revision

2026-05-25 : 修正第 3.2 節元件型態，並補充第 6 節 α 、 β 、 γ 相關內容

1. Introduction

在現今的積體電路設計中，時序收斂 (timing closure) 已成為設計流程中最具挑戰性的問題之一。隨著製程微縮與操作頻率的提升，如何在保持信號完整性與時序穩健性的同時，盡可能優化晶片的效能變得愈發困難。

useful skew 作為一種常見的時序優化方法，透過在時序樹 (clock tree) 中插入緩衝器 (buffer)，有意延遲特定時序路徑下正反器 (flip-flop, FF) 接收訊號的時間，以借用後方時序路徑的 timing margin，從而緩解時序違規 (timing violation)。此方法無需回頭修改電路設計的邏輯，除了改善整體時序品質外，還能增強輸出訊號的強健性。


然而，晶片面積與製造成本極度相關，插入的 buffer 除了會增加面積與能耗外，還會增加 clock tree 的複雜度，無法無限制的增加。因此，參賽隊伍需設計出一套高效的 buffer 插入策略，盡可能以最小面積開銷來提升整體時序品質。

2. Problem Statement

給定一個時脈訊號源 (clock source)，一個由 buffer、single bit FF 組成的初始 clock tree 結構，一個可替換 buffer 元件庫，當中記錄了其對應的面積、最大

fanout 限制以及 fanout 數量對應的延遲 (delay) 等參數，參賽隊伍僅允許透過插入 buffer (增加 delay) 或是調整 buffer 尺寸 (增加或減少 delay) 兩種方式針對初始 clock tree 結構進行優化，且操作時請務必遵守以下限制：

- **Data path delay** 為固定值，不會因 clock tree 結構修改而改變
- 不得刪除既有元件或是更改既有元件名稱
- 新增的 buffer 請命名為 **NEW_BUF_X** (X 從 0 開始編號)，且所有元件名稱不得重複
- 任何既有元件的前後關係須保持不變，舉例說明：
 初始時序路徑為：BUF_0 → BUF_1 → FF_0 (SINK)
 調整後：BUF_0 → NEW_BUF_0 → BUF_1 → NEW_BUF_1 → FF_0 (SINK)，既有元件之間的連接順序不得更動
- 元件的 pin 皆無空接
- FF 只會被單一 buffer 所驅動 (如圖一 (a) 所示)
- Buffer 使用限制
 - 只允許單一輸入
 - 不得超過元件庫設定的最大 fanout 限制



圖一、(a) 合法 buffer 驅動範例；(b) 錯誤範例 (multi-drive)

實務上，晶片時序品質通常以 **Total Negative Slack (TNS)** 與 **Worst Negative Slack (WNS)** 作為主要衡量指標，簡化後的計算公式如下：

- Clock skew:

$$D_{clk}^{launch} = \sum_k d_{buf,k}^{launch}, D_{clk}^{capture} = \sum_k d_{buf,k}^{capture}$$

$$\Rightarrow Skew = D_{clk}^{capture} - D_{clk}^{launch}$$

- $d_{buf,j}^{launch}$: 時序路徑下 launch buffer delay
- $d_{buf,k}^{capture}$: 時序路徑下 capture buffer delay
- 第 i 條時序路徑的 $Slack_{setup}, Slack_{hold}$:

$$Slack_{setup}^{(i)} = T_{clk} - T_{setup} - D_{data}^{(i)} + Skew$$

$$Slack_{hold}^{(i)} = D_{data}^{(i)} - T_{hold} - Skew$$

- T_{clk} : 時脈週期 (clock period)
- T_{setup} : FF library setup time (每個測試資料都將設定成 $0.08 T_{clk}$)
- T_{hold} : FF library hold time (每個測試資料都將設定成 $0.05 T_{clk}$)
- $D_{data}^{(i)}$: 第 i 條資料路徑 (data path) 的 delay

此外，時序分析結果會受到不同操作環境的影響，因此在實務上，通常需在多種 **library corner** 下進行時序驗證，以確保設計能於各種極端條件下皆可收斂。基於此，每個測試資料皆包含兩種 corner，分別為 **Slow-Slow (SS)** 與 **Fast-Fast (FF)**，需一併納入考量。其中，**FF corner** 代表最快的操作條件，**hold time** 的 WNS 與 TNS 將用 **FF corner** 進行檢查；而 **SS corner** 則代表最慢的操作條件，**setup time** 的 WNS 與 TNS 將用 **SS corner** 進行檢查，參賽隊伍需同時考慮兩者的影響，任何 corner 下的 timing violation 皆會影響最終得分。

3. Input Format

每一組測試資料包含三種類型的輸入檔案，其內容與用途說明如下：

- I. 初始 clock tree 結構 (**clk_tree.structure**)
 - 內容包含時脈訊號源 (clock source) 以及各元件間的連接關係
- II. 可替換 buffer 元件庫 (**buf.lib**)
 - 內容包含每種 buffer 的面積、每種 corner 下的最大 fanout 限制、fanout 數量對應的 delay 等資訊
- III. Corner 對應之初始 data path delay (**SS_delay.rpt**, **FF_delay.rpt**)
 - 內容包含時脈週期 (clock_period) 以及每條 data path 的初始 delay (延遲值已考慮金屬線電阻與電容在不同 corner 下的影響，作為時序分析與優化的初始條件)

3.1 clk_tree.structure

Root: 時脈訊號源名稱


[級數] 元件名稱 (元件型態) (時序路徑終點將標註 **SINK**)

圖二、clk_tree.structure 格式介紹

Root: ROOT_CLK

- [1] BUF_0 (REALBUF_X8)
- [2] BUF_4 (REALBUF_X4)
 - [3] FF_37 (FIFO) (SINK)
 - [3] FF_12 (FIFO) (SINK)
- [2] BUF_81 (REALBUF_X8)
 - [3] BUF_51 (REALBUF_X2)
 - [4] FF_47 (FIFO) (SINK)
 - [3] FF_5 (FIFO) (SINK)
 - [2] FF_24 (FIFO) (SINK)

圖三、clk_tree.structure 範例 (電路示意圖如圖四所示)



圖四、clk_tree.structure 電路示意圖 (紅色標示為 SINK)

3.2 buf.lib

cell (元件型態) {

SIZE 元件寬 BY 元件高 (相乘可求得元件面積)

SS_DELAY (fanout 數量所對應之延遲值以及最大 fanout 數量限制)

FF_DELAY $d_{buf}^{#fanout=1}$ $d_{buf}^{#fanout=2}$... (以此類推)

圖五、buf.lib 格式介紹

```

cell (REALBUF_X2) {
    SIZE 0.5 BY 0.5
    SS_DELAY 0.051 0.062 0.085 0.108
    FF_DELAY 0.020 0.029 0.039 0.05
}
cell (REALBUF_X4) {
    SIZE 0.9 BY 0.5
    SS_DELAY 0.030 0.041 0.049 0.082
    FF_DELAY 0.013 0.016 0.029 0.042
}
cell (REALBUF_X8) {
    SIZE 2 BY 0.5
    SS_DELAY 0.015 0.022 0.032 0.05 0.076
    FF_DELAY 0.006 0.0098 0.0152 0.0247 0.0372
}

```

圖六、buf.lib 範例

3.3 SS_delay.rpt, FF_delay.rpt

Clock Period : 時脈週期

#Path	launch DFF	capture DFF	data path delay

Path 名稱 :	launch DFF	-> capture DFF	data path 初始延遲

圖七、delay.rpt 格式介紹

Clock Period : 0.3

#Path	launch DFF	capture DFF	data path delay

Path1 :	FF_5	-> FF_12	0.162
Path2 :	FF_37	-> FF_47	0.207

圖八、delay.rpt 範例


4. Output Format

針對每一組測試資料，參賽隊伍需輸出一個優化後之 clock tree 結構，並命名為 **modified_clk_tree.structure**；其檔案格式須符合「3.1 clk_tree.structure」所述之規定。

Root: ROOT_CLK

- [1] BUF_0 (REALBUF_X8)
- [2] BUF_4 (REALBUF_X4)
- [3] FF_37 (FIFO) (SINK)
- [3] FF_12 (FIFO) (SINK)
- [2] BUF_81 (REALBUF_X4)
- [3] BUF_51 (REALBUF_X2)
- [4] FF_47 (FIFO) (SINK)
- [3] NEW_BUF_0 (REALBUF_X2)
- [4] FF_5 (FIFO) (SINK)
- [2] FF_24 (FIFO) (SINK)

圖九、modified_clk_tree.structure 範例 (電路示意圖如圖十所示)



圖十、modified_clk_tree.structure 電路示意圖 (綠色標示為優化部分)

5. Usage Format

測試資料請依照圖十一所示之檔案階層進行放置。參賽隊伍之程式須以**執行檔**形式繳交，並以報名隊伍編號命名 (例如：**cadd0000**)，且須可依下列命令列格式執行。

<執行檔檔名> <testcase 資料夾絕對路徑> <輸出檔絕對路徑>

範例:

./cadd0000 ./testcase0 ./testcase0/modified_clk_tree.structure

```

testcase0/
├─ clk_tree.structure
├─ buf.lib
├─ SS_delay.rpt
├─ FF_delay.rpt
├─ 優化後之 clock tree 結構 (modified_clk_tree.structure)
testcase1/
├─ clk_tree.structure
├─ buf.lib
├─ SS_delay.rpt
├─ FF_delay.rpt
...
參賽隊伍執行檔 (cadd0000)

```

圖十一、檔案階層範例

6. Evaluation

為了同時衡量時序品質與面積等指標，每組測試資料的分數計算公式如下，其中，**SS corner** 對應 **setup time check**；**FF corner** 對應 **hold time check**：

$$Score = \alpha \left[\left(1 - \frac{TNS_{SS}}{TNS_{SS}^{ori}} \right) + \left(1 - \frac{WNS_{SS}}{WNS_{SS}^{ori}} \right) \right] + \beta \left[\left(1 - \frac{TNS_{FF}}{TNS_{FF}^{ori}} \right) + \left(1 - \frac{WNS_{FF}}{WNS_{FF}^{ori}} \right) \right] + \gamma \left(1 - \frac{Area}{Area_{ori}} \right)$$

- $TNS_{(SS/FF)}$: 在 SS / FF corner 下，優化後的 Total Negative Slack
- $TNS_{(SS/FF)}^{ori}$: 在 SS / FF corner 下，初始 Total Negative Slack
- $WNS_{(SS/FF)}$: 在 SS / FF corner 下，優化後的 Worst Negative Slack
- $WNS_{(SS/FF)}^{ori}$: 在 SS / FF corner 下，初始 Worst Negative Slack
- $Area$: 優化後的元件總面積
- $Area_{ori}$: 初始元件總面積
- α, β, γ : 常數權重係數， $0 < \alpha, \beta, \gamma < 1$ ，且三者總和為 1

1. 參賽隊伍之程式請嚴格遵守「**2. Problem Statement**」所規定之操作限制，若不符合者，該測試資料將**不予計分**。
2. 參賽隊伍之程式所輸出的 **modified_clk_tree.structure** 檔案，須符合「**3.1 clk_tree.structure**」所規定之格式；若不符合者，該測試資料將**不予計分**。
3. 每組測試資料之程式執行時間（含檔案讀寫時間）不得超過 **10 分鐘**；若逾時者，該測試資料將**不予計分**。

4. 排名方式將依各參賽隊伍於所有測試資料之總得分，由高至低進行排序。
5. 若總得分相同，則依各參賽隊伍於所有測試資料之程式執行時間加總，由短至長進行排序。

7. References