

Guía docente

230911 - DD - Diseño Digital

Última modificación: 12/06/2026

Unidad responsable: Escuela Técnica Superior de Ingeniería de Telecomunicación de Barcelona
Unidad que imparte: 710 - EEL - Departamento de Ingeniería Electrónica.

Titulación: GRADO EN INGENIERÍA ELECTRÓNICA DE TELECOMUNICACIÓN (Plan 2018). (Asignatura obligatoria).

Curso: 2026 **Créditos ECTS:** 6.0 **Idiomas:** Catalán

PROFESORADO

Profesorado responsable: DIEGO CESAR MATEO PEÑA

Otros: Primer quadrimestre:
DANIEL BARDES LLORENSI - 13
KRISTEL MICHELLE CEDEÑO MATA - 11
JORDI COSP VILELLA - 12
ROMÀ MACARIO CHIB - 14
DIEGO CESAR MATEO PEÑA - 11, 12, 13, 14

CAPACIDADES PREVIAS

Análisis básico de circuitos electrónicos.

Conocimientos básicos de dispositivos electrónicos y, en particular, del transistor MOS.

COMPETENCIAS DE LA TITULACIÓN A LAS QUE CONTRIBUYE LA ASIGNATURA

Específicas:

CE14. (CAST) GREELEC: Capacitat d'anàlisi i disseny de circuits combinacionals i seqüencials, sincrònons i asincrònons i d'utilització de microprocessadors i circuits integrats. (Mòdul comú a la branca de telecomunicació).

CE15. (CAST) GREELEC: Coneixement i aplicació dels fonamentals llenguatges de descripció de dispositius de hardware. (Mòdul comú a la branca de telecomunicació).

CE25. (CAST) GREELEC: Capacitat de dissenyar circuits d'electrònica analògica i digital, de conversió analògica-digital i digital-analògica, de radiofreqüència, d'alimentació i conversió d'energia elèctrica per aplicacions de telecomunicació i computació. (Mòdul de tecnologia específica- Sistemes electrònics).

Transversales:

CT3. (CAST) GREELEC: COMUNICACIÓ EFICAÇ ORAL I ESCRITA. Comunicar-se de forma oral i escrita amb d'altres persones sobre els resultats de l'aprenentatge, d'elaboració del pensament i de la presa de decisions, participar en debats sobre el tema de la pròpia especialitat.

Básicas:

CB3. (CAST) GREELEC: Que els estudiants tinguin la capacitat de reunir i interpretar dades rellevants (normalment dins de la seva àrea d'estudi) per emetre judicis que incloguin una reflexió sobre temes rellevants de caire social, científic o ètic.

METODOLOGÍAS DOCENTES

Clases expositivas y de aplicación.

Clases laboratorio.

Trabajo en grupo (no presencial)

Trabajo individual (no presencial)

Ejercicios

Pruebas de respuesta corta (Control)

Pruebas de respuesta larga (Examen Final)

Prácticas de laboratorio

OBJETIVOS DE APRENDIZAJE DE LA ASIGNATURA

El estudiante debe tener capacidad para analizar, diseñar y verificar experimentalmente subsistemas electrónicos digitales combinacionales y secuenciales utilizando herramientas modernas. En esta asignatura se introduce y se utiliza el lenguaje de descripción de hardware VHDL. También incluye una introducción a la familia lógica CMOS, la utilización de dispositivos lógicos programables y una introducción a los sistemas digitales complejos.

Resultado del aprendizaje:

El estudiante es capaz de analizar y diseñar circuitos combinacionales y secuenciales síncronos, y de utilizar circuitos integrados.

El estudiante conoce y sabe aplicar los fundamentos de los lenguajes de descripción de hardware.

Al trabajar en equipo, el estudiante identifica los objetivos del grupo y puede diseñar un plan de trabajo para conseguirlos, identificar las responsabilidades de cada componente del grupo y asumir el compromiso de la tarea asignada.

Identifica, modela y plantea problemas a partir de situaciones abiertas. Explora y aplica las alternativas para su resolución. Maneja aproximaciones.

HORAS TOTALES DE DEDICACIÓN DEL ESTUDIANTE

Tipo	Horas	Porcentaje
Horas grupo pequeño	26,0	17.33
Horas grupo grande	39,0	26.00
Horas aprendizaje autónomo	85,0	56.67

Dedicación total: 150 h

CONTENIDOS

Tema 1. Introducción al diseño digital

Descripción:

La abstracción digital, sistemas y señales digitales, comportamiento versus estructura, jerarquía. Funciones lógicas y álgebra de Boole. Sistemas de numeración y códigos. Bajo la abstracción digital: alimentación, retardos, consumos, niveles lógicos, alta impedancia.

Dedicación: 8h

Grupo grande/Teoría: 3h

Aprendizaje autónomo: 5h

Tema 2. Diseño combinacional

Descripción:

Diseño canónico en SoP y PoS. Diseño con módulos combinacionales. Multiplexores, decodificadores, sumadores, comparadores, etc. Descripción de circuitos combinacionales en VHDL.

Dedicación: 46h 20m

Grupo grande/Teoría: 10h

Grupo pequeño/Laboratorio: 8h

Aprendizaje autónomo: 28h 20m

Tema 3. Diseño secuencial

Descripción:

Sistemas asíncronos y síncronos, comportamiento temporal. Latches y biestables. Análisis y síntesis a medida de máquinas de estados síncronas. Diseño modular secuencial, registros y contadores. Diseño secuencial con VHDL. Temporización: retardos, tiempos de setup de hold, skews, tratamiento de señales de reset y de reloj. Máquinas algorítmicas, unidades de datos y de control.

Dedicación: 75h 40m

Grupo grande/Teoría: 15h 30m

Grupo pequeño/Laboratorio: 44h 10m

Aprendizaje autónomo: 16h

Tema 4. Circuitos digitales CMOS

Descripción:

Tipos de CIs digitales y familias lógicas. Transistores MOS. Inversor y puertas básicas CMOS. Prestaciones en circuitos CMOS: retardos, espúreos, consumos estáticos y dinámicos. Dispositivos de lógica programable, células lógicas y estilos de síntesis. Memorias.

Dedicación: 20h

Grupo grande/Teoría: 7h 30m

Aprendizaje autónomo: 12h 30m

SISTEMA DE CALIFICACIÓN

Cualquier acto de fraude académico, plagio o uso o mera tenencia al alcance de medios no autorizados en cualquier actividad de evaluación comportará la calificación de cero (0) en la prueba o entrega afectada. Además, de acuerdo con la normativa de la Universidad, la posible derivación de los hechos para la apertura de un expediente disciplinario implicará que la asignatura quede en el estado provisional de "pendiente de evaluación" hasta la resolución del expediente. La gestión de estas incidencias se lleva a cabo de acuerdo con el [Marco de actuación para la integridad académica en la evaluación de la UPC](#).

Calificación final en función de las calificaciones respectivas de la parte de teoría (60%) y de la parte de laboratorio (40%). La parte de teoría consta en un 70% del examen final de teoría y un 30% proveniente del parcial de medio cuatrimestre y de la entrega de actividades que se hagan durante el curso. Si la nota que conforma el 30% es inferior a la del examen final de teoría, éste pasa a ser el 100% de la nota de teoría. La parte de laboratorio se obtiene a partir de la evolución de las prácticas realizadas (que se hace mediante una prueba individual en la última sesión de laboratorio y que representa el 50% de la parte de laboratorio) y del examen final de laboratorio (que representa el otro 50% y que se realiza al mismo tiempo que el examen final de teoría).

La reevaluación de la asignatura implica hacer otra vez el examen final, que incluye teoría y laboratorio. Las calificaciones obtenidas sustituyen a las anteriores. La evaluación de las prácticas no se reevalúa, se toma la obtenida durante el curso. La nota del parcial no se considera en la reevaluación.

NORMAS PARA LA REALIZACIÓN DE LAS PRUEBAS.

En los exámenes no se permite utilizar dispositivos con conexión inalámbrica (teléfonos móviles, portátiles, tablets, etc.), ni calculadoras programables. Además es necesario aportar algún documento identificativo (DNI, pasaporte, etc).

BIBLIOGRAFÍA

Básica:

- Harris, S.L.; Harris, D.M. Digital design and computer architecture. ARM ed. Waltham, MA: Morgan Kaufmann, 2016. ISBN 9780128000564.
- Pardo Carpio, F.; Boluda Grau, J.A. VHDL: lenguaje para síntesis y modelado de circuitos. 3a ed. act. Paracuellos de Jarama, Madrid: Ra-ma, 2011. ISBN 9788499640402.
- Ercegovac, M.D.; Lang, T.; Moreno, J.H. Introduction to digital systems. Estats Units d'Amèrica: John Wiley and Sons, 1999. ISBN 0471527998.

RECURSOS

Material informático:

- Quartus II Web edition. Recurso