

Guía docente

230921 - SDC - Sistemas Digitales Configurables

Última modificación: 24/03/2026

Unidad responsable: Escuela Técnica Superior de Ingeniería de Telecomunicación de Barcelona

Unidad que imparte: 710 - EEL - Departamento de Ingeniería Electrónica.

Titulación: GRADO EN INGENIERÍA ELECTRÓNICA DE TELECOMUNICACIÓN (Plan 2018). (Asignatura obligatoria).

Curso: 2026

Créditos ECTS: 6.0

Idiomas: Catalán

PROFESORADO

Profesorado responsable: JOAN PONS NIN

Otros: Primer quadrimestre:
JUAN ANTONIO CHAVEZ DOMINGUEZ - 11, 12, 13
JOAN PONS NIN - 11, 12, 13

CAPACIDADES PREVIAS

Conocimiento básico de tecnología CMOS.

Conocimientos básicos de diseño digital, componentes combinacionales y secuenciales.

Conocimientos básicos de arquitecturas de microprocesador.

COMPETENCIAS DE LA TITULACIÓN A LAS QUE CONTRIBUYE LA ASIGNATURA

Específicas:

CE15. (CAST) GREELEC: Coneixement i aplicació dels fonamentals llenguatges de descripció de dispositius de hardware. (Mòdul comú a la branca de telecomunicació).

CE24. (CAST) GREELEC: Capacitat per aplicar l'electrònica com tecnologia de suport a altres camps i activitats, i no només en l'àmbit de les tecnologies de la informació i comunicació. (Mòdul de tecnologia específica- Sistemes electrònics).

CE27. (CAST) GREELEC: Capacitat per a dissenyar dispositius d'interfície, captura de dades i emmagatzament, i terminals per serveis i sistemes de telecomunicació. (Mòdul de tecnologia específica- Sistemes electrònics).

Transversales:

CT4. (CAST) GREELEC: TREBALL EN EQUIP: ser capaç de treballar com a membre d'un equip interdisciplinar, ja sigui com un membre més o realitzant tasques de direcció, amb la finalitat de contrinuir a desenvolupar projectes amb pragmatisme i sentit de la responsabilitat, assumint compromisos tenint en compte els recursos disponibles.

Básicas:

CB4. (CAST) GREELEC: Que els estudiants puguin transmetre informació, idees, problemes i solucions a un públic tant especialitzat com no especialitzat.

METODOLOGÍAS DOCENTES

Clases de teoría: presentaciones en cada tema específico más análisis colectivo de casos de diseño digital electrónico.

Clases de problemas: Estudio y desarrollo de problemas de diseño digital relacionados con la teoría expuesta.

Clases de laboratorio: Diseño, análisis y desarrollo de circuitos digitales relacionados con la teoría expuesta y con aplicaciones reales.

Estas actividades de laboratorio se implementarán en placas de prototipaje y desarrollo que utilizan dispositivos programables.

Pruebas de respuesta corta (controles) y de respuesta larga (examen final)

Trabajos individuales y en grupo (no presenciales)

OBJETIVOS DE APRENDIZAJE DE LA ASIGNATURA

Diseñar e implementar sobre dispositivos de lógica programable circuitos síncronos de mediana y alta complejidad para aplicaciones preferentemente de comunicaciones y de procesamiento de señal en tiempo real.

El prototipado rápido será el eje de la asignatura. Implementar eficientemente los diseños requiere una buena formación en el lenguaje de descripción de hardware VHDL, en el conocimiento y uso de herramientas de diseño, de las arquitecturas de las FPGAs y de los componentes que las integran, así como de nociones de diseño digital avanzado.

También será importante el estudio y caracterización de las prestaciones, en especial el comportamiento temporal de los diseños. Conocer las limitaciones físicas de los dispositivos es prioritario para calcular los parámetros fundamentales de los circuitos: frecuencia máxima de funcionamiento, disipación de potencia, área ocupada y coste.

La asimilación y la consolidación de los conocimientos se hará implementando los diseños en el laboratorio con herramientas de diseño y dispositivos comerciales.

Lista de objetivos concretos de la asignatura:

- * Utilizar metodologías y herramientas de diseño de sistemas digitales secuenciales complejos.
- * Analizar algunas de las problemáticas de más incidencia en el diseño digital.
- * Conocer y evaluar las alternativas de implementación de sistemas digitales, en particular los dispositivos lógicos programables.
- * Conocer y utilizar lenguajes de descripción de hardware, en particular el VHDL.

HORAS TOTALES DE DEDICACIÓN DEL ESTUDIANTE

Tipo	Horas	Porcentaje
Horas aprendizaje autónomo	85,0	56.67
Horas grupo grande	39,0	26.00
Horas grupo pequeño	26,0	17.33

Dedicación total: 150 h

CONTENIDOS

Diseño de sistemas electrónicos digitales

Descripción:

- 1.1. Estrategias de diseño.
- 1.2. Dispositivos lógicos programables: CPLDs, FPGAs.
- 1.3. Herramientas de prototipado rápido.
 - 1.3.1. Lenguajes de descripción de hardware, tipos y niveles de descripción.
 - 1.3.2. Síntesis.
 - 1.3.3. Simulación. Restricciones temporales y verificación de prestaciones.
 - 1.3.4. Pautas de test para fabricación.

Dedicación: 37h

Grupo grande/Teoría: 9h 45m

Grupo pequeño/Laboratorio: 6h 30m

Aprendizaje autónomo: 20h 45m

Síntesis con VHDL

Descripción:

- 2.1. Recordatorio de las principales características.
- 2.2. Bibliotecas.
- 2.3. Funciones y procedimientos.
- 2.4. Inferencia de bloques específicos
 - 2.4.1. Generación y distribución de señales de reloj.
 - 2.4.2. Bloques aritméticos.
 - 2.4.3. Bloques de memoria. Implementación de pilas

Dedicación: 37h

Grupo grande/Teoría: 9h 45m

Grupo pequeño/Laboratorio: 6h 30m

Aprendizaje autónomo: 20h 45m

Técnicas de diseño

Descripción:

- 3.1. Máquinas de estados concurrentes.
- 3.2. Máquinas algorítmicas:
 - 3.2.1. Subsistema de datos. Pipelining.
 - 3.2.2. Subsistema de control.
 - 3.2.3. Sistemas microprogramados.
- 3.3. Métodos de reducción de consumo.
- 3.4. Estructuras y estándares de test.
- 3.5. IP cores.

Dedicación: 38h

Grupo grande/Teoría: 9h 45m

Grupo pequeño/Laboratorio: 6h 30m

Aprendizaje autónomo: 21h 45m

Problemáticas de diseño

Descripción:

- 4.1. Temporización de circuitos digitales
 - 4.1.1. Anàlisi temporal
 - 4.1.2. Metastabilidad.
 - 4.1.3. Espurios.
 - 4.1.4. Síncrono versus asíncrono.
- 4.2. Síntesis de frecuencia.
- 4.3. Interficie con memorias y periféricos.
- 4.4. Test

Dedicación: 38h

Grupo grande/Teoría: 9h 45m

Grupo pequeño/Laboratorio: 6h 30m

Aprendizaje autónomo: 21h 45m

SISTEMA DE CALIFICACIÓN

Cualquier acto de fraude académico, plagio o uso o mera tenencia al alcance de medios no autorizados en cualquier actividad de evaluación comportará la calificación de cero (0) en la prueba o entrega afectada. Además, de acuerdo con la normativa de la Universidad, la posible derivación de los hechos para la apertura de un expediente disciplinario implicará que la asignatura quede en el estado provisional de "pendiente de evaluación" hasta la resolución del expediente. La gestión de estas incidencias se lleva a cabo de acuerdo con el [Marco de actuación para la integridad académica en la evaluación de la UPC](#).

Evaluación continuada de teoría: controles, ejercicios y/o trabajos a realizar durante el curso (CT)

Examen final teoría (EFT)

Nota final de teoría (NFT): máximo (EFT, $0.5EFT + 0.5CT$)

Evaluación continuada de laboratorio (CL): seguimiento de actividad

Examen final de laboratorio (EFL)

Nota final de laboratorio (NFL): $0.75CL + 0.25 EFL$

Nota final asignatura = $0.5NFT + 0.5 NFL$

La reevaluación consiste en hacer de nuevo los exámenes finales de teoría (nota EFTR) i de laboratorio (nota EFLR).

Nota reevaluación de laboratorio (NRL): $0.75CL + 0.25 EFLR$

Nota final reevaluación = $0.5 EFTR + 0.5 NRL$

NORMAS PARA LA REALIZACIÓN DE LAS PRUEBAS.

Examen final y controles: individual

Trabajos individuales: Individual

Laboratorio: grupos de máximo dos estudiantes

En los exámenes no se permite el uso de dispositivos con conexión inalámbrica (móviles, portátiles, tablets, etc.) ni de calculadoras programables. Además, es necesario disponer de algún documento identificativo (DNI, pasaporte, etc.)

BIBLIOGRAFÍA

Básica:

- Gajski, D.D. Principles of digital design. Upper Saddle River, N.J.: Prentice Hall, 1997. ISBN 0132423979.
- Brown, S.; Vranesic, Z. Fundamentals of digital logic with VHDL design. 3rd ed. Boston: McGraw-Hill, 2009. ISBN 9780077221430.
- Skahill, K.; Legenhausen, J. VHDL for programmable logic. Reading: Addison-Wesley, 1996. ISBN 0201895730.
- Ashenden, P.J. The designer's guide to VHDL [en línea]. 3rd ed. Burlington: Morgan Kaufmann, 2008 [Consulta: 15/07/2019]. Disponible a: <https://www.sciencedirect.com/science/book/9780120887859>. ISBN 9780120887859.