



Esame **B** di Architetture degli Elaboratori

Soluzione

A.A. 2018-19 — I appello — 29 gennaio 2019

N.B.: il punteggio associato ad ogni domanda è solo una misura della difficoltà, e peso, di ogni domanda. Per calcolare il voto complessivo bisogna normalizzare a 32.

1. Convertire il valore $202.\overline{202}_4$ alla base 16.

R: (3 pt) Trattandosi di basi che sono una potenza di due, conviene dapprima convertire alla base 2 e poi raggruppare le quartine risultanti per riscrivere il valore nella base 16, tenendo conto del periodo nella parte decimale:

$$202.\overline{202}_4 = 202.\overline{202202}_4 = 2|02.20|22|02_4 = \underbrace{0010_2}_{2_{16}} | \underbrace{0010_2}_{2_{16}} . \underbrace{1000_2}_{8_{16}} \underbrace{1010_2}_{A_{16}} \underbrace{0010_2}_{2_{16}} = 22.8A\overline{2}_{16}$$

2. Sono date le seguenti codifiche in complemento a 2 a 8 bit: $n_1 = 10010000$, $n_2 = 0000100$. Si calcolino risultato ed eventuale resto della divisione $n_1 : n_2$ e, se possibile, si esprima il risultato nella stessa codifica.

R: (3 pt) Per sicurezza conviene complementare n_1 per cambiarne il segno negativo: $-n_1 = 01110000$. Eseguiamo ora la divisione che, essendo il divisore una potenza di due, coincide con una traslazione verso destra del dividendo di un numero di posizioni uguale al numero di zeri del divisore:

$$01110000:0000100 = 00011100, \text{ resto } 00000000$$

che, restituendo il segno originale, è ancora codificabile in complemento a 2 e vale $-00011100 = 11100100$. Si noti che la stessa operazione poteva essere eseguita direttamente nel dominio codificato.

3. [INF] Fornire il risultato dell'esercizio precedente in codifica *floating point* IEEE 754 a 32 bit.

R: (3 pt) Il risultato trovato sopra può essere subito messo nella forma -1.11_2E4 . La codifica richiesta avrà dunque bit di segno asserito, esponente uguale a $127+4 = 131 = 10000011_2$ e infine mantissa uguale a 11_2 . Sistemando sui 32 bit previsti dallo standard IEEE 754 e convertendo alla base esadecimale:

$$\begin{array}{cccccccccccccccccccccccccccccccccccc} 1 & 1 & 0 & 0 & 0 & 0 & 0 & 1 & 1 & 1 & 1 & 0 & 0 & 0 & 0 & 0 & 0 & \dots \\ C & | & 1 & | & E & | & 0 & | & 0 & \dots \end{array}$$

da cui la codifica richiesta: $0xC1E00000$.

4. Qual è la potenza di due che offre la miglior approssimazione di un terabyte (cioè $1 \text{ TB} = 10^{12} \text{ byte}$)?

Facoltativo e solo dopo avere terminato gli altri esercizi: Si dimostri l'affermazione appena fatta.

R: (3 pt) La potenza in questione è 40. Infatti, la potenza di due che offre la migliore approssimazione di 1 kB è 2^{10} byte, che prevede un errore di circa il 2%: $1000 \approx 2^{10}(1 - 0,02)$. La stessa considerazione vale per il MB in quanto quadrato del kB: $1000^2 \approx 2^{20}(1 - 0,02)^2 = 2^{20}(1 + 0,0004 - 0,04) \approx 2^{20}(1 - 0,04)$. Elevando ancora al quadrato si dimostra l'affermazione fatta all'inizio: $1000^4 = (1000^2)^2 \approx 2^{40}(1 - 0,04)^2 \approx 2^{40}(1 - 0,08)$, quindi con un'approssimazione per difetto di circa l'8%.

5. Adoperando le regole di equivalenza booleana, ridurre l'espressione seguente in modo che ammetta una realizzazione adoperando esclusivamente porte NOT e porte OR a due ingressi:

$$E = \overline{A\overline{A}C} + \overline{BCD}.$$

$$\textbf{R: (3 pt)} E = A(\overline{\overline{A} + \overline{C}}) + \overline{B + \overline{C} + \overline{D}} = AA + A\overline{C} + \overline{B + \overline{C} + \overline{D}} = AA + (A+1)\overline{C} + \overline{B + \overline{D}} = (A + \overline{B}) + (\overline{C} + \overline{D}).$$

6. [INF] Verificare il risultato ottenuto sopra con una mappa di Karnaugh.

R: (3 pt) La tabella di verità permette quattro coperture di 4×2 simboli 1, confermando il risultato dell'esercizio precedente:

AB	00	01	11	10	
CD					
00	1	1	1	1	
01	1	1	1	1	
11	1	0	1	1	
10	1	1	1	1	


<--- --->
 v

7. Realizzare la rete booleana appena progettata adoperando un *multiplexer*, di cui non occorre esplicitare il circuito logico.

R: (3 pt) È sufficiente scegliere un multiplexer a 16 ingressi e 4 controlli collegati rispettivamente ad ABCD, e poi connettere a una sorgente in tensione (per esempio 5V) tutti gli ingressi fuorché quello associato al controllo 0111, che invece sarà connesso alla massa 0V.

8. [INF] Progettare la macchina di Mealy che riconosce ogni sottostringa 101 contenuta in una sequenza definita sull'alfabeto $\mathcal{A} = \{0, 1\}$, in cui le sottostringhe non devono essere necessariamente disgiunte. La macchina restituisce il simbolo 1 solo quando riconosce la sottostringa, altrimenti restituendo 0 a fronte di ogni nuovo ingresso appartenente alla sequenza.

R: (3 pt)



9. Si realizzi il codice binario più compatto, eventualmente a lunghezza variabile, in grado di codificare 14 carte da gioco etichettate come j, A, 2, 3, 4, 5, 6, 7, 8, 9, 10, J, Q, K

R: (3 pt) Per esempio:

j: 000	5: 0111	10: 1100
A: 001	6: 1000	J: 1101
2: 0100	7: 1001	Q: 1110
3: 0101	8: 1010	K: 1111
4: 0110	9: 1011	

10. Un bus parallelo che a ogni istante di clock trasmette un byte più 3 bit di controllo d'errore è costituito da 11 linee seriali, ciascuna delle quali garantisce uno *skew* minore di 2 ns rispetto alla linea adiacente. Qual è la frequenza che il bus non può superare?

R: (3 pt) Nel caso peggiore ogni bit può essere in ritardo di 2 ns rispetto a quello trasmesso sulla linea adiacente. Il bus deve quindi garantire un clock non inferiore a $T = 2 \cdot 10 = 20$ ns, più un'adeguata spaziatura tra l'ultimo bit e il primo bit della codifica successiva, per comodità ancora di 2 ns. In totale risulta una frequenza $f = 1/T = 1/22$ GHz, equivalente a circa 45 MHz.

11. Si spieghi che cos'è una porta del microcontrollore AVR di Arduino.

R: (3 pt) È il canale di comunicazione logico tra il microcontrollore e il mondo esterno. A ogni porta corrisponde un set dei registri di memoria che ne rappresentano lo stato e le relative informazioni di

input/output. A ogni pin (piedino fisico) del microcontrollore corrisponde un bit a una determinata posizione, per ogni registro relativo alla porta.

12. È possibile realizzare un'architettura di tipo *load/store* il cui set di istruzioni macchina contenga operazioni aritmetiche prive di argomenti?

R: (3 pt) Sì. È sufficiente che tutte le operazioni aritmetiche siano eseguite su registri predefiniti.

13. Sapendo che in una memoria paginata (dimensione locazione = 1 byte) ogni riga della *page table* è lunga 23 bit e il campo *offset* dell'indirizzo è di 8 bit, si dica quante pagine riescono a trovare spazio in memoria principale rispettivamente nei casi in cui il riempimento è ottimale (ovvero non c'è alcuna locazione libera) e pessimo (ovvero c'è il numero massimo di locazioni libere). Nel secondo caso il risultato può essere dato anche in forma approssimata.

R: Dai dati si evince che la *page table* contiene indirizzi di 22 bit: di qui la dimensione della memoria principale uguale a $2^{22} = 4$ MB. Parallelamente la dimensione della pagina è data dal campo *offset* dell'indirizzo: $2^8 = 256$ byte. Se ne conclude che in condizioni di riempimento ottimale la memoria principale contiene $2^{22}/2^8 = 2^{14}$ pagine. Viceversa, quando il riempimento è il peggiore possibile allora ogni pagina è preceduta da 255 byte non occupati. In pratica, dunque, è come se ogni pagina occupasse $255 + 256 = 2^8 - 1 + 2^8 = 2^9 - 1$ locazioni. Di qui il calcolo del numero di pagine, uguale a

$$\frac{2^{22}}{2^9 - 1} = 2^{13} \frac{2^9}{2^9 - 1} = 2^{13} \frac{512}{511} = 8192 \cdot \left(1 + \frac{1}{511}\right) = 2^{13} + 16.031,$$

cioè $2^{13} + 2^4$.

14. [INF] Scrivere un programma in assembly per ARM il quale, caricati nei registri **r1** e **r2** rispettivamente due numeri n_1 e n_2 dalla memoria, dapprima verifica che ciascun numero occupi solo la metà meno significativa del registro che lo contiene. Se è così allora esegue l'algoritmo di moltiplicazione in colonna di due numeri positivi, infine depositando il risultato $n_1 \cdot n_2$ nel registro **r3**.

R: (9 pt) Per $0 \leq i \leq 15$ il contenuto di **r1** traslato di i bit a sinistra è accumulato in **r3** se l' i -esimo bit di **r2** è uguale a uno.

```
.data
n1:    .word 8
n2:    .word 6
.text
main:
    ldr r1, =n1           ; read n1
    ldr r1, [r1]
    ldr r2, =n2           ; read n2
    ldr r2, [r2]
    tst r1, #0xFF00       ; test magnitude of n1
    bne end
    tst r2, #0xFF00       ; test magnitude of n2
    bne end
    mov r3, #0            ; reset r3
    mov r4, #1            ; bitwise mask
    mov r5, #0            ; iterations counter
loop:
    tst r2, r4, lsl r5     ; r2 AND (r4 << r5)
    beq update            ; if i-th bit is null skip sum..
    add r3, r3, r1         ; ..else add r1
update: mov r1, r1, lsl #1  ; shifts r1 leftward by one bit
    add r5, r5, #1        ; increment counter
    cmp r5, #16           ; if counter == 16..
    beq end               ; ..exit loop..
    b loop                ; ..else repeat
end:
    swi 0x11              ; exit program
.end
```