



# Laboratorio Dispositivos Electrónicos GRUPO 3 B04

## LABORATORIO # 6 DIODOS: LIMITADORES Y FIJADORES DE NIVEL

#### INTRODUCCIÓN

El siguiente laboratorio se realiza para comprobar de manera practica y mediante simulación, el comportamiento de los circuitos con configuraciones de limitadores y fijadores de nivel.

#### **ACTIVIDADES DEL LABORATORIO**


#### a) Limitador diodo paralelo



Figura 1

#### Resultados de simulación

#### Grafica de voltajes




#### Tabla de mediciones

Evaluate	Measurement	Value
	Max(V(Vin1))	7.00000
~	Min(V(Vin1))	-7.00000
~	Max(V(Vout1))	6.99986
$\overline{\nabla}$	Min(V(Vout1))	-551.56777m
~	Vpp(V(Vin1))	14.00000
<u> </u>	Vpp(V(Vout1))	7.55143
~	YatLastX(AVG(V(Vin1)))	29.78185p
~	YatLastX(AVG(V(Vout1)))	1.97588

#### 2. Resultados de montaje

#### Voltajes



#### 3. Comparaciones

Tabla I

Voltajes	Vin-pp [V]	Vout-pp [V]
simulación	14	7.5514
laboratorio	13.8	7.6
%error	1.83%	0.5%

#### OBSERVACIONES Y ANALISIS RESULTADOS

Como se aprecia en ambas gráficas, en la de simulación y en la de montaje se puede observar el comportamiento del limitador, limitando el valor mínimo de la tensión de salida a la tensión del diodo vista desde el cátodo ya, que el diodo solo esta en su estado activo cuando la tensión de la fuente V1 es menor a la tensión del diodo. Como se muestra en la tabla I el error en los voltajes pico a pico es bastante pequeño, lo que nos da certeza de que ambas implementaciones del circuito son satisfactorias.



#### **GRUPO 3 B04**

#### b) Limitador diodo paralelo con fuente DC





Figura 2

#### 1. Resultados de simulación

#### Grafica de voltajes




#### Tabla de mediciones

Evaluate	Measurement	Value
~	Max(V(Vin2))	7.00000
~	Min(V(Vin2))	-7.00000
~	Max(V(Vout2))	6.99986
~	Min(V(Vout2))	-4.50286
~	Vpp(V(Vin2))	14.00000
~	Vpp(V(Vout2))	11.50272
~	YatLastX(AVG(V(Vin2)))	2.41491f
<u> </u>	YatLastX(AVG(V(Vout2)))	464.94693m

#### Resultados de montaje

#### Voltajes



#### 3. comparaciones

Tabla II

Voltajes	Vin-pp [V]	Vout-pp [V]
simulación	14	11.502
laboratorio	14.2	11.6
%error	1.83%	0.02%

#### OBSERVACIONES Y ANALISIS RESULTADOS

Como se aprecia en ambas gráficas, en la de simulación y en la de montaje se puede observar el comportamiento del limitador, limitando el valor mínimo de la tensión de salida a la tensión del diodo sumada con la de la fuente V3, ya que el diodo solo está en su estado activo cuando la tensión de la fuente V2 es menor a la tensión del diodo más la tensión de la fuente V3.

También se aprecia la manera en que el limite inferior de la señal de salida se corrió con respecto al montaje anterior, esto debido a que ahora hay una nueva fuente de tensión en serie con el diodo

Como se muestra en la tabla II el error en los voltajes pico a pico es bastante pequeño, lo que nos da certeza de que ambas implementaciones del circuito son satisfactorias.








#### **GRUPO 3 B04**

### c) Limitador diodo paralelo con fuente DC



#### 1. Resultados de simulación

#### Grafica de voltajes





Tabla de mediciones

Evaluate	Measurement	Value
~	Max(V(Vin3))	7.00000
~	Min(V(Vin3))	-7.00000
~	Max(V(Vout3))	4.50286
~	Min(V(Vout3))	-4.50284
~	Vpp(V(Vin3))	14.00000
~	Vpp(V(Vout3))	9.00569
~	YatLastX(AVG(V(Vin3)))	6.25160f
$\overline{}$	YatLastX(AVG(V(Vout3)))	-1.06568u

#### 2. Resultados de montaje



3. Comparaciones

Tabla III

Voltajes	Vin-pp [V]	Vout-pp [V]
simulación	14	9.005
laboratorio	14.2	9
%error	1.83%	0.05%

#### OBSERVACIONES Y ANALISIS RESULTADOS

Como se aprecia en ambas gráficas, en la de simulación y en la de montaje se puede observar el comportamiento de dos limitadores, uno de la tensión mínima y otro de la tensión máxima en la salida; en el primer caso el diodo D3 solo se activa cuando la tensión V9 es menor a la tensión del diodo mas la tensión de la fuente V4limitando así su valor mínimo, para el otro caso el diodo D4 solo se activa si el valor de la fuente V9 es mayor a la tensión del diodo mas la tensión de la fuente V5.

Como se muestra en la tabla III el error en los voltajes pico a pico es bastante pequeño, lo que nos da certeza de que ambas implementaciones del circuito son satisfactorias.



#### **GRUPO 3 B04**

#### d) Fijador de nivel con diodo





Figura 4

#### Resultados de simulación


#### Grafica de voltajes



#### Tabla de mediciones

Evaluate	Measurement	Value
~	Max(V(Vin4))	6,99998
~	Min(V(Vin4))	-6.99998
~	Max(V(Vout4))	719.61389m
~	Min(V(Vout4))	-13.23871
~	Vpp(V(Vin4))	13.99997
~	Vpp(V(Vout4))	13.95833
~	YatLastX(AVG(V(Vin4)))	23.29851p
~	YatLastX(AVG(V(Vout4)))	-6.24244

#### 2. Resultados de montaje



#### 3. comparaciones

Tabla IV


Voltajes	Vin-pp [V]	Vout-pp [V]
simulación	13.999	13.958
laboratorio	13.6	13.4
%error	0.83%	0.75%

#### OBSERVACIONES Y ANALISIS RESULTADOS

En este montaje se puede evidenciar el cambio de nivel en la tensión de salida esto debido a la carga del capacitor y el modo de activación del diodo ya que lo que hace el capacitor es fijar el nivel de inicio de la tensión de salida.

Como se muestra en la tabla IV el error en los voltajes pico a pico es bastante pequeño, lo que nos da certeza de que ambas implementaciones del circuito son satisfactorias.

#### e) Circuitos con diodos en circuitos AC








#### **GRUPO 3 B04**

#### 1. Resultados de simulación


#### Grafica de voltajes



#### Tabla de mediciones

Evaluate	Measurement	Value
	Max(V(Vin5))	7.00000
<u> </u>	Min(V(Vin5))	-7.00000
~	Max(V(Vout5))	4.80431
~	Min(V(Vout5))	-9.32018
~	Vpp(V(Vin5))	14.00000
	Vpp(V(Vout5))	14.12449
~	YatLastX(AVG(V(Vin5)))	29.78185p
$\overline{\nabla}$	YatLastX(AVG(V(Vout5)))	-2.19169

#### 2. Resultados de montaje



#### 3. comparaciones

Tabla V

Voltajes	Vin-pp [V]	Vout-pp [V]
simulación	14	14.124
laboratorio	13.4	13.2
%error	1.3%	1.5%

#### OBSERVACIONES Y ANALISIS RESULTADOS

En este montaje se puede evidenciar el cambio de nivel en la tensión de salida esto debido a la carga del capacitor y el modo de activación del diodo ya que lo que hace el capacitor es fijar el nivel de inicio de la tensión de salida y el diodo funciona como un interruptor para la activación de la fuente V7 cambiando nuevamente el nivel de fijación.

Como se muestra en la tabla V el error en los voltajes pico a pico es bastante pequeño, lo que nos da certeza de que ambas implementaciones del circuito son satisfactorias.

#### **CONCLUSIONES**

Con respecto a todos los montajes se pudo evidenciar la veracidad de todos los métodos ya que concuerdan cada uno entre sí, ahora bien, con respecto a los fenómenos de fijación y limitación de las tensiones de salida se comprobaron a la perfección de manera que mediante los análisis de las gráficas y los circuitos se puede tener pleno entendimiento de el funcionamiento de los diodos en dichos circuitos.

Facultad de Ingenierías Fisicomecánicas







# Laboratorio Dispositivos Electrónicos GRUPO 3 B*04*