

## ELECTRÓNICA FUNDAMENTAL

### Práctica de Laboratorio 2.

#### INTRODUCCIÓN AL TRANSISTOR MOS

Para esta práctica se utilizará el integrado CD4007 el cual le fue entregado junto con la placa Analog Discovery 2. Tenga en cuenta que para que los transistores funcionen correctamente las patas 7 y 14 deben estar conectadas SIEMPRE, respectivamente, a la menor tensión del circuito (TIERRA o VSS según corresponda) y a la mayor tensión del circuito (VDD). Este integrado es SENSIBLE A DESCARGAS ELECTROSTÁTICAS. Evite manipularlo y tocar sus terminales innecesariamente.

##### PARÁMETROS DE LOS TRANSISTORES del CD4007

nMOS	pMOS
$\beta_n = 1.7 \text{ mA/V}^2$	$\beta_p = 0.9 \text{ mA/V}^2$
$V_{t0n} = 1.1 \text{ V}$	$V_{t0p} = 1.3 \text{ V}$
$\delta_n = 0.9$	$\delta_p = 0.17$
$V_{An} = 20 \text{ V}$	$V_{Ap} = 20 \text{ V}$

Se dispone en la página del curso de un archivo con los parámetros de un modelo SPICE simple para este dispositivo.

El objetivo de la práctica es tener un primer acercamiento al transistor MOS y su uso como llave. Para ello la práctica se divide en 3 secciones que deben ser realizadas en el orden que se presentan. Para cada sección se deberán realizar los cálculos, simulaciones y medidas necesarias. Al final de la letra se detalla el contenido requerido para el informe. En general, uno de los objetivos de las prácticas de laboratorio es contrastar la teoría y modelos con la realidad. En este sentido es más importante que el alcanzar en las medidas los requerimientos pedidos con gran precisión, el entender el posible origen de las diferencias entre lo esperado, simulado y medido.


Para el día de la defensa, los estudiantes deben traer las configuraciones (“Workspace”, archivos .dwf3work) necesarias para medir el circuito con el software WaveForms y todos los circuitos diseñados en esta práctica listos para ser probados (a menos eventualmente de pequeños cambios o ajustes de conexión, tal como por ej. la posición del circuito 4007). El docente podrá solicitar a un estudiante particular (en caso de grupos de 3 será el que en esta práctica tenga el kit de instrumentos) repetir alguna medida, esperando que sea capaz de realizar dicha tarea en forma fluida y sin errores. También deben traer los netlist o esquemáticos utilizados para simular el circuito en LTspice, el cual podría ser solicitado por el docente si lo considera necesario.

#### I) Extracción Curva $I_D$ en función de $V_{GS}$ ( $V_{SG}$ ) para NMOS (PMOS)

Objetivo: Estimar a partir de medidas los valores de  $V_{t0n}$  y  $V_{t0p}$ .

Procedimiento:

- Utilice un NMOS y un PMOS del integrado para armar los circuitos que se muestran en las figuras 1 y 2.
- Utilizando  $V_{DD}$  de 5 V y una  $R_S$  de 220  $\Omega$  releve la curva  $I_D$  en función de  $V_{GS}$



( $V_{SG}$ ) para el NMOS y PMOS en un rango de  $V_{GS}$  ( $V_{SG}$ ) de entre 0 V y 5 V. Releve al menos un punto cada 500 mV.

Nota: Puede ser útil usar una entrada en forma de rampa de baja frecuencia (ej. 10 mHz) y utilizar la herramienta Data Logger para relevar  $I_D$  y  $V_{GS}$  ( $V_{SG}$ ).


- Superponga gráficamente la curva relevada, la simulada, y la teórica utilizando los parámetros provistos.
- Utilice los valores correspondientes al rango  $V_{GS}$  ( $V_{SG}$ ) entre 2 V y 3.5 V para estimar el  $V_{t0n}$  ( $V_{t0p}$ ) de los transistores.
- Mida la corriente  $I_D$  de ambos transistores para  $V_{GS} = V_{t0n}$  ( $V_{SG} = V_{t0p}$ ), siendo  $V_{t0n}$  y  $V_{t0p}$  los estimados en el punto anterior. Tenga en cuenta que para medir correctamente estas bajas corrientes es necesario utilizar valores de  $R_S$  mayores al 220  $\Omega$  utilizado para relevar la curva.

## II) Inversor CMOS

Objetivo: Construir un inversor CMOS como se muestra en la Figura 3. Este circuito es utilizado para invertir señales digitales.

Procedimiento:

- Arme el circuito alimentado con  $V_{DD} = 5$  V.
- Mida la salida del circuito, introduciendo una onda cuadrada de entrada de 300 kHz, de 0 V a 5 V.




## III) Circuito de Sample and Hold

Objetivo: Construir un circuito de Sample and Hold como el mostrado en la figura 4. Los transistores M3 y M4 funcionan como llave CMOS, y el inversor implementado con M1 y M2 sirve para generar la señal de control (invertida) de M3.

Atención: La señal de control  $V_{in}$  deberá variar entre VSS y VDD.

Procedimiento:

- Arme el circuito de la figura 4 con  $V_{DD} = 4$  V,  $V_{SS} = -4$  V y  $C_L = 4.7$  nF
- Utilice el circuito armado para muestrear una señal sinusoidal de 500 Hz, 1.5 V de amplitud, y 0 V de offset, con una frecuencia de muestreo de 10 kHz.
- Desconecte el transistor M3 de la llave y observe como cambia el resultado.
- Pase a  $V_{DD} = 2$  V,  $V_{SS} = -2$  V y ajuste la amplitud de  $V_{in}$  en forma acorde.
- Utilice nuevamente el circuito para muestrear la misma señal antes descrita.



## Para el informe

En el informe se deberán utilizar los mismos nombres para los componentes que los presentados en las figuras de la práctica. El informe deberá contener **exactamente** las siguientes secciones (ni más ni menos) donde se debe explicar de forma clara y concisa lo solicitado **en el orden aquí establecido. Anexe al informe todos los cálculos que haya realizado**. Al final del informe, y en otro anexo, los estudiantes pueden agregar medidas o discusiones adicionales en caso que deseen incluirlas.

### I) Extracción Curva $I_D$ en función de $V_{GS}$ ( $V_{SG}$ ) para NMOS (PMOS)

1. Armado
  - a. Incluya un diagrama del circuito donde se detalle cómo realizó las conexiones para la caracterización de ambos transistores, NMOS y PMOS. Este diagrama debe indicar claramente qué terminales del integrado 4007 conectó y a dónde, y qué terminales del AnalogDiscovery utilizó y dónde los conectó.
2. Medidas
  - a. Explique en no más de 200 palabras cómo relevó la curva, indicando qué herramientas del software WaveForms utilizó y qué cálculos realizó. Si lo desea, puede complementar la explicación con una figura, por ejemplo, una captura de pantalla del WaveForms.
  - b. Presente las gráficas superpuestas de medida, simulación, y modelo de  $I_D$  en función de  $V_{GS}$  ( $V_{SG}$ ) para el NMOS y PMOS.
  - c. Explique en no más de 200 palabras el procedimiento realizado para estimar los valores de  $V_{t0n}$  y  $V_{t0p}$ , y los resultados obtenidos. Puede acompañar esta explicación de una o dos figuras si lo considera necesario.
  - d. Reporte los valores de  $I_D$  medidos para NMOS y para PMOS al voltaje umbral que estimó para estos transistores. Indique también qué valores de resistencia  $R_S$  utilizó para realizar esas medidas.
  - e. Fundamente en no más de 200 palabras por qué la corriente  $I_D$  no es cero a la tensión umbral como lo predicen las ecuaciones utilizadas en el modelo teórico vistas en el curso.
  - f. Fundamente en no más de 200 palabras por qué la aproximación de  $V_{t0n}$  y  $V_{t0p}$  se realiza en un rango limitado de  $V_{GS}$  ( $V_{SG}$ ).

### II) Inversor CMOS

- a. Incluya un diagrama del circuito donde se detalle cómo realizó las conexiones. Este diagrama debe indicar claramente qué terminales del integrado 4007 conectó y a dónde, y qué terminales del AnalogDiscovery utilizó y dónde los conectó.
- b. Presente en forma superpuesta las señales medidas de entrada y salida del inversor en un ciclo.

### III) Circuito de Sample and Hold

1. Incluya un diagrama del circuito donde se detalle cómo realizó las conexiones. Este diagrama debe indicar claramente qué terminales del integrado 4007 conectó y a dónde, y qué terminales del AnalogDiscovery utilizó y dónde los conectó.
2. Medidas
  - a. Presente las medidas de las señales que manejan los gates (NMOS y PMOS) de la llave.
  - b. Presente en forma superpuesta las señales de simulación de la entrada sinusoidal y la salida muestreada para ambos casos de valores  $V_{DD}$ ,  $V_{SS}$ .

- c. Presente en forma superpuesta las medidas de la señal sinusoidal de entrada y la salida muestreada para ambos casos de valores VDD, VSS.
- d. Para el caso VDD, VSS = +/- 4 V, fundamente en no más de 200 palabras si su circuito Sample and Hold funciona correctamente o no y por qué. Intente aumentar la frecuencia de la señal y la frecuencia de muestreo, ¿observa algún problema si aumenta demasiado estas frecuencias?
- e. Para el caso VDD, VSS = +/- 2 V, fundamente en no más de 200 palabras si su circuito Sample and Hold funciona correctamente o no y por qué.
- f. Fundamente en no más de 200 palabras lo que sucede cuando se desconecta el transistor M3.