

Universidad Industrial de Santander



- @case
- \*\*concatenación





# Circuito a implementar



### ejemplo\_case



$$F[1] = \sum_{A,B,C} (1,2,5,6)$$
  $F[0] = \sum_{A,B,C} (0,1)$ 

	A	В	C	F[1:0]
0	0	0	0	01
1	0	0	1	11
2	0	1	0	10
3	0	1	1	00
4	1	0	0	00
5	1	0	1	10
6	1	1	0	10
7	1	1	1	00





### Descripción en verilog del circuito



```
implo_case.v 
imput A,B,C,
    output reg [1:0] F
```


```
12 // DESCRIPCIÓN DEL CIRCUITO
13 assign entradas concatenadas = {A,B,C};
14
15 always @(*)
     case (entradas concatenadas)
   3'd0: F = 2'b01;
   3'd1: F = 2'b11;
   3'd2: F = 2'b10;
   3'd3: F = 2'b00:
   3'd4: F = 2'b00:
   3'd5: F = 2'b10:
   3'd6: F = 2'b10;
     3'd7: F = 2'b00:
     endcase
28 endmodule
```






## Esquema testbench













```
implo_case_TB_gtkwave.v ☑

1 module ejemplo_case_TB_gtkwave();
2 // DECLARACIÓN DE CONSTANTES Y VARIABLES
3 reg [2:0] estimulos;
4 wire [1:0] resultados;
5
```


```
17 // ESTÍMULOS: situaciones que se quieren obser
18 initial begin
   estimulos = 0;
                           #10:
   repeat (7) begin
   estimulos = estimulos+1;
                           #10;
   end
23 $finish; // termina la simulación
24 end
25 // -----
26
28 initial begin // para ver los resultados
   $dumpfile("ARCHIVO.vcd");
  $dumpvars:
31 end
32
33 endmodule
```





### Implementación FPGA LabsLand





ejemplo\_case\_LabsLand



```
🔚 ejemplo_case_Labsland.v 🔀
  1 module ejemplo_case_Labsland
       // Utilizar los nombres de los puertos
        // indicados en la documentación en LabsLand
       // INPUT: SW - KEY - CLOCK_50
       // OUTPUT: LEDR - HEXn
       input [2:0] SW,
       output [1:0] LEDR
 8);
 11 // CONEXIÓN DEL CIRCUITO QUE SE QUIERE IMPLEMENTAR
 12 ejemplo_case el_circuito(
     .A(SW[2]),
    .B(SW[1]),
     .C(SW[0]),
     .F(LEDR)
 17);
 19 endmodule
```