Curso de Sistemas Digitales.

Instructor: Dr.Ing. Sergio A. Abreo C.

Escuela de Ingenierías Eléctrica, Electrónica y de Telecomunicaciones





Universidad Industrial de Santander


Semana: 9


Sesión 9


- Sesión 9
 - Divisores de Frecuencia
 - Memorias
- 2 Consulta
- Agradecimientos
- A Referencias


Definición


- Se utiliza para obtener señales de reloj más lentas que la señal de entrada.
- El circuito divide la frecuencia de entrada por un factor entero o racional.














Sesión 9





Sesión 9




Sesión 9


Memorias


Definición

- Las memorias son dispositivos que permiten almacenar bits de información.
- La información se puede guardar de manera permanente (ROM) o temporal (RAM).
- Se utilizan para guardar datos (Datos para ser procesados o programas).



Memori<u>as</u>





Procedimiento

Se establece la dirección (Address) en la cual queremos guardar el dato.




Figura 12: Escritura.

Procedimiento

El dato que queremos guardar se fija en la entrada de los datos (Data_in).




Figura 13: Escritura.

Procedimiento

3 Se establece un '1' en la entrada we.




Figura 14: Escritura.

Procedimiento

Se establece la dirección (Address) que se quiere leer.





Figura 15: Lectura.

Memori<u>as</u>



Procedimiento

Se El contenido de la dirección seleccionada se lee en la salida de datos (Data_out).




Figura 17: Lectura.

Tipos en las FPGAs

- Memoria Distribuida: se implementa usando los recursos lógicos de la FPGA.
- Bloques de Memoria RAM: se hace uso de los bloques de memoria que vienen dentro de la FPGA.
- Se debe usar la plantilla dada por el fabricante.

```
Memoria
                      `timescale lns / lps
                  5 🖯 module My_Memory
                          # (parameter N = 10, M = 32)
                          // N= Número de bits de la dirección, tamaño de la memoria.
                          // M = Al ancho de cada palabra.
                          input clk,
                          input we,
                          input [N-1:0] dir.
                          input [M-1:0] data in,
                 14
                          output [M-1:0] data out
                          );
                 16
                         reg [M-1:0] my mem [2**N-1:0]; // Creo una variable tipo matriz de tamaño (M x 2**N)
                 18
                 19 🖨
                          always @ (posedge clk)
                          if (we) my mem [dir] <= data in;
                          assign data_out = my_mem[dir];
                 24 endmodule
                 25
```

Figura 18: Distribuida.

```
Memoria
                      'timescale lns / lps
                  5 🗎 module My Memory
                          # (parameter N = 10, M = 32)
                          // N= Número de bits de la dirección, tamaño de la memoria.
                          // M = Al ancho de cada palabra.
                          input clk.
                          input we,
                          input [N-1:0] dir,
                          input [M-1:0] data_in,
                 14
                          output [M-1:0] data out
                          ):
                            Ancho
                                            Profundidad
                         reg [M-1:0] my mem [2**N-1:0]; // Creo una variable tipo matriz de tamaño (M x 2**N)
                 18
                 19 🖨
                          always @ (posedge clk)
                          if (we) my_mem [dir] <= data_in;
                          assign data out = my mem[dir];
                 24 endmodule
```

Figura 19: Distribuida.

Memorias

Sesión 9

Tipos según info en la salida

- Write First RAM: La salida muestra el dato que se está escribiendo en la posición de memoria.
- Read First RAM: La salida muestra el dato previo almacenado en la posición de memoria que se está escribiendo.
- No Change RAM: La salida se mantiene sin cambiar.

```
timescale Ins / 1ps
    module ram write first #(parameter BITS DATA = 4, // data width
                            parameter BITS ADDR = 3 // address width
        input CLK.
                                      // Clock
        input WE,
                                      // Write enable
        input [BITS ADDR-1 : 01 ADDR. // Address bus
       input [BITS_DATA-1:0] D_in, // input data
9
        output reg [BITS_DATA-1:0] D_out // output data
10 );
11
12 // Memory array (depth x width): 2^3=8_rows(depth) x 4_bits(width)
13 reg [BITS_DATA-1 : 0] memoria [0 : (2**BITS_ADDR)-1];
14 //
           data width
                          name memory depth (big-endian:
15 //
                                  the most significant byte is at the Lowest address)
16
17 // actualización memoria * * * *
18
        always @(posedge CLK)
           if (WE)
19 ⋵
               memoria[ADDR] <= D_in;
20
21
22 // actualización salida: * * * * *
23 // Write First RAM: The output reflects the same data being written to the memory location when
24 //
                       new data is written to the memory.
25 🖨
       always @(posedge CLK)
26 €
           if (WE)
27
               D_out <= D_in;
28
29
               D out <= memoria[ADDR];
31 // The following code is only necessary if you wish to initialize the memory values to all zeros
32 generate
        integer ram_index;
       initial
34
            for (ram_index = 0; ram_index < 2**BITS_ADDR; ram_index = ram_index + 1)
35
               memoria[ram_index] = {BITS_DATA{1'b0}};
37 endgenerate
38 endmodule
```

Figura 20: Write First.

```
timescale 1ns / 1ps
    module ram_read_first #(parameter BITS_DATA = 4, // data width
                         parameter BITS_ADDR = 3 // address width
       input CLK.
       input WE.
                                    // Write enable
       input [BITS_ADDR-1 : 0] ADDR, // Address bus
       input [BITS_DATA-1:0] D_in, // input data
 9
       output reg [BITS_DATA-1:0] D_out // output data
10 );
12
   // Memory array (depth x width): 2^3=8 rows(depth) x 4 bits(width)
13 reg [BITS DATA-1 : 0] memoria [0 : (2**BITS ADDR)-1];
14 //
           data width
                      name memory depth (bia-endian:
15 //
                               the most significant byte is at the lowest address)
16
   // actualización memoria * * * * * * * * * * * * * * *
18
       always @(posedge CLK)
19
           if (WE)
20
               memoria[ADDR] <= D in:
24 // Read First RAM: The output reflects the prior contents of the memory location when new data
                     is written to the memory.
25 //
26
       always @(posedge CLK )
27
           D out <= memoria[ADDR];
28
30 // The following code is only necessary if you wish to initialize the memory values to all zeros
31
   generate
32
       integer ram_index;
33 E
       initial
34 E
           for (ram_index = 0; ram_index < 2**BITS_ADDR; ram_index = ram_index + 1)
35
               memoria[ram index] = (BITS DATA(1'b0));
36 endgenerate
38 endmodule
```


Figura 21: Read First.

```
timescale ins / ips
    module ram_no_change #(parameter BITS_DATA = 4, // data width
                        parameter BITS_ADDR = 3 // address width
       input CLK,
       input WE.
                                    // Write enable
       input [BITS ADDR-1 : 0] ADDR, // Address bus
       input [BITS DATA-1:0] D in. // input data
       output rea [BITS DATA-1:0] D out // output data
10 );
   // Memory array (depth x width): 2^3=8_rows(depth) x 4_bits(width)
13 reg [BITS_DATA-1 : 0] memoria [0 : (2**BITS_ADDR)-1];
14 //
          data_width name memory_depth (big-endian:
15 //
                               the most significant byte is at the Lowest address)
16
17 // actualización memoria * * * * *
18
       always @(posedge CLK)
          if (WE)
19 €
              memoria[ADDR] <= D_in;
20
21
22
24 // No Change RAM: The output remains unchanged when new data is written to the memory.
25
       always @(posedge CLK )
          if (IWE)
26
27
              D out <= memoria(ADDR1:
28
30 // The following code is only necessary if you wish to initialize the memory values to all zeros
31 generate
32
       integer ram_index;
33 F
       initial
34
           for (ram index = 0; ram index < 2**BITS ADDR; ram index = ram index + 1)
35
              memoria[ram index] = {BITS DATA{1'b0}};
36 endgenerate
38 endmodule
```

Figura 22: No change.

```
timescale 1ns / 1ps
    module TEST_RAM();
                                                                         always begin
    parameter PERIODO CLK = 100:
                                                                     37
                                                                              reloi = 1'b0:
                                                                                                 #(0.4*PERIODO CLK):
    parameter bits a = 3;
                                                                     38
                                                                              reloj = 1'b1;
                                                                                                 #(0.6*PERIODO CLK);
    parameter bits d = 4:
                                                                     39
                                                                     41
                                                                         initial begin
    reg reloj, escribir;
   reg [bits_a-1:0] direccion;
                                                                     42
                                                                             //número aleatorio entre (max.min)
   reg [bits_d-1:0] dato_in;
                                                                     43
                                                                              dato_in = Surandom_range(15,1);
10 wire [bits_d-1:0] D_OUT_WF, D_OUT_RF, D_OUT_NC;
                                                                              direccion= {bits_a{1'd1}};
12
   ram write first #(bits_d,bits_a) unit_under_test_1(
                                                                              escribir = 1'd0;
        .CLK(reloi).
                                                                              #(3*PERIODO CLK):
14
        .WE(escribir),
15
        .ADDR(direction).
                                                                              forever begin
16
        .D in(dato in),
                                                                                 dato in = $urandom range(15,1);
        .D_out(D_OUT_WF)
                                                                                 direccion = direccion +1;
18 );
                                                                     52
                                                                                 escribir = 1'd1;
19
                                                                                 #(1*PERIODO CLK):
                                                                     54
20
   ram read first #(bits d,bits a) unit under test 2(
        .CLK(reloj),
                                                                                 escribir = 1'd0:
22
        .WE(escribir),
                                                                     56
                                                                                 #(2*PERIODO_CLK);
        .ADDR(direccion),
                                                                     57
24
        .D in(dato in),
                                                                     58
25
        .D_out(D_OUT_RF)
                                                                     59
26 );
                                                                     60
                                                                         endmodule
28
   ram_no_change #(bits_d,bits_a) unit_under_test_3(
29
30
        .WE(escribir),
31
        .ADDR(direction).
32
        .D_in(dato_in),
33
        .D_out(D_OUT_NC)
34 );
```

Figura 23: Test Bench para comparar los tres tipos.



Textos de Referencia.

Sesión 9

- [Tocci and Widmer, 2003].
- [Harris and Harris, 2010].

Agradecimientos

Sesión 9

Grupo CPS: Línea Sistemas Digitales.

La información presentada en estas diapositivas intenta recopilar los elementos pedagógicos desarrollados por los profesores Carlos Fajardo y Carlos Angulo en sus cursos de Sistemas Digitales I durante los últimos años de trabajo en esta línea.

Sesión 9



Harris, D. and Harris, S. (2010).

Digital design and computer architecture. Morgan Kaufmann.



Tocci, R. J. and Widmer, N. S. (2003). Sistemas digitales: principios y aplicaciones. Pearson Educación.