Mini Router

Damiano Barone


January 4, 2015

# Contents

1	Int	roduzione	2	
2	Possibili scenari			
	2.1	Una sola richiesta	3	
	2.2	Due richieste contemporanee	3	
3	Descrizione dell'architettura			
	3.1	Diagramma a blocchi	4	
	3.2	Workbench	6	
	3.3	File di test	6	
4	Codice			
	4.1	Mini Router	8	
	4.2	Workbech	10	
	4.3	Codice cpp	12	

### Introduzione

Si richiede di realizzare la descrizione VHDL di un mini router, che presenta in uscita i dati proveniente da uno dei due link. Un link presenta un dato valido se ha req a 1. Ogni link ha un campo data di 10 bit dove i 2 bit piu' significativi rappresentano la priorità. Nel caso in cui ci siano due richieste contemporanee si serve prima quello con priorità maggiore, se hanno la stessa priorita si utilizza l'algoritmo di Round Robin. Quando viene scelto un link il grant corrispondete e valid vanno ad 1 per un ciclo di clock. In uscita vengono inviati solo gli 8 bit meno significati di data e quindi vengono troncati quelli della priorità.



### Possibili scenari

Durante il funzionamento del mini router possono avvenire vari scenari . Di seguito elenchero tutti possibili scenari e come sono stati gestiti.

#### 2.1 Una sola richiesta

Nel caso che arriva una sola richiesta da uno dei due link, il router accetta la richiesta, mette ad 1 grant e valid e collega l'input con l'ouput, però senza i bit di priorità. Al clock successivo rimetterà il grant e valid a 0. Si nota che quando rimetterà grant e valid a 0 potrebbe accadere che arriva una richiesta dall'altro link, in questo caso valid rimarebbe a 1 e verrebbe gestita l'altra richiesta.

### 2.2 Due richieste contemporanee


Nel caso di due richiesta contemporanee con:

- Priorità diverse: si gestisce prima il link con priorità maggiore e al ciclo successivo l'altro. Si nota che può accadere che alla gestione della seconda richiesta, il link servito per prima può fare una nuova richiesta, in questo caso valid non lo porto a 0 ma gestisco la richiesta.
- Priorità uguali: si gestice con l'algoritmo del Round Robin, la prima volta viene servito il link1 e la volta successiva che ricapita verrà servito il link2 e così via...

### Descrizione dell'architettura

### 3.1 Diagramma a blocchi

Dalla figura si può notare la vista esterna del router. Il campo data sono i




dati di input di 10 bit di cui 2 bit per la priorità, req sono i bit che dicono se una richiesta è valida, in uscita del router si hanno i grant che completano handshake con i relativi link che notificano che la richiesta è stata inoltrata. Inoltre si ha dataout che manda in uscita il collegamento data ma con il troncamento dei bit di priorità, in più c'è valid che indica a valle che i dati sono validi.

La vista interna del mini router è composta da una rete combinatoria. Si è notato che il router deve fare tre operazioni fondamentali:1) servire il link1, 2) servire il link2 oppure non fare niente cioè avere tutti gli output a 0. La rete combinatoria identifica le tre operazioni con questo comportamento: Una richiesta di un link si può definire valida se ha req=1 e grant=0, questo perchè se grant è ad 1 significa che req è ancora 1 perchè la componente a monte non si è ancora accorta che è stato consegnato il suo dato, al clock successivo se req è ancora uguale ad 1 significa che gli è stato notificato, ma vuole

proporre un altro dato. Nella rete è presente un rete combinatoria detta confronto, questa rete fa il confronto delle priorità se uno dei due è più grande restituisce 00 o 11 invece se hanno la stessa priorità restituisce 10. Grazie alla XOR si identifica se hanno la stessa priorità. L'uscita della XOR si collega in ingresso ad una AND che ha come altro ingresso un collegamento che vale 1 se ci sono due richieste contemporanee valide altrimenti 0. In questo modo si pilota il multiplexer che decide se mettere in uscita il dato del multiplexer del RoundRobin o la codifica del link con priorità maggiore. Il multiplexer successivo (m3) decide se inserire in ingresso al process il valore dei multiplexer precedenti (caso di richiesta insieme) oppure una richiesta singola di uno dei due link, codificati in "01" per il link1 e "10" per il link 2. Infine il processo grazie ha questi 2 bit in ingresso decide se stare in pausa (grant e valid a 0) oppure presentare i dati in output e mettere ad 1 valid e il rispettivo grant. Round Robin viene aggiornato dal process nel caso in cui ci siano due richieste con la stessa priorità. Si nota che grant1 e grant2 in uscita dal processo si sdoppiano per rientrare nella rete combinatoria.

Di seguito è riportata la rete combinatoria del router:



### 3.2 Workbench

Per testare l'implementazione dell'algoritmo è stata scritta una rete di workbench e due file contenente dei dati di input. La rete di workbench è stata realizzata attraverso un processo che legge dati da read1 e read2 che rappresentano i due link e scrive l'output su un file chiamato write.txt. Ogni read.txt ha varie righe dove ogni riga è composta dal bit req e il dato in decimale che verrà convertito in 10 bit. Si nota che i 2 bit della priorità sono nella parte più significatica. I file sono stati preparati in maniera tale da simulare uno scenario di funzionamemento del router. Sono stati provati tutti i casi possibili di evoluzione della rete. Si nota che un link non cambia il dato finchè non vede che grant è andato a 1. In più è stato creato un file in cpp che semantiamente è uguale al mini router in vhdl. Il programma cpp legge sempre da due file e stampa l'output in un file. Dopo l'esecuzione del programma è stato fatto il confronto (comando fc dal terminale di windows) tra i due file di output uno generato con vhdl e l'altro in cpp ed è risultato che i 2 file sono identici.

### 3.3 File di test


I file read1.txt e read2.txt sono compositi da 28 righe dove simulano più scenari della rete. Di seguito riporto cosa è stato testato:

- Riga 1-4 Richiesta contemporanee con stessa priorità usa l'algoritmo RoundRobin (verrà scelto il link1);
- Riga 5-8 Richiesta contemporanee con stessa priorità usa l'algoritmo RoundRobin (verrà scelto il link2);
- Riga 9-10 Una sola richiesta (link1);
- Riga 10-11 Una sola richiesta (link2);
- Riga 12 Pausa (si aspetta finisca handshake con il link2);
- Riga 13-16 Richiesta contemporanee con priorità diverse (link1 maggiore);
- Riga 17-19 Richiesta contemporanee con priorità diverse (link2 maggiore);
- Riga 21-24 Richiesta contemporanee con stessa priorità usa l'algoritmo RoundRobin (verrà scelto il link1);

• Richiesta 25-28 richieste casuali.

Tramite l'evoluzione della temporizzazione e il confronto con i due output (uno fatto in vhdl e l'altro in cpp) si ha un certa sicurezza che l'implementazione dell'algoritmo sia giusta.

Di seguito si può notare la temporizzazione dello scenario descritto in precedenza:



## Codice

### 4.1 Mini Router

```
1 library IEEE;
  use IEEE.STD LOGIC 1164.all;
3 entity progetto Mini Router is
5 generic (N : INTEGER:=10);
  port(
       clk: in std logic;
       reset: in std logic;
       ----- LINK 1-----
       data1 : in std_logic_VECTOR (N-1 downto 0);
       grant1: out std logic :='0';
        ----- LINK 2---
13
       data2 : in std_logic_vector(N-1 downto 0);
       req2 : in std logic; --request2
15
       grant2 : out std_logic :='0';
        ----OUTPUT a valle
17
       valid : out std_logic :='0';
       data out: out std logic vector(N-3 downto 0)); --not have bit of priority
21 end progetto Mini Router;
23 architecture progetto Mini Router of progetto Mini Router is
   SIGNAL g1 : std logic:='0';
                                -- return grant1 to input
                                -- return grant2 to input
   SIGNAL g2 : std logic:='0';
  SIGNAL confronto: std logic vector(1 downto 0);—output of combinational
       network confronto
   SIGNAL R1_valid: std_logic:='0'; --output of AND between r1 and grant1
29 SIGNAL R2 valid: std logic:='0'; --output of AND between r2 and grant2
```

```
SIGNAL Multiplexer1 2: std logic;
                                       --second input of variable control of
       multiplexer2
   SIGNAL Multiplexer2 3: std logic;
                                         --input of variable control of multiplexer3
   SIGNAL RoundRobin: std logic:='0';
   SIGNAL M1 : std_logic_vector(1 downto 0); --output multiplexer1
   SIGNAL M2 : std_logic_vector(1 downto 0); --output multiplexer2
   SIGNAL M3: std logic vector(1 downto 0); --output multiplexer3
   BEGIN
   grant1 < =g1;
                     --connect g1 to grant1
37
                     --connect g2 to grant2
   grant2 < = g2;
   confronto <= "00" when data1(9 downto 8) > data2(9 downto 8) else -- check
       priority
             "01" when data1(9 downto 8) = data2(9 downto 8) else
             "11":
41
   R1 valid \langle = (NOT g1) AND req1;
                                         -- the request 1 is valid when req1=1 e
       grant1=0
   R2 valid \langle = (NOT g2) AND req2;
                                        --the request 2 is valid when req2=1 e
       grant2=0
   Multiplexer2 3 <= R1 valid AND R2 valid; -- control variable of a multiplexer3
   Multiplexer 2 \le Multiplexer 2 3 and (confronto(0) XOR confronto(1)); ---
       control variable of a multiplexer2
   M1 <= "01" WHEN RoundRobin='0' else "10";
                                                   --output multiplexer1
   M2 <= "01" WHEN (Multiplexer1 2 & confronto)= "000" ELSE --output
       multiplexer2
        "10" WHEN(Multiplexer1 2 & confronto)="011" ELSE M1;
   M3 <= M2 WHEN Multiplexer2 3 ='1' else R2 valid & R1 valid; —output
       multiplexer3
     start:PROCESS(clk)
     BEGIN
51
      IF (clk'EVENT AND clk='1') THEN
          IF (reset='1') then --RESET
53
           g1 <= '0';
           g2 < ='0';
55
           valid \le 0';
           data out <= "000000000";
57
        ELSE
           CASE M3 IS
59
              WHEN "00" =>
                                 --case not have new input, all outputs 0
                g1 <= '0';
61
                g2 < = '0';
                valid < = '0';
63
              WHEN "01" =>
                                  --case data1 is connect to output
                data out <= data1(7 downto 0); --connect data out with data1
65
                g1 < = '1';
                             --update grant1
                g2 < = '0';
                             ——in case the previous clock was served link2
                valid < = '1';
                               --data out is valid
              WHEN "10" => -- case data2 is connect to output
69
                data out <= data2(7 downto 0); --connect data out with data2
                g1 <= '0';
                             ——in case the previous clock was served link1
71
```

```
g2 < = '1';
                             --update grant1
                valid < = '1';
                             --data out is valid
73
             WHEN others => null;
          END CASE;
75
          if(((CONFRONTO(0) XOR CONFRONTO(1))= '1')AND R1 valid='1'
              AND R2 valid='1') then —update control variable of round robin
                roundrobin <= not roundrobin;
                                                    --when have two request with
                    equal priority
          END IF;
        END IF;
79
     END IF;
     end process start;
  end progetto Mini Router;
```

### 4.2 Workbech

```
1 library IEEE;
  use IEEE.STD LOGIC 1164.all;
3 use STD.textio.all;
  use IEEE.numeric_std.all;
<sup>5</sup> USE ieee.std logic arith.ALL;
  use ieee.std_logic_unsigned.all;
7 entity test minirouter is
  end test minirouter;
9 architecture test minirouter of test minirouter is
     COMPONENT progetto_Mini_Router
11
     generic (N : INTEGER:=10);
13
     port(clk : in std_logic;
15
        reset : in std_logic;
         -----INPUT LINK 1-----
17
        data1: in std logic VECTOR (N-1 downto 0);
        req1: in std logic;
19
        grant1: out std logic:='0';
          ----INPUT LINK 2-
21
        data2: \textbf{in} \ std\_logic\_vector(N-1 \ \textbf{downto} \ 0);
        req2 : in std_logic;
^{23}
        grant2 : out std logic :='0';
          -----OUTPUT-
25
        valid : out std_logic :='0';
        data_out : out std_logic_vector(N-3 downto 0));
27
     END COMPONENT:
29
     CONSTANT N : INTEGER := 10; -- Bus Width
```

```
CONSTANT MckPer: TIME := 200 ns; -- Master Clk period
     CONSTANT TestLen: INTEGER := 50; -- No. of Count (MckPer/2) for test
     SIGNAL clk : std logic := '0';
     SIGNAL reset: std logic := '0';
     SIGNAL req1 :std_logic_vector(0 downto 0);
35
     SIGNAL req2 :std_logic_vector(0 downto 0);
     SIGNAL data1:std logic vector(N-1 downto 0);
     SIGNAL data2:std logic vector(N-1 downto 0);
39
      ----signal output--
     SIGNAL grant1 :std logic;
41
     SIGNAL grant2 : std logic;
     SIGNAL valid :std logic;
43
     SIGNAL data_out: std_logic_vector(N-3 downto 0);
     SIGNAL clk cycle : INTEGER;
     SIGNAL Testing: Boolean := True;
47
     BEGIN
49
     I : Progetto Mini Router GENERIC MAP(N=>10)
               PORT MAP(clk,reset,data1,req1(0),grant1,data2,req2(0),grant2,valid,
51
                    data out);
     -- Generates clk
     clk <= NOT clk AFTER MckPer/2 WHEN Testing ELSE '0';
53
     Test Proc: process(clk)
     variable temp: integer;
     variable buf in, buf out: LINE; --buffers used to read and write on file
57
     variable count: INTEGER:= 0;
     file test vectors1: text open read mode is "C:/My Designs/miniRouter/read1.txt
          "; --oper read1.txt
     file test vectors2: text open read mode is "C:/My Designs/miniRouter/read2.txt
          "; --oper read2.txt
     file file pointer: text open write mode is "C:/My Designs/miniRouter/write.txt"
          ; ——create write.txt
     begin
     IF (clk'EVENT AND clk='1') THEN
63
        clk \ cycle \le (count+1)/2;
        case count is
65
           when 0 = \operatorname{reset} < = '1';
           when 1 =  reset <= '0';
67
           when (TestLen -1) => Testing <= FALSE;
           when others =>
69
            \textbf{if} \ ((\textbf{not}(\texttt{endfile}(\texttt{test\_vectors1}))) \textbf{and} \ (\textbf{not} \ (\texttt{endfile}(\texttt{test\_vectors2})))) \ \textbf{then} \\
           --link1
                                             -- read line of read1.text
           readline(test vectors1, buf in);
           read(buf in, temp);
                                    --read reg1
73
           req1 <=std logic vector(to signed(temp,1));
           read(buf in, temp);
                                   --read data1
75
```

```
data1<=std logic vector(to signed(temp,10));
           --link2
77
           readline(test vectors2, buf in); —-read line of read2.text
           read(buf in, temp);
                                    --read req2
79
           req2 \le std_logic_vector(to_signed(temp,1));
                                    --read data2
           read(buf in, temp);
81
           data2<=std logic vector(to signed(temp,10));
           write(buf out,"valid:");
                                       --write valid
83
           write(buf out,conv_integer(valid));
           write(buf out,"_data out:");
              write(buf_out,conv_integer(data_out));    --write data_out
           write(buf out,"_grant1:");
87
           write(buf\_out,conv\_integer(grant1)); \quad --write\ grant1
           write(buf_out,"_grant2:");
89
            write(buf out,conv integer(grant2)); ——write grant2
            writeline(file pointer, buf out);
91
          end if:
        end case;
        count := count + 1;
     end if:
95
     end process Test_Proc;
97 end test minirouter;
```

### 4.3 Codice cpp

Si nota che nel codice cpp ho dovuto stampare i dati nella lettura successiva per far combiaciare il file di output con quello fatto in vhdl.

```
1 #include <iostream>
  #include <fstream>
3 using namespace std;
  //input sono req1,req2,data1,data2,reset
5 //output sono valid, data out, grant1, grant2;
  unsigned char req1=0;
7 unsigned char req2=0;
  unsigned short int data1=0;
9 unsigned short int data2=0;
  unsigned int grant1=0;
11 unsigned int grant2=0;
  unsigned int valid=0;
13 unsigned char rr=0;
  unsigned short int data out=0;
15 string cestino;
  ofstream desoutput;
17 void stampa()
     desoutput << "valid: _ "<< valid ;
```

```
desoutput << "_data out:_" << data out;
      \stackrel{\text{-}}{\operatorname{desoutput}} << "\_\operatorname{grant1}: \_" << \operatorname{grant1};
      desoutput << "\_grant2:\_" << grant2 << " \setminus n " \ ;
23 }
   void assegna0()
25 | {
      \operatorname{stampa}();
                  //pausa, not new input
      grant 1=0;
27
      valid=0;
      grant 2=0;
29
31
   void assegna1()
33 {
      stampa();
      data out=data1 & 0x00FF; //cut bit priorities and connect data1 to output
35
                    //update the bit of handshake
      grant 1=1;
      valid=1;
      grant2=0;
39
   void assegna2()
41 {
      stampa();
      data out=data2 & 0X00FF; //cut bit priorities and connect data2 to output
43
      grant2=1; //update the bit of handshake
      valid=1;
      grant 1=0;
47
  int main ()
49 | {
      ifstream desinput1("input1.txt"); //open files
51
      ifstream desinput2("input2.txt");
      desoutput.open("output.txt");
      stampa();
      for (int i=0; i<27; i++)
55
         desinput1>>req1; //read request1
57
         desinput2>>req2; //read request2
         desinput1>>data1; //read data1
59
         desinput2>>data2; //read data2
         desinput1>>cestino; //read a comment
61
         desinput2>>cestino; //read a comment
      if (((req1=='1') && !grant1)&&(req2=='1' && !grant2)) // two request
63
         if (data1>>8 > data2>>8) //link1 have priority
65
                assegna1();
         else
67
```

```
if (data1>>8 == data2>>8) //same priority
69
                    if (rr == 0)
71
                    {
                       assegna1(); //turn of link1
73
                       rr=1; //update varible of round robin
                    else //turn of link2
77
                       assegna2();
                       rr=0; //update varible of round robin
81
             else
                assegna2();
83
85
      \mathbf{else}
87
          if ((req1=='1')&& !grant1) //only request of link1
             assegna1();
89
          \mathbf{else}
91
          {
             if((req2=='1') && !grant2) //only request of link2
                assegna2();
93
             \mathbf{else}
                              //pause, has not valid request
                assegna0();
95
97
99 desinput1.close();
                        //close files
   desinput2.close();
desoutput.close();
```