

# ARM

Laurent Andrieu, Senior Principal Engineer → Thèse vérif jupma  
 Vincent Abikhoff, Engineer → homo 2015 12 ans chez ARM  
 PFE en vérif


## Formal Verification

### I. ARM

- $Acorn + Apple = ARM$  (Smartphone)
- MARKET
  - Utilisation massive de smartphone
  - Mainstream Galjets
- NEW
  - Servers et IoT
- Conception IPs : Architectures
- Argent : Achats Licences, Royalties
- Relation étroite avec fondateurs (GlobalFoundries)
- Utilisation très présente Archi ARM
- CPU eng : Sophia - Cambridge - Austin

### II. Design Verification


- Exhaustif = Impossible
- Bon IP : Asserts, Bon plan Construction
  - Code Coverage
  - Fonctionnel Coverage
- Static Tests, Mathématiques
- Utilisation Model Checking
  - RTL
  - Properties
  - Design
  - Model Checking
  - Asserts? → Contre-exemples
- Coverage Driven Directed Assertions
  - Random Unit Test Bench, System C
- DP Level Deterministic Test Code
  - Instructions, Simulation Cycle Accurate
- FPGA Prototyping Performance
- Formal Verif Property Checking
  - Assertion, Constraints



### III. Diving into the Algorithms

- Bit Level Propositional Logic
- Main Techniques
  - Theorem Proving (très lourd et coûteux)
  - Symbolic Simulation (//)
  - Model Checking (utilisé partout maintenant)
- ROBDD (Reduced Ordered BDD)
  - Opérations linéaires
  - Si vrai → Etat Final = 1
  - Si faux → Etat Final = 0
  - Comment accéder au 0 de l'attention → TRACE
- Calculer l'espace des états atteignables (E)
  - \* Partir d'un état (début ou fin) et appliquer les équations du circuit
  - Exploration Point fixe atteint?
  - \* Mode Explicite : construction d'une représentation de E : table
  - \* Mode Symbolique : structure de données adaptée : fonction = BDD!
- Mais CPU modernes tellement complexes et gros que BDD marchent plus vraiment
- SAT solver : prop binaire satisfiable?
  - problème NP complet
  - arrive à résoudre avec de + en + de clauses
  - DPLL Algorithm (1962)
  - Déplage (seq → comb) au force et à mesure des cycles et assertions passées.
- BDD (Bounded Model Checking)
  - Prouvé jusqu'à N Joks
  - Localisation Erreurs Planning Optimisation

Propriété vérifiée jusqu'au cycle N



### IV. Applications

- Assertions "enrobées"
  - \* métastable → confiance même si indéterminées?
  - suffisamment d'assertions
- Traiter les branches et retournements (Coverage)
  - code mort? wave? code à me pas couvrir
- Prove Core Coverage (mb de portes nécessaires pour vérifier cette assertion?)
- Sequential Equivalence Checking (comparaison entre 2 designs)
  - bug fix? clock gating ok?
- Sécurité (chemin possible entre des qui ont sécurisé et pas?)
- ISA Formal : ARM ARM → XML
  - ↓ comp Design
  - BUG HUNTING