Modélisation Transactionnelle des Systèmes sur Puces en SystemC Ensimag 3A — filière SLE Grenoble-INP

Éléments de base

Matthieu Moy (transparents originaux de Jérôme Cornet)

Matthieu.Moy@imag.fr

2016-2017



Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 1 / 49 >

Sommaire

- Présentation
- SystemC : Fondamentaux
- Modèle d'exécution, scheduler : simulation à évènements discrets

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 3 / 49 >

Motivations (2/2)

- Conception système : tout un monde de langages...
 - ► Handel C (Celoxica)
 - SystemVerilog (Accellera, Synopsys)
 - SpecC (UC Irvine)
 - ► Ptolemy (Berkeley).
- Besoins du monde industriel
 - ► Langage (re)connu

 - Supporté par les vendeurs d'outils (CAD vendors)
 Indépendant d'un vendeur ou d'une université en particulier

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 6 / 49 >

2016-2017 < 8 / 49 >

SystemC: versions

- Petit historique

 - 2000 : SystemC 1.0 (RTL)
 2001 : SystemC 2.0 (Communications abstraites)
 - 2004 : Débuts de la bibliothèque TLM OSCI
 - ➤ Mars 2007 : SystemC 2.2 (meilleur support TLM, etc.)
 ➤ Juin 2008 : TLM 2.0
- 2011 : norme IEEE révisée
 - ► Contrôle des processus (suspend/resume, ...) pour modélisation des OS
 - Cannaux primitifs « Thread-safe »
 TLM 2.0 intégré au standard
- 2012 : SystemC 2.3
 - ▶ implémente IEEE 1666-2011 (y compris TLM 2.0)
- 2014 : SystemC 2.3.1 (bugfixes)

Planning approximatif des séances

- Introduction : les systèmes sur puce
- Introduction: modélisation au niveau transactionnel (TLM)
- Introduction au C++
- Présentation de SystemC, éléments de base
- Communications haut-niveau en SystemC
- Modélisation TLM en SystemC
- TP1 : Première plateforme SystemC/TLM
- Utilisations des plateformes TLM
- TP2 (1/2): Utilisation de modules existants (affichage)
- TP2 (2/2): Utilisation de modules existants (affichage)
- Notions Avancé en SystemC/TLM
- Programme TP3 (1/3): Intégration du logiciel embarqué
- TP3 (2/3): Intégration du logiciel embarqué
 TP3 (3/3): Intégration du logiciel embarqué
 TP3 (3/3): Intégration du logiciel embarqué
- 05/01 : Intervenant extérieur : Jérôme Cornet (STMicroelectronics)
- Perspectives et conclusion

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 2 / 49 >

Motivations (1/2)

- VHDL, Verilog standardisés (IEEE 1076-xxxx, IEEE 1364-xxxx)
- Langage de conception système :
 - ► Plusieurs niveaux d'abstraction (> RTL)
 - ► Intégration matériel et logiciel
 - Spécification exécutable ▶ Simulation rapide

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 5/49 \

SystemC



- Proposition de Synopsys, Cadence et CoWare
- Langage... ou bibliothèque?
- Concrètement
 - ► Ensemble de classes C++
 - ► Noyau de simulation (scheduler)
- Open source (licence type BSD)
- Standardisé
 - Accellera Systems Initiative (ASI), anciennement Open SystemC Initiative (OSCI)
 - ► IEEE 1666 (Décembre 2005, révisée en 2011)

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 7 / 49 >

SystemC: contenu

Organisation

Methodology-Specific Libraries Master/Slave library, etc.	Layered Libraries Verification library TLM library, etc.
Primitive signal, fifo, mute	Channels x, semaphore, etc.
Structural elements	Data Types
modules	4-valued logic
modules ports	• 1
	4-valued logic Bits and Bit Vectors
ports	4-valued logic
ports interfaces channels	4-valued logic Bits and Bit Vectors Arbitrary Precision Integers
ports interfaces channels Event-drive	4-valued logic Bits and Bit Vectors Arbitrary Precision Integers Fixed-point types

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017

< 9 / 49 >

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM

Quelques types de base...

- Valeurs logiques simples
 - ▶ bool : type C++ natif, valeurs true et false
 - sc_bit:valeurs 0 et 1
 - sc_logic: quatre valeurs possibles
 - * '0', '1' : valeurs Booléennes false et true.
 * 'X' : indéfini,

 - * 'Z' : haute impédance.
 - $\star \Rightarrow$ en général, pas utile en TLM!
- Vecteurs de valeurs logiques
 - ▶ sc_bv<nbbits>:vecteurs de sc_bit
 - ► sc_lv<nbbits>:vecteurs de sc_logic
 - ► sc_int<nbbits>, sc_uint<nbbits>:entiers
- Remarque : utilisation de la généricité de C++


Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 11 / 49 >

Temps simulé Vs « Wall-Clock Time »

- Temps simulé = temps que prendrait la puce pour faire la même chose
- Wall Clock Time = temps pris par la simulation.



Matthieu Moy (Matthieu.Moy@imag.fr)


Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TI M

< 13 / 49 > 2016-2017


2016-2017 < 15 / 49 >

Exemple de ce que l'on souhaite modéliser



Découpage en composants

Modélisation TLM



Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2016-2017 < 17 / 49 >

Représentation du temps


- Classe sc_time : couple (valeur, unité de temps)
- - ► SC_SEC: seconde
 - SC_MS: millisecondeSC_US: microseconde
 - ► SC_NS: nanoseconde

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 12 / 49 >

Temps simulé Vs « Wall-Clock Time »



Code associé

```
int sc_main(int, char**)
                             compteur("Compteur");
   Compteur
   Testbench
                             testbench("Testbench");
   sc signal<bool>
                             sclk, sreset;
   sc_signal<sc_uint<8> > scount;
   testbench.clk.bind(sclk);
   testbench.reset.bind(sreset);
   testbench.count.bind(scount);
   compteur.clk.bind(sclk);
   compteur.reset.bind(sreset);
   compteur.count.bind(scount);
   sc_start(500, SC_NS); // penser a demarrer la simu!
   return 0;
Matthieu Moy (Matthieu.Moy@imag.fr)
                           Modélisation TLM
                                                 2016-2017 < 16 / 49 >
```

Modules : déclaration (C++ « pur »)

```
struct Additionneur : public sc_module
   // attributs de la classe
   // constructeur
   Additionneur(sc_module_name nominstance);
```

- Classe mère commune pour tous les modules
 - Nom pour chaque composant
 - ► Rattachement au noyau de simulation

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2016-2017 < 18 / 49 >

Modules: déclaration SystemC

Utilisation de macros

```
SC_MODULE (Additionneur)
   // attributs de la classe
   // methodes de la classe
  SC_CTOR(Additionneur);
```

• SC_MODULE (user_module_name) : macro pour

```
struct user_module_name : ::sc_core::sc_module
```

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 19 / 49 >

Modules: implémentation

• Déclaration « manuelle » du constructeur (fichier .h)

```
SC_MODULE (ComposantP) {
    // cf transparent sur les processus
// Les deux lignes suivantes remplacent SC_CTOR.
    {\tt SC\_HAS\_PROCESS} (ComposantP);
    ComposantP(sc_module_name name, int parametre);
```

Implémentation du constructeur (fichier .cpp)

```
#include "ComposantP.h"
ComposantP::ComposantP(sc_module_name name,
                       int parametre)
    : sc_module(name) {
```

Matthieu Mov (Matthieu.Mov@imag.fr)

Modélisation TLM

< 21 / 49 > 2016-2017

Connexions simples (2/2)

• Exemple de connections : additionneur 3 opérandes

```
int sc_main(int argc, char **argv)
   Add8bits add1("Add1"), add2("Add2");
sc_signal<sc_uint<8> > s("s");
   add1.c.bind(s); // peut etre abrege add1.c(s)
   add2.a.bind(s);
                                Add1
   return 0;
                                                     Add2
```

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

 $2016\text{-}2017 \qquad < 23 \, / \, 49 >$

SC_METHOD : présentation

- Processus à exécution atomique (pas de wait)
- Création et exécution à la suite d'un événement
- Exemples d'événements
 - Changement de valeur d'un signal
 - ► Fronts montants, descendants
 - Événements utilisateurs (classe sc_event)
- Ensemble des événements déclenchant une SC_METHOD : liste de sensibilité

Modules: instanciation

• Instanciation d'un module (objet C++)

```
#include "systemc.h"
#include "Additionneur.h"
int sc_main(int argc, char **argv)
   Additionneur add1("Composant1");
   return 0;
```

- On retrouve le nom pour chaque composant
- Autres paramètres de construction ?

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 20 / 49 >

Connexions simples (1/2)

```
Ports de base : sc_in<type>, sc_out<type>,
  sc_inout<type>
```

- Connexions entre ports : sc_signal<type>
- Exemple :

```
SC MODULE (Add8bits)
    // attributs de la classe
   sc_in<sc_uint<8>> a, b; // entrees additionneur
sc_out<sc_uint<8>> c; // sorties additionneur
                                     // sorties additionneur
    // attention aux bons espaces entre signes ">"
    // methodes de la classe
   SC_CTOR (Add8bits);
```

Matthieu Mov (Matthieu.Mov@imag.fr)

Modélisation TI M

2016-2017 < 22 / 49 >

Processus

- Modélisation de circuits électroniques : besoin de concurrence
- Deux formes de parallélisme :
 - ▶ Parallélisme de description : différents processus à l'intérieur des composants
 - ⇒ on simule un système parallèle.
 - ► Parallélisme d'implémentation : exécution sur plusieurs processeurs (pas dans le cas de SystemC!) ⇒ on simule un système en parallèle (ou pas).
- Noyau de simulation SystemC
 - Choix du scheduling non préemptif
 - Les processus décident quand rendre la main
- Besoin de deux ingrédients :
 - Atomicité
 - « Rendre la main »

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 24 / 49 >

SC_METHOD: exemple combinatoire (1/2)

• Exemple additionneur Add8bits (déclaration complète) :

```
SC MODULE (Add8bits)
   // attributs de la classe
   sc_in<sc_uint<8> > a, b; // entrees additionneur
   sc_out<sc_uint<8> > c;
                              // sorties additionneur
   // methodes de la classe
   SC_CTOR (Add8bits);
   void calcul(); // point d'entree de la SC_METHOD
   // pour l'instant, c'est une methode C++ normale
};
```

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2016-2017 < 25 / 49 >

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 26 / 49 >

SC_METHOD: exemple combinatoire (2/2)

• Exemple additionneur Add8bits (implémentation) :

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 27 / 49 >

SC_METHOD: exemple séquentiel (2/2)

• Exemple : Compteur 8 bits (suite)

```
Compteur::Compteur(sc_module_name nom) : sc_module(nom)
{
    SC_METHOD(calcul);
    sensitive << clk.pos();
    sensitive << reset;
}


void Compteur::calcul()
{
    if (reset.read() == true)
        count.write(0);
    else if (clk.posedge())
    {
        count.write(count.read() + 1);
    }
}</pre>
```

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 29 / 49 >

Schéma du module de test



Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 31 / 49 >

2016-2017

< 33 / 49 >

SC_THREAD : attente sur du temps (2/2)

Modélisation TLM

• Exemple : module de test (génération d'horloge)

```
void Testbench::genClk()
{
    clk.write(false);
    wait(10, SC_NS);

    while (true)
    {
        wait(3, SC_NS);

        if (clk.read() == false)
            clk.write(true);
        else
            clk.write(false);
    }
}
```

Matthieu Moy (Matthieu.Moy@imag.fr)

SC_METHOD: exemple séquentiel (1/2)

- Sensibilité sur fronts : monport.pos() et monport.neg()
- Exemple : Compteur 8 bits

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 28 / 49 >

SC_THREAD: présentation

- Processus général, non atomique
- Par défaut : lancement au démarrage de la simulation
- « Rendre la main » :
 - ► Attente de temps : wait (duree)
 - ► Attente sur événement : wait (evenement)
- Exemple : module de test

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 3

SC THREAD: attente sur du temps (1/2)

• Exemple : module de test (génération de reset)

```
void Testbench::genReset()
{
    reset.write(false);
    wait(2,SC_NS);
    reset.write(true);
    wait(5,SC_NS);
    reset.write(false);
}
```

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 32 / 49 >

Instanciation complète

```
int sc_main(int, char**)
                          compteur("Compteur");
   Compteur
   Testbench
                          testbench("Testbench");
   sc_signal<bool>
                          sclk, sreset;
   sc_signal<sc_uint<8> > scount;
   testbench.clk(sclk);
   testbench.reset(sreset);
   testbench.count(scount);
  compteur.clk(sclk);
  compteur.reset(sreset);
  compteur.count(scount);
   sc_start(500, SC_NS); // penser a demarrer la simu!
   return 0;
```

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

< 34 / 49 >

2016-2017

SC_THREAD: attente sur événement (1/3)

- Exemple précédent en utilisant des événements
- Définition du module :

```
SC_MODULE (Testbench)
   sc out<bool>
                         clk;
   sc_out<bool>
                         reset;
   sc_in<sc_uint<8> >
                        count;
   // implementation du constructeur inchangee
   SC_CTOR (Testbench);
   sc_event
                         reset_finished;
};
```

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 35 / 49 >

SC_THREAD: attente sur événement (3/3)

- Exemple précédent en utilisant des événements
- Définition du module :

```
void Testbench::genClk()
   clk.write(false);
   wait(reset_finished); // attente d'evenement
   while (true)
      wait(3, SC_NS);
      if (clk.read() == false)
         clk.write(true);
         clk.write(false);
}
```

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

< 37 / 49 > 2016-2017

Exercice

Question



Comment faire un additionner générique *n* bits ?

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 39 / 49 >

SystemC Scheduler: The Agenda

- List of "things to do later",
- Executing process usually program events in the future,
- When nothing more is to be done in the present, go to the next thing to do in the future.

SC_THREAD: attente sur événement (2/3)

- Exemple précédent en utilisant des événements
- Génération du reset :

```
void Testbench::genReset()
   reset.write(false):
   wait(2,SC_NS);
   reset.write(true);
   wait (5, SC NS);
  reset.write(false);
   // notification de l'evenement
   reset_finished.notify();
```

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 36 / 49 >

SC_THREAD: variante

- Mise de l'événement en liste de sensibilité
- Exemple :

```
// constructeur
void Testbench::Testbench(sc_module_name name)
                                 : sc module(name)
   SC_THREAD (genClk);
   sensitive << reset_finished;</pre>
void Testbench::genClk()
   clk.write(false);
   wait(); // attente d'evenement
   while (true)
Matthieu Moy (Matthieu.Moy@imag.fr)
```

Modélisation TLM

2016-2017 < 38 / 49 >

Parallelism in SystemC

Discrete-event simulation


- One global timescale,
- SystemC contains a scheduler,
- Scheduler manages a list of processes and an event list ("agenda")

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 41 / 49 >

SystemC Scheduler: List of Processes



Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 43 / 49 >

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 42 / 49 >

SystemC Scheduler: Scheduling Algorithm All processes become Init eliaible Evaluation Run eligible processes **」** ∤ Update Update the signal values, ... Time Elapse Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2016-2017 < 44 / 49 >

Why an Update Phase?

- Possible approaches :
 - ► Physical circuit : the carry propagates, the last signals might oscillate briefly and stabilize.

 Synchronous languages: static data-dependency
 - - Needs more work in the compiler
 - Forbids some constructs that would still have worked (if statements, separate compilation problem, ...)
 - $\blacktriangleright \ \, \mathsf{SystemC/VHDL/...} : \delta\text{-cycles}$

 - Evaluate all the processes in any order,
 Re-run the processes whose input changed until stabilization.

2016-2017 < 46 / 49 > Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM

δ -cycles and TLM

 $\bullet~\delta\text{-cycles}$ mostly come from the RTL world

Matthieu Moy (Matthieu.Moy@imag.fr)


- Can be used to model complex zero-time behavior
- \bullet Usually bad practice in TLM \Rightarrow don't rely on them

Modélisation TLM

2016-2017 < 48 / 49 >

Why an Update Phase?

• Example : n bit adder in RTL :



- Each cell executes :
 - $ightharpoonup o_i = x_i \text{ xor } y_i$
 - $c_{i+1} = x_i \cdot y_i$
- Data-dependency!

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 45 / 49 >

δ -Cycle and Update Phase

- \bullet Most actions take effect at the end of the $\delta\text{-cycle}$:
 - port.write(value);,
 - ▶ event.notify(SC_ZERO_TIME);,
 - ▶ wait(SC_ZERO_TIME);,
- Order of execution within the δ -cycle *should* not matter,

Question



what does a self-loop on a not-gate do?

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 47 / 49 >

Conclusion sur cette partie

- Mécanismes de modélisation RTL
- Partie non RTL : testbench... comme en VHDL!
- Éléments de base aussi utilisés par la suite
- Synthétisabilité
 - ► SystemC Synthesizable Subset (Draft 1.3) (e.g. SC_METHOD sans allocation de pointeurs)
 - Utilisation des types appropriés (bool, sc_logic...)
 Quelques outils commerciaux :
 - - * CoCentric SystemC Compiler (Synopsys) (abandonné, puis
 - ressuscité)

 - Nepsys (Prosilog)Cynthesizer (Forte Design Systems)
 - ★ PICO (code C)

▶ Utilité ?

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2016-2017 < 49 / 49 >