# Fundamentos de Arquitetura de Computadores

Tiago Alves

Faculdade UnB Gama Universidade de Brasília





## Sumário

# Módulo 05

- Flip-flops
- Registradores






Os circuitos que vimos até agora são latches, isto é, a saída muda a qualquer momento em que a entrada de enable estiver ativa. Porém, queremos um circuito que mude apenas na borda (de subida ou de descida) do clock.






#### Observe o circuito abaixo:







Podemos representar esse circuito como:








Note que, quando C=1, o primeiro latch (chamado de **mestre**) está ativo, enquanto o segundo latch (chamado de **escravo**) está inativo. Quando C muda de  $1 \rightarrow 0$ , a situação se inverte, e o latch mestre está inativo enquanto o escravo está ativo. Assim, na borda de descida do clock, a informação é passada do mestre para o escravo, que então apresenta essa informação na saída.


Porém, note que precisamos de um pulso completo no clock para transferimos a informação!





Entretanto, note que o nosso flip-flop **não** amostra as entradas na borda do clock (isto é o mesmo que afirmar que o flip-flop não é, realmente, *edge-triggered* ou acionado por borda).


Como o latch SR tem um estado de *hold*, se um pulso ocorrer na entrada S enquanto o mestre estiver ativo, a informação é transferida para o mestre, que então transfere para o escravo quando C muda de  $1 \rightarrow 0$ , *mesmo que* SR = 00 no momento da borda de descida.







Este comportamento é chamado de *pulse-triggered flip-flop* ou flip-flip acionado por pulso. Na figura do elemento, usamos o símbolo de *postponed output indicator*.




$\mathbf{s}$	$\mathbf{R}$	$\mathbf{C}$	Q	$\mathbf{Q}\mathbf{N}$
x	x	0	last Q	last QN
0	0	pulso	last Q	last QN
0	1	pulso	0	1
1	0	pulso	1	0
_1	1	pulso	indefinido	indefinido

Porém, ainda temos o problema de quando as entradas SET e RESET estão ativas ao mesmo tempo.





Podemos resolver o problema das entradas SET e RESET (em seu modo proibido) usando o flip-flop JK mestre-escravo:



Ou seja, temos um flip-flop SR mestre escravo com:



$$\mathbf{S} = \mathbf{J} \cdot \mathbf{Q} \mathbf{N}$$
$$\mathbf{R} = \mathbf{K} \cdot \mathbf{Q}$$



$$\mathbf{S} = \mathbf{J} \cdot \mathbf{Q} \mathbf{N}$$
$$\mathbf{R} = \mathbf{K} \cdot \mathbf{Q}$$


As entradas J e K são análogas às entradas S e R. Porém, ativar J apenas ativa S se QN=1, e ativar K apenas ativa R se Q=1. Assim, se ativarmos J e K, invertemos o estado do flip-flop. Entretanto, ainda temos um *pulse-triggered flip-flop*, e não um *edge-triggered flip-flop*, pois o flip-flop JK ainda tem um estado *hold*.

J	K	$\mathbf{C}$	Q	QN
x	x	0	last Q	last QN
0	0	pulso	last Q	last QN
0	1	pulso	0	1
1	0	pulso	1	0
1	1	pulso	last QN	last Q





Vimos que o latch D não tem um estado *hold*. Logo, podemos tentar fazer o flip-flop D mestre-escravo:



No símbolo do flip-flop vemos um dynamic input indicator.






O funcionamento desse flip-flop é análogo ao mestre-escravo: quando  $\mathbf{CLK}=1$ , o mestre está aberto e a entrada  $\mathbf{D}$  é copiada para o mestre. Quando  $\mathbf{CLK}$  muda de  $\mathbf{1} \to \mathbf{0}$ , o mestre fica inativo e a informação é transferida para o escravo e, por sua vez, à saída. Porém, a informação transferida para o escravo é **sempre** a última informação: afinal, o latch  $\mathbf{D}$  não tem um estado *hold*!

$\mathbf{C}$	D	Q	$\mathbf{Q}\mathbf{N}$
0	x	last Q	last QN
1	x	last Q	last QN
$\downarrow$	0	0	1
$\downarrow$	1	1	0


Note que esse flip-flop muda na borda de descida do clock. Podemos facilmente fazer um flip-flop que muda na borda de subida.








$\mathbf{C}$	D	Q	$\mathbf{Q}\mathbf{N}$
0	x	last Q	last QN
1	x	last Q	last QN
$\uparrow$	0	0	1
$\uparrow$	1	1	0








Como o latch D, o Flip-Flop D ainda tem problemas com meta-estabilidade se seus tempos de *setup* e *hold* não forem observados.







É comum utilizarmos flip-flops D com entradas assíncronas de PRESET e CLEAR:








PRESET	CLEAR	$\mathbf{CLK}$	D	Q	$\mathbf{Q}\mathbf{N}$
0	0	x	x	1	1
0	1	x	x	1	0
1	0	x	x	0	1
1	1	0	x	last Q	last QN
1	1	1	x	last Q	last QN
1	1	$\uparrow$	0	0	1
1	1	<u> </u>	1	1	0






Implementação comercial do Flip-Flop D 74LS74.







 $Agora\ que\ temos\ um\ flip-flop\ realmente\ ativado/disparado\ pela\ borda,\ podemos\ fazer\ facilmente\ um\ flip-flop\ JK\ gatilhado\ pela\ borda.$ 




J	$\mathbf{K}$	$\mathbf{C}$	Q	$\mathbf{Q}\mathbf{N}$
$\overline{x}$	x	0	last Q	last QN
x	x	1	last Q	last QN
0	0	$\uparrow$	last Q	last QN
0	1	$\uparrow$	0	1
1	0	$\uparrow$	1	0
1	1	$\uparrow$	last QN	last Q








Diagrama de tempo do flip-flop JK gatilhado pela borda de subida.








Outro circuito bastante útil é o flip-flop T (toggle).





E o flip-flop T com enable:











#### Flip-Flops

Comercialmente, o CI mais conhecido que contém flip-flops D é o 74x74, que contém dois flip-flops D independentes com PRESET e CLEAR, ativo na borda de subida do clock. As funcionalidades de PRESET e CLEAR **são assíncronas**, isto é, independente do clock do flip-flop.













#### Flip-Flops

Para o flip-flop JK, existem vários tipos de encapsulamento: 74x76 (flip-flop JK mestre-escravo, com transferência por pulso), 74x112 (flip-flop JK ativado pela borda) e 74x109 (flip-flop JK ativado pela borda, com entrada K negada). Todos eles tem funções assíncronas de PRESET e CLEAR.














#### Latch D

Para os latches, temos o  $74 \times 375$ , que possui quatro latches D com apenas dois enables (cada enable controla dois latches).








#### Registradores

Uma coleção de dois ou mais flip-flops D que compartilham o mesmo clock é chamada de  $\mathbf{registrador}$ . Um exemplo é o 74x175, que contém quatro latches D.









#### Registradores

Outro registrador interessante é o 74x374, que tem oito flip-flops D com uma saída de 3 estados (tri-state), de forma que podemos "desocupar" o barramento de saída.










### Registradores

Outros registradores interessantes são o 74x373, que tem 8 latches D, e o 74x377, que tem oito flip-flops D.



	74x3	77	
11 1 3 4 7 8 13 14 17 18	CLK EN 1D 2D 3D 4D 5D 6D 7D 8D	1Q 2Q 3Q 4Q 5Q 6Q 7Q 8Q	2 5 6 9 12 15 16



