

# 計算機組織 Midterm Project: ALU Design

112 學年度第 2 學期

老師：朱守禮 老師

學生：11127132 羅海綺、11127137 黃乙家、11127138 林雨臻

## 一、背景

為了使學生充分了解，該如何使用 Verilog HDL 與 Modelsim 模擬器，以計算機組織課程講義：

[1] Chapter 3:Arithmetic for Computers Part 1: ALU (Add/Subtraction)

[2] Chapter 3:Arithmetic For Computers Part 2: Multiplication and Division

[3] Chapter 3:Supplement: Verilog Concepts

為基礎，設計 ALU 與乘法器，以供 Final Project 之用。

## 二、方法

1.功能說明：本 Project 包含 AND, OR, SUB, SLT, SLL, MULTU...等 7 項功能。

2.設計要求：Datapath 與詳細架構圖(並以 PowerPoint 或 Word 設計繪製)。

(1) ALU:

(a) 設計重點說明：

- ◆ 包含 32-bits AND, OR, ADD, SUB, SLT 等功能。
- ◆ 使用 Gate-Level Modeling 與 Data Flow Modeling(Continuous Assignments)，從 Full Adder 開始，以 Ripple-Carry 的進位方式，連接 32 個 1-bit ALU Bit Slice。

◆ 本模組為組合邏輯(Combinational Logic)。

(b) Datapath 與詳細架構圖：請參考附錄(CO\_ALU.pptx)。

## (2) Multiplier:

(a) 設計重點說明：

- ◆ 為 32-bits 無號數乘法 Sequential Multiplier，須採用 Second Version Sequential Multiplier 來設計。
- ◆ 可使用 Always Block 或 Procedure Assignment 來設計，但【不接受迴圈形式的設計】。
- ◆ 本模組為循序邏輯(Sequential Logic)，因此須以 Clock 訊號同步。

(b) Datapath 與詳細架構圖：請參考附錄(CO.pptx)。

## (3) Shifter:

(a) 設計重點說明：

- ◆ 32-bits Barrel Shifter，完成邏輯左移運算。
- ◆ 以 Data Flow Modeling(Continuous Assignments)完成，不能直接用 '>>'或'<<' operator，亦不可使用 Always Block 或 Procedure Assignment 來設計。
- ◆ 以 160 個 Mux 實現 Shifter。
- ◆ 本模組為組合邏輯(Combinational Logic)。

(b) Datapath 與詳細架構圖：請參考附錄。

## (5) HiLo 暫存器:

(a) 設計重點說明：

- ◆ 乘法器計算完後，儲存計算結果之 64-bit 暫存器。
- ◆ 本模組為循序邏輯(Sequential Logic)，因此須以 Clock 訊號同步。

(b) Datapath 與詳細架構圖：請參考附錄(CO.pptx)。

(5) MUX:

(a) 設計重點說明：

- ◆ Data Flow Modeling 設計。
- ◆ 本模組為組合邏輯(Combinational Logic)。

(b) Datapath 與詳細架構圖：請參考附錄(CO.pptx)。

(6)ALU Control:

(a) 設計重點說明：

- ◆ Data Flow Modeling 設計。
- ◆ 本模組為組合邏輯(Combinational Logic)。

(b) Datapath 與詳細架構圖：請參考附錄(CO.pptx)。

- 以上皆不可包含延遲敘述。
- 不接受迴圈形式的設計。
- 不能使用 always@(\*)敘述。

程式架構：

TotalALU:

ALUControl

ALU

ALUbit

FullAdder

MUX4\_1

Multiplier


Shifter

MUX2\_1

HiLo

MUX

TotalALU



tb\_ALU

### 三、結果

#### (1) TotalALU:

```
1 // 設定時間尺度
2 `timescale 1ns/1ns
3 // 定義 module TotalALU 可連接的 ports
4 module TotalALU( clk, dataA, dataB, Signal, Output, reset );
5 // 定義哪些 ports 為 input, 哪些為 output
6 input reset ;
7 input clk ;
8 input [31:0] dataA ;
9 input [31:0] dataB ;
10 input [5:0] Signal ;
11 output [31:0] Output ;
12
13 wire [31:0] temp ;
14
15 // 定義各種參數常數(可提升可讀性)
16 parameter AND = 6'b100100;
17 parameter OR = 6'b100101;
18 parameter ADD = 6'b100000;
19 parameter SUB = 6'b100010;
20 parameter SLT = 6'b101010;
21
22 parameter SLL = 6'b000010;
23
24 parameter MULTU = 6'b011001;
25 parameter MFHI = 6'b010000;
26 parameter MFLO = 6'b010010;
27
28 // 宣告 6 位元 wire, 給 ALUControl 以訊號控制每個 module
29 wire [5:0] SignaltoALU ;
30 wire [5:0] SignaltoSHT ;
31 wire [5:0] SignaltoMULTU ;
32 wire [5:0] SignaltoMUX ;
33 // 宣告 32 位元 wire, 為每個 module 的運算結果
34 wire [31:0] ALUOut, HiOut, LoOut, ShifterOut ;
35 wire [31:0] dataOut ;
36 // 32 位元乘法運算的結果為 64 位元
37 wire [63:0] MulAns ;
38
39 // 將 wire 接給每個 module
40 ALUControl ALUControl( .clk(clk), .Signal(Signal), .SignaltoALU(SignaltoALU),
41 .SignaltoSHT(SignaltoSHT), .SignaltoMULTU(SignaltoMULTU), .SignaltoMUX(SignaltoMUX) );
42 ALU ALU( .dataA(dataA), .dataB(dataB), .Signal(SignaltoALU), .dataOut(ALUOut), .reset(reset) );
43 Multiplier Multiplier( .clk(clk), .dataA(dataA), .dataB(dataB), .Signal(SignaltoMULTU), .dataOut(MulAns), .reset(reset) );
44 Shifter Shifter( .dataA(dataA), .dataB(dataB), .Signal(SignaltoSHT), .dataOut(ShifterOut), .reset(reset) );
45 HiLo HiLo( .clk(clk), .MulAns(MulAns), .HiOut(HiOut), .LoOut(LoOut), .reset(reset) );
46 MUX MUX( .ALUOut(ALUOut), .HiOut(HiOut), .LoOut(LoOut), .Shifter(ShifterOut), .Signal(SignaltoMUX), .dataOut(dataOut) );
47
48 // 把多工器的輸出設給最終輸出
49 assign Output = dataOut ;
50
51 endmodule
```

## (2) ALUControl:

```
1 // 設定時間尺度
2 `timescale 1ns/1ns
3 // 定義 module ALUControl 可連接的 ports
4 module ALUControl( clk, Signal, SignaltoALU, SignaltoSHT, SignaltoMULTU, SignaltoMUX );
5 // 定義哪些 ports 為 input, 哪些為 output
6 input clk ;
7 input [5:0] Signal ;
8 output [5:0] SignaltoALU ;
9 output [5:0] SignaltoSHT ;
10 output [5:0] SignaltoMULTU ;
11 output [5:0] SignaltoMUX ;
12
13 // 宣告 6 位元與 7 位元的暫存器
14 reg [5:0] temp ;
15 reg [6:0] counter ;
```

```
17 // 定義參數常數(可提升可讀性)
18 // Signal (6-bits)
19 parameter AND = 6'b100100; // AND : 36
20 parameter OR = 6'b100101; // OR : 37
21 parameter ADD = 6'b100000; // ADD : 32
22 parameter SUB = 6'b100010; // SUB : 34
23 parameter SLT = 6'b101010; // SLT : 42
24 parameter SLL = 6'b000000; // SLL : 00
25 parameter MULTU = 6'b011001; // MULTU: 25
26
```

```
27 // 每當 Signal 有變化時, 驅動以下電路
28 always@( Signal )
29 begin
30     if ( Signal == MULTU )
31     begin
32         // 若當前訊號為乘法運算, 初始化 counter 為 0
33         counter = 0 ;
34     end
35 end
```

```
37 // 定義電路以 clk 正緣觸發
38 always@( posedge clk )
39 begin
40     // 將 temp 設為 Signal 的值
41     temp = Signal ;
42     if ( Signal == MULTU )
43     begin
44         // 若當前訊號為乘法運算, 將 counter + 1
45         counter = counter + 1 ;
46         if ( counter == 32 )
47         begin
48             // 若 counter 為 32, 將 temp 設為 0b111111 以開啟 HiLo 的輸出
49             temp = 6'b111111 ; // Open HiLo reg for Mul
50             counter = 0 ; // 將 counter 重置為 0
51         end
52     end
53 end
54
```

```

56 // 將要給每個 module 的訊號設為 temp
57 assign SignaltoALU = temp ;
58 assign SignaltoSHT = temp ;
59 assign SignaltoMULTU = temp ;
60 assign SignaltoMUX = temp ;
61
62 endmodule

```

### (3) ALU:

```

1 // 設定時間尺度
2 `timescale 1ns/1ns
3 // 定義 module ALU 可連接的 ports
4 module ALU(dataA, dataB, Signal, dataOut, reset);
5
6 // 定義哪些 ports 為 input, 哪些為 output
7 input [31:0] dataA;
8 input [31:0] dataB;
9 input [5:0] Signal;
10 output [31:0] dataOut;
11 input reset;
12
13 // 宣告兩 wire, cout 為 32 位元, set 為一位元
14 wire [31:0] cout;
15 wire set, bitInvert;
16
17 // Signal (6-bits)
18 // 定義各種參數常數 (可提高可讀性)
19 parameter AND = 6'b100100; // AND : 36
20 parameter OR = 6'b100101; // OR : 37
21 parameter ADD = 6'b100000; // ADD : 32
22 parameter SUB = 6'b100010; // SUB : 34
23 parameter SLT = 6'b101010; // SLT : 42
24
25
26
27
28
29 // 因為是 32-bit 運算, 將 32 個 ALU 單元串起來
30 ALUbit alu0(.a(dataA[0]), .b(dataB[0]), .bitInvert(bitInvert), .cin(cin), .less(set), .operation(Signal), .dataOut(dataOut[0]), .set(set), .cout(cout[0]) );
31 ALUbit alu1(.a(dataA[1]), .b(dataB[1]), .bitInvert(bitInvert), .cin(cout[0]), .less(1'b0), .operation(Signal), .dataOut(dataOut[1]), .set(set), .cout(cout[1]) );
32 ALUbit alu2(.a(dataA[2]), .b(dataB[2]), .bitInvert(bitInvert), .cin(cout[1]), .less(1'b0), .operation(Signal), .dataOut(dataOut[2]), .set(set), .cout(cout[2]) );
33 ALUbit alu3(.a(dataA[3]), .b(dataB[3]), .bitInvert(bitInvert), .cin(cout[2]), .less(1'b0), .operation(Signal), .dataOut(dataOut[3]), .set(set), .cout(cout[3]) );
34 ALUbit alu4(.a(dataA[4]), .b(dataB[4]), .bitInvert(bitInvert), .cin(cout[3]), .less(1'b0), .operation(Signal), .dataOut(dataOut[4]), .set(set), .cout(cout[4]) );
35 ALUbit alu5(.a(dataA[5]), .b(dataB[5]), .bitInvert(bitInvert), .cin(cout[4]), .less(1'b0), .operation(Signal), .dataOut(dataOut[5]), .set(set), .cout(cout[5]) );
36 ALUbit alu6(.a(dataA[6]), .b(dataB[6]), .bitInvert(bitInvert), .cin(cout[5]), .less(1'b0), .operation(Signal), .dataOut(dataOut[6]), .set(set), .cout(cout[6]) );
37 ALUbit alu7(.a(dataA[7]), .b(dataB[7]), .bitInvert(bitInvert), .cin(cout[6]), .less(1'b0), .operation(Signal), .dataOut(dataOut[7]), .set(set), .cout(cout[7]) );
38 ALUbit alu8(.a(dataA[8]), .b(dataB[8]), .bitInvert(bitInvert), .cin(cout[7]), .less(1'b0), .operation(Signal), .dataOut(dataOut[8]), .set(set), .cout(cout[8]) );
39 ALUbit alu9(.a(dataA[9]), .b(dataB[9]), .bitInvert(bitInvert), .cin(cout[8]), .less(1'b0), .operation(Signal), .dataOut(dataOut[9]), .set(set), .cout(cout[9]) );
40 ALUbit alu10(.a(dataA[10]), .b(dataB[10]), .bitInvert(bitInvert), .cin(cout[9]), .less(1'b0), .operation(Signal), .dataOut(dataOut[10]), .set(set), .cout(cout[10]) );
41 ALUbit alu11(.a(dataA[11]), .b(dataB[11]), .bitInvert(bitInvert), .cin(cout[10]), .less(1'b0), .operation(Signal), .dataOut(dataOut[11]), .set(set), .cout(cout[11]) );
42 ALUbit alu12(.a(dataA[12]), .b(dataB[12]), .bitInvert(bitInvert), .cin(cout[11]), .less(1'b0), .operation(Signal), .dataOut(dataOut[12]), .set(set), .cout(cout[12]) );
43 ALUbit alu13(.a(dataA[13]), .b(dataB[13]), .bitInvert(bitInvert), .cin(cout[12]), .less(1'b0), .operation(Signal), .dataOut(dataOut[13]), .set(set), .cout(cout[13]) );
44 ALUbit alu14(.a(dataA[14]), .b(dataB[14]), .bitInvert(bitInvert), .cin(cout[13]), .less(1'b0), .operation(Signal), .dataOut(dataOut[14]), .set(set), .cout(cout[14]) );
45 ALUbit alu15(.a(dataA[15]), .b(dataB[15]), .bitInvert(bitInvert), .cin(cout[14]), .less(1'b0), .operation(Signal), .dataOut(dataOut[15]), .set(set), .cout(cout[15]) );
46 ALUbit alu16(.a(dataA[16]), .b(dataB[16]), .bitInvert(bitInvert), .cin(cout[15]), .less(1'b0), .operation(Signal), .dataOut(dataOut[16]), .set(set), .cout(cout[16]) );
47 ALUbit alu17(.a(dataA[17]), .b(dataB[17]), .bitInvert(bitInvert), .cin(cout[16]), .less(1'b0), .operation(Signal), .dataOut(dataOut[17]), .set(set), .cout(cout[17]) );
48 ALUbit alu18(.a(dataA[18]), .b(dataB[18]), .bitInvert(bitInvert), .cin(cout[17]), .less(1'b0), .operation(Signal), .dataOut(dataOut[18]), .set(set), .cout(cout[18]) );
49 ALUbit alu19(.a(dataA[19]), .b(dataB[19]), .bitInvert(bitInvert), .cin(cout[18]), .less(1'b0), .operation(Signal), .dataOut(dataOut[19]), .set(set), .cout(cout[19]) );
50 ALUbit alu20(.a(dataA[20]), .b(dataB[20]), .bitInvert(bitInvert), .cin(cout[19]), .less(1'b0), .operation(Signal), .dataOut(dataOut[20]), .set(set), .cout(cout[20]) );
51 ALUbit alu21(.a(dataA[21]), .b(dataB[21]), .bitInvert(bitInvert), .cin(cout[20]), .less(1'b0), .operation(Signal), .dataOut(dataOut[21]), .set(set), .cout(cout[21]) );
52 ALUbit alu22(.a(dataA[22]), .b(dataB[22]), .bitInvert(bitInvert), .cin(cout[21]), .less(1'b0), .operation(Signal), .dataOut(dataOut[22]), .set(set), .cout(cout[22]) );
53 ALUbit alu23(.a(dataA[23]), .b(dataB[23]), .bitInvert(bitInvert), .cin(cout[22]), .less(1'b0), .operation(Signal), .dataOut(dataOut[23]), .set(set), .cout(cout[23]) );
54 ALUbit alu24(.a(dataA[24]), .b(dataB[24]), .bitInvert(bitInvert), .cin(cout[23]), .less(1'b0), .operation(Signal), .dataOut(dataOut[24]), .set(set), .cout(cout[24]) );
55 ALUbit alu25(.a(dataA[25]), .b(dataB[25]), .bitInvert(bitInvert), .cin(cout[24]), .less(1'b0), .operation(Signal), .dataOut(dataOut[25]), .set(set), .cout(cout[25]) );
56 ALUbit alu26(.a(dataA[26]), .b(dataB[26]), .bitInvert(bitInvert), .cin(cout[25]), .less(1'b0), .operation(Signal), .dataOut(dataOut[26]), .set(set), .cout(cout[26]) );
57 ALUbit alu27(.a(dataA[27]), .b(dataB[27]), .bitInvert(bitInvert), .cin(cout[26]), .less(1'b0), .operation(Signal), .dataOut(dataOut[27]), .set(set), .cout(cout[27]) );
58 ALUbit alu28(.a(dataA[28]), .b(dataB[28]), .bitInvert(bitInvert), .cin(cout[27]), .less(1'b0), .operation(Signal), .dataOut(dataOut[28]), .set(set), .cout(cout[28]) );
59 ALUbit alu29(.a(dataA[29]), .b(dataB[29]), .bitInvert(bitInvert), .cin(cout[28]), .less(1'b0), .operation(Signal), .dataOut(dataOut[29]), .set(set), .cout(cout[29]) );
60 ALUbit alu30(.a(dataA[30]), .b(dataB[30]), .bitInvert(bitInvert), .cin(cout[29]), .less(1'b0), .operation(Signal), .dataOut(dataOut[30]), .set(set), .cout(cout[30]) );
61 ALUbit alu31(.a(dataA[31]), .b(dataB[31]), .bitInvert(bitInvert), .cin(cout[30]), .less(1'b0), .operation(Signal), .dataOut(dataOut[31]), .set(set), .cout(cout[31]) );
62
63 endmodule

```

#### (4) ALUbit:

```
1 // 設定時間尺度
2 `timescale 1ns/1ns
3 // 定義 module ALUbit 可連接的 ports
4 module ALUbit( a, b, bitInvert, cin, less, operation, dataOut, set, cout );
5 // 1 bit ALU
6 // 定義哪些 ports 為 input, 哪些為 output
7 input a, b, bitInvert, cin, less ;
8 input [5:0] operation ;
9 output dataOut, set, cout;
10
11 // 定義 wire 以連接每個 module
12 wire cin;
13 wire andOut, orOut, xorOut;
14
15 // 分別對 a, b 進行 AND, OR 運算
16 and(andOut, a, b);
17 or(orOut, a, b);
18 // 將 b 與 bitInvert 運算, 若 bitInvert 為 1, 則會將 b 進行 invert( 1 變 0, 0 變 1 )
19 xor(xorOut, bitInvert, b);
20 // 把 a 與處理過的 b 給加法器運算
21 FullAdder U_FA( .a(a), .b(xorOut), .cin(cin), .sum(set), .cout(cout) );
22 // 多工器以 operation 判斷要哪個運算的結果
23 MUX4_1 U_Mux4_1( .out(dataOut), .in0(andOut), .in1(orOut), .in2(set), .in3(less), .sel(operation) );
24
25 endmodule
```

#### (5) FullAdder:

```
1 // 設定時間尺度
2 `timescale 1ns/1ns
3 // 定義 module FullAdder 可連接的 ports
4 module FullAdder( a, b, cin, sum, cout );
5 // 定義哪些 ports 為 input, 哪些為 output
6 input a, b, cin;
7 output sum, cout;
8 // 根據加法器運算, sum 為 a XOR b XOR cin
9 assign sum = a ^ b ^ cin;
10 // cout 為 ( a AND b ) OR ( ( A XOR B ) AND cin )
11 assign cout = (a & b) | ((a ^ b) & cin);
12
13 endmodule
```

#### (6) MUX4\_1:

```
1 // 定義 module MUX4_1 可連接的 ports
2 module MUX4_1(out, in3, in2, in1, in0, sel);
3 // 定義哪些 ports 為 input, 哪些為 output
4 output out;
5 input in3, in2, in1, in0;
6 input [5:0]sel;
7
8 wire out;
9
10 // Continuous assignment
11 // 根據 sel 選擇要輸出 in0 還是 in1 還是 in2 還是 in3
12 assign out = (sel==6'b100100) ? in0 : (sel==6'b100101) ? in1 : (sel==6'b100000 || sel==6'b100010) ? in2 : in3;
13
14 endmodule
```



## (7) Multiplier:

```
1 // 設定時間尺度
2 `timescale 1ns/1ns
3 // 定義哪些 ports 為 input, 哪些為 output
4 module Multiplier( clk, dataA, dataB, Signal, dataOut, reset ); // 2nd Multiplier
5
6 // 定義哪些 ports 為 input, 哪些為 output
7 input clk ;
8 input reset ;
9 input [31:0] dataA ; // Multiplicand
10 input [31:0] dataB ;
11 input [5:0] Signal ;
12 output reg [63:0] dataOut ;
13
14 // 宣告兩暫存器, product 為 64 位元, 乘數與被乘數 為 32 位元
15 reg [63:0] product;
16 reg [31:0] multiply, multiplicand ;
17 parameter MULTU = 6'b011001;
18 parameter OUT = 6'b111111;
19
20 // 每當 dataA 有變化時, 將被乘數設為 dataA 的值
21 always@(dataA)
22 begin
23     multiplicand = dataA;
24 end
25
26 // 每當 dataB 有變化時, 將乘數設為 dataB 的值
27 always@(dataB)
28 begin
29     multiply = dataB;
30 end
31
32 // 定義電路以 clk 或 reset 正緣觸發
33 always@( posedge clk or reset )
34 begin
35     // 當 reset 為 1 時, 將 product 設為 0
36     if ( reset )
37     begin
38         product <= 64'd0 ;
39     end
40
41     else
42     begin
43         case ( Signal )
44             MULTU :
45             begin
46                 // 若未到達 32 次, 判斷乘數第 0 位是否為 1, 如果是則將被乘數加到 product 左半部
47                 if (multiply[0] == 1'b1)
48                 begin
49                     product[63:32] = product[63:32] + multiplicand;
50                 end
51                 // 將乘積與乘數右移 1 位元
52                 product = product >> 1;
53                 multiply = multiply >> 1;
54             end
55             OUT :
56             begin
57                 // 當 32 次做完後, 把結果給 dataOut
58                 dataOut = product ;
59             end
60         endcase
61     end
62 end
63 endmodule
64
```

## (8) Shifter:

```
1 // 設定時間尺度
2 `timescale 1ns/1ns
3 // 定義 module Shifter 可連接的 ports
4 module Shifter( dataA, dataB, Signal, dataOut, reset );
5 // 定義哪些 ports 為 input, 哪些為 output
6 input reset ;
7 input [31:0] dataA ;
8 input [31:0] dataB ;
9 input [5:0] Signal ;
10 output [31:0] dataOut ;
11
12 // original reg, reg only can used in always block and initial block, combinational block can't use reg
13 // 宣告 Barrel Shifter 五層的輸出為 wire
14 wire [31:0] temp, temp1, temp2, temp3, temp4 ;
15
16 // 定義參數常數
17 parameter SLL = 6'b000000;
18
19 MUX2_1 mux1_0( .in0(dataA[31]), .in1(dataA[30]), .sel(dataB[0]), .out(temp[31]) );
20 MUX2_1 mux1_1( .in0(dataA[30]), .in1(dataA[29]), .sel(dataB[0]), .out(temp[30]) );
21 MUX2_1 mux1_2( .in0(dataA[29]), .in1(dataA[28]), .sel(dataB[0]), .out(temp[29]) );
22 MUX2_1 mux1_3( .in0(dataA[28]), .in1(dataA[27]), .sel(dataB[0]), .out(temp[28]) );
23 MUX2_1 mux1_4( .in0(dataA[27]), .in1(dataA[26]), .sel(dataB[0]), .out(temp[27]) );
24 MUX2_1 mux1_5( .in0(dataA[26]), .in1(dataA[25]), .sel(dataB[0]), .out(temp[26]) );
25 MUX2_1 mux1_6( .in0(dataA[25]), .in1(dataA[24]), .sel(dataB[0]), .out(temp[25]) );
26 MUX2_1 mux1_7( .in0(dataA[24]), .in1(dataA[23]), .sel(dataB[0]), .out(temp[24]) );
27 MUX2_1 mux1_8( .in0(dataA[23]), .in1(dataA[22]), .sel(dataB[0]), .out(temp[23]) );
28 MUX2_1 mux1_9( .in0(dataA[22]), .in1(dataA[21]), .sel(dataB[0]), .out(temp[22]) );
29 MUX2_1 mux1_10( .in0(dataA[21]), .in1(dataA[20]), .sel(dataB[0]), .out(temp[21]) );
30 MUX2_1 mux1_11( .in0(dataA[20]), .in1(dataA[19]), .sel(dataB[0]), .out(temp[20]) );
31 MUX2_1 mux1_12( .in0(dataA[19]), .in1(dataA[18]), .sel(dataB[0]), .out(temp[19]) );
32 MUX2_1 mux1_13( .in0(dataA[18]), .in1(dataA[17]), .sel(dataB[0]), .out(temp[18]) );
33 MUX2_1 mux1_14( .in0(dataA[17]), .in1(dataA[16]), .sel(dataB[0]), .out(temp[17]) );
34 MUX2_1 mux1_15( .in0(dataA[16]), .in1(dataA[15]), .sel(dataB[0]), .out(temp[16]) );
35 MUX2_1 mux1_16( .in0(dataA[15]), .in1(dataA[14]), .sel(dataB[0]), .out(temp[15]) );
36 MUX2_1 mux1_17( .in0(dataA[14]), .in1(dataA[13]), .sel(dataB[0]), .out(temp[14]) );
37 MUX2_1 mux1_18( .in0(dataA[13]), .in1(dataA[12]), .sel(dataB[0]), .out(temp[13]) );
38 MUX2_1 mux1_19( .in0(dataA[12]), .in1(dataA[11]), .sel(dataB[0]), .out(temp[12]) );
39 MUX2_1 mux1_20( .in0(dataA[11]), .in1(dataA[10]), .sel(dataB[0]), .out(temp[11]) );
40 MUX2_1 mux1_21( .in0(dataA[10]), .in1(dataA[9]), .sel(dataB[0]), .out(temp[10]) );
41 MUX2_1 mux1_22( .in0(dataA[9]), .in1(dataA[8]), .sel(dataB[0]), .out(temp[9]) );
42 MUX2_1 mux1_23( .in0(dataA[8]), .in1(dataA[7]), .sel(dataB[0]), .out(temp[8]) );
43 MUX2_1 mux1_24( .in0(dataA[7]), .in1(dataA[6]), .sel(dataB[0]), .out(temp[7]) );
44 MUX2_1 mux1_25( .in0(dataA[6]), .in1(dataA[5]), .sel(dataB[0]), .out(temp[6]) );
45 MUX2_1 mux1_26( .in0(dataA[5]), .in1(dataA[4]), .sel(dataB[0]), .out(temp[5]) );
46 MUX2_1 mux1_27( .in0(dataA[4]), .in1(dataA[3]), .sel(dataB[0]), .out(temp[4]) );
47 MUX2_1 mux1_28( .in0(dataA[3]), .in1(dataA[2]), .sel(dataB[0]), .out(temp[3]) );
48 MUX2_1 mux1_29( .in0(dataA[2]), .in1(dataA[1]), .sel(dataB[0]), .out(temp[2]) );
49 MUX2_1 mux1_30( .in0(dataA[1]), .in1(dataA[0]), .sel(dataB[0]), .out(temp[1]) );
50 MUX2_1 mux1_31( .in0(dataA[0]), .in1(1'b0), .sel(dataB[0]), .out(temp[0]) );
51
```

```

52 // 第二層, 2 位元左移
53 MUX2_1 mux2_0(.in0(temp[31]), .in1(temp[29]), .sel(dataB[1]), .out(temp1[31]) );
54 MUX2_1 mux2_1(.in0(temp[30]), .in1(temp[28]), .sel(dataB[1]), .out(temp1[30]) );
55 MUX2_1 mux2_2(.in0(temp[29]), .in1(temp[27]), .sel(dataB[1]), .out(temp1[29]) );
56 MUX2_1 mux2_3(.in0(temp[28]), .in1(temp[26]), .sel(dataB[1]), .out(temp1[28]) );
57 MUX2_1 mux2_4(.in0(temp[27]), .in1(temp[25]), .sel(dataB[1]), .out(temp1[27]) );
58 MUX2_1 mux2_5(.in0(temp[26]), .in1(temp[24]), .sel(dataB[1]), .out(temp1[26]) );
59 MUX2_1 mux2_6(.in0(temp[25]), .in1(temp[23]), .sel(dataB[1]), .out(temp1[25]) );
60 MUX2_1 mux2_7(.in0(temp[24]), .in1(temp[22]), .sel(dataB[1]), .out(temp1[24]) );
61 MUX2_1 mux2_8(.in0(temp[23]), .in1(temp[21]), .sel(dataB[1]), .out(temp1[23]) );
62 MUX2_1 mux2_9(.in0(temp[22]), .in1(temp[20]), .sel(dataB[1]), .out(temp1[22]) );
63 MUX2_1 mux2_10(.in0(temp[21]), .in1(temp[19]), .sel(dataB[1]), .out(temp1[21]) );
64 MUX2_1 mux2_11(.in0(temp[20]), .in1(temp[18]), .sel(dataB[1]), .out(temp1[20]) );
65 MUX2_1 mux2_12(.in0(temp[19]), .in1(temp[17]), .sel(dataB[1]), .out(temp1[19]) );
66 MUX2_1 mux2_13(.in0(temp[18]), .in1(temp[16]), .sel(dataB[1]), .out(temp1[18]) );
67 MUX2_1 mux2_14(.in0(temp[17]), .in1(temp[15]), .sel(dataB[1]), .out(temp1[17]) );
68 MUX2_1 mux2_15(.in0(temp[16]), .in1(temp[14]), .sel(dataB[1]), .out(temp1[16]) );
69 MUX2_1 mux2_16(.in0(temp[15]), .in1(temp[13]), .sel(dataB[1]), .out(temp1[15]) );
70 MUX2_1 mux2_17(.in0(temp[14]), .in1(temp[12]), .sel(dataB[1]), .out(temp1[14]) );
71 MUX2_1 mux2_18(.in0(temp[13]), .in1(temp[11]), .sel(dataB[1]), .out(temp1[13]) );
72 MUX2_1 mux2_19(.in0(temp[12]), .in1(temp[10]), .sel(dataB[1]), .out(temp1[12]) );
73 MUX2_1 mux2_20(.in0(temp[11]), .in1(temp[9]), .sel(dataB[1]), .out(temp1[11]) );
74 MUX2_1 mux2_21(.in0(temp[10]), .in1(temp[8]), .sel(dataB[1]), .out(temp1[10]) );
75 MUX2_1 mux2_22(.in0(temp[9]), .in1(temp[7]), .sel(dataB[1]), .out(temp1[9]) );
76 MUX2_1 mux2_23(.in0(temp[8]), .in1(temp[6]), .sel(dataB[1]), .out(temp1[8]) );
77 MUX2_1 mux2_24(.in0(temp[7]), .in1(temp[5]), .sel(dataB[1]), .out(temp1[7]) );
78 MUX2_1 mux2_25(.in0(temp[6]), .in1(temp[4]), .sel(dataB[1]), .out(temp1[6]) );
79 MUX2_1 mux2_26(.in0(temp[5]), .in1(temp[3]), .sel(dataB[1]), .out(temp1[5]) );
80 MUX2_1 mux2_27(.in0(temp[4]), .in1(temp[2]), .sel(dataB[1]), .out(temp1[4]) );
81 MUX2_1 mux2_28(.in0(temp[3]), .in1(temp[1]), .sel(dataB[1]), .out(temp1[3]) );
82 MUX2_1 mux2_29(.in0(temp[2]), .in1(temp[0]), .sel(dataB[1]), .out(temp1[2]) );
83 MUX2_1 mux2_30(.in0(temp[1]), .in1(1'b0), .sel(dataB[1]), .out(temp1[1]) );
84 MUX2_1 mux2_31(.in0(temp[0]), .in1(1'b0), .sel(dataB[1]), .out(temp1[0]) );

```

```

86 // 第三層, 4 位元左移
87 MUX2_1 mux3_0(.in0(temp1[31]), .in1(temp1[27]), .sel(dataB[2]), .out(temp2[31]) );
88 MUX2_1 mux3_1(.in0(temp1[30]), .in1(temp1[26]), .sel(dataB[2]), .out(temp2[30]) );
89 MUX2_1 mux3_2(.in0(temp1[29]), .in1(temp1[25]), .sel(dataB[2]), .out(temp2[29]) );
90 MUX2_1 mux3_3(.in0(temp1[28]), .in1(temp1[24]), .sel(dataB[2]), .out(temp2[28]) );
91 MUX2_1 mux3_4(.in0(temp1[27]), .in1(temp1[23]), .sel(dataB[2]), .out(temp2[27]) );
92 MUX2_1 mux3_5(.in0(temp1[26]), .in1(temp1[22]), .sel(dataB[2]), .out(temp2[26]) );
93 MUX2_1 mux3_6(.in0(temp1[25]), .in1(temp1[21]), .sel(dataB[2]), .out(temp2[25]) );
94 MUX2_1 mux3_7(.in0(temp1[24]), .in1(temp1[20]), .sel(dataB[2]), .out(temp2[24]) );
95 MUX2_1 mux3_8(.in0(temp1[23]), .in1(temp1[19]), .sel(dataB[2]), .out(temp2[23]) );
96 MUX2_1 mux3_9(.in0(temp1[22]), .in1(temp1[18]), .sel(dataB[2]), .out(temp2[22]) );
97 MUX2_1 mux3_10(.in0(temp1[21]), .in1(temp1[17]), .sel(dataB[2]), .out(temp2[21]) );
98 MUX2_1 mux3_11(.in0(temp1[20]), .in1(temp1[16]), .sel(dataB[2]), .out(temp2[20]) );
99 MUX2_1 mux3_12(.in0(temp1[19]), .in1(temp1[15]), .sel(dataB[2]), .out(temp2[19]) );
100 MUX2_1 mux3_13(.in0(temp1[18]), .in1(temp1[14]), .sel(dataB[2]), .out(temp2[18]) );
101 MUX2_1 mux3_14(.in0(temp1[17]), .in1(temp1[13]), .sel(dataB[2]), .out(temp2[17]) );
102 MUX2_1 mux3_15(.in0(temp1[16]), .in1(temp1[12]), .sel(dataB[2]), .out(temp2[16]) );
103 MUX2_1 mux3_16(.in0(temp1[15]), .in1(temp1[11]), .sel(dataB[2]), .out(temp2[15]) );
104 MUX2_1 mux3_17(.in0(temp1[14]), .in1(temp1[10]), .sel(dataB[2]), .out(temp2[14]) );
105 MUX2_1 mux3_18(.in0(temp1[13]), .in1(temp1[9]), .sel(dataB[2]), .out(temp2[13]) );
106 MUX2_1 mux3_19(.in0(temp1[12]), .in1(temp1[8]), .sel(dataB[2]), .out(temp2[12]) );
107 MUX2_1 mux3_20(.in0(temp1[11]), .in1(temp1[7]), .sel(dataB[2]), .out(temp2[11]) );
108 MUX2_1 mux3_21(.in0(temp1[10]), .in1(temp1[6]), .sel(dataB[2]), .out(temp2[10]) );
109 MUX2_1 mux3_22(.in0(temp1[9]), .in1(temp1[5]), .sel(dataB[2]), .out(temp2[9]) );
110 MUX2_1 mux3_23(.in0(temp1[8]), .in1(temp1[4]), .sel(dataB[2]), .out(temp2[8]) );
111 MUX2_1 mux3_24(.in0(temp1[7]), .in1(temp1[3]), .sel(dataB[2]), .out(temp2[7]) );
112 MUX2_1 mux3_25(.in0(temp1[6]), .in1(temp1[2]), .sel(dataB[2]), .out(temp2[6]) );
113 MUX2_1 mux3_26(.in0(temp1[5]), .in1(temp1[1]), .sel(dataB[2]), .out(temp2[5]) );
114 MUX2_1 mux3_27(.in0(temp1[4]), .in1(temp1[0]), .sel(dataB[2]), .out(temp2[4]) );
115 MUX2_1 mux3_28(.in0(temp1[3]), .in1(1'b0), .sel(dataB[2]), .out(temp2[3]) );
116 MUX2_1 mux3_29(.in0(temp1[2]), .in1(1'b0), .sel(dataB[2]), .out(temp2[2]) );
117 MUX2_1 mux3_30(.in0(temp1[1]), .in1(1'b0), .sel(dataB[2]), .out(temp2[1]) );
118 MUX2_1 mux3_31(.in0(temp1[0]), .in1(1'b0), .sel(dataB[2]), .out(temp2[0]) );

```

```

120 // 第四層, 8 位元左移
121 MUX2_1 mux4_0 (.in0(temp2[31]), .in1(temp2[23]), .sel(dataB[3]), .out(temp3[31]) );
122 MUX2_1 mux4_1 (.in0(temp2[30]), .in1(temp2[22]), .sel(dataB[3]), .out(temp3[30]) );
123 MUX2_1 mux4_2 (.in0(temp2[29]), .in1(temp2[21]), .sel(dataB[3]), .out(temp3[29]) );
124 MUX2_1 mux4_3 (.in0(temp2[28]), .in1(temp2[20]), .sel(dataB[3]), .out(temp3[28]) );
125 MUX2_1 mux4_4 (.in0(temp2[27]), .in1(temp2[19]), .sel(dataB[3]), .out(temp3[27]) );
126 MUX2_1 mux4_5 (.in0(temp2[26]), .in1(temp2[18]), .sel(dataB[3]), .out(temp3[26]) );
127 MUX2_1 mux4_6 (.in0(temp2[25]), .in1(temp2[17]), .sel(dataB[3]), .out(temp3[25]) );
128 MUX2_1 mux4_7 (.in0(temp2[24]), .in1(temp2[16]), .sel(dataB[3]), .out(temp3[24]) );
129 MUX2_1 mux4_8 (.in0(temp2[23]), .in1(temp2[15]), .sel(dataB[3]), .out(temp3[23]) );
130 MUX2_1 mux4_9 (.in0(temp2[22]), .in1(temp2[14]), .sel(dataB[3]), .out(temp3[22]) );
131 MUX2_1 mux4_10 (.in0(temp2[21]), .in1(temp2[13]), .sel(dataB[3]), .out(temp3[21]) );
132 MUX2_1 mux4_11 (.in0(temp2[20]), .in1(temp2[12]), .sel(dataB[3]), .out(temp3[20]) );
133 MUX2_1 mux4_12 (.in0(temp2[19]), .in1(temp2[11]), .sel(dataB[3]), .out(temp3[19]) );
134 MUX2_1 mux4_13 (.in0(temp2[18]), .in1(temp2[10]), .sel(dataB[3]), .out(temp3[18]) );
135 MUX2_1 mux4_14 (.in0(temp2[17]), .in1(temp2[9]), .sel(dataB[3]), .out(temp3[17]) );
136 MUX2_1 mux4_15 (.in0(temp2[16]), .in1(temp2[8]), .sel(dataB[3]), .out(temp3[16]) );
137 MUX2_1 mux4_16 (.in0(temp2[15]), .in1(temp2[7]), .sel(dataB[3]), .out(temp3[15]) );
138 MUX2_1 mux4_17 (.in0(temp2[14]), .in1(temp2[6]), .sel(dataB[3]), .out(temp3[14]) );
139 MUX2_1 mux4_18 (.in0(temp2[13]), .in1(temp2[5]), .sel(dataB[3]), .out(temp3[13]) );
140 MUX2_1 mux4_19 (.in0(temp2[12]), .in1(temp2[4]), .sel(dataB[3]), .out(temp3[12]) );
141 MUX2_1 mux4_20 (.in0(temp2[11]), .in1(temp2[3]), .sel(dataB[3]), .out(temp3[11]) );
142 MUX2_1 mux4_21 (.in0(temp2[10]), .in1(temp2[2]), .sel(dataB[3]), .out(temp3[10]) );
143 MUX2_1 mux4_22 (.in0(temp2[9]), .in1(temp2[1]), .sel(dataB[3]), .out(temp3[9]) );
144 MUX2_1 mux4_23 (.in0(temp2[8]), .in1(temp2[0]), .sel(dataB[3]), .out(temp3[8]) );
145 MUX2_1 mux4_24 (.in0(temp2[7]), .in1(1'b0), .sel(dataB[3]), .out(temp3[7]) );
146 MUX2_1 mux4_25 (.in0(temp2[6]), .in1(1'b0), .sel(dataB[3]), .out(temp3[6]) );
147 MUX2_1 mux4_26 (.in0(temp2[5]), .in1(1'b0), .sel(dataB[3]), .out(temp3[5]) );
148 MUX2_1 mux4_27 (.in0(temp2[4]), .in1(1'b0), .sel(dataB[3]), .out(temp3[4]) );
149 MUX2_1 mux4_28 (.in0(temp2[3]), .in1(1'b0), .sel(dataB[3]), .out(temp3[3]) );
150 MUX2_1 mux4_29 (.in0(temp2[2]), .in1(1'b0), .sel(dataB[3]), .out(temp3[2]) );
151 MUX2_1 mux4_30 (.in0(temp2[1]), .in1(1'b0), .sel(dataB[3]), .out(temp3[1]) );
152 MUX2_1 mux4_31 (.in0(temp2[0]), .in1(1'b0), .sel(dataB[3]), .out(temp3[0]) );

154 // 第五層, 16 位元左移
155 MUX2_1 mux5_0 (.in0(temp3[31]), .in1(temp3[15]), .sel(dataB[4]), .out(temp4[31]) );
156 MUX2_1 mux5_1 (.in0(temp3[30]), .in1(temp3[14]), .sel(dataB[4]), .out(temp4[30]) );
157 MUX2_1 mux5_2 (.in0(temp3[29]), .in1(temp3[13]), .sel(dataB[4]), .out(temp4[29]) );
158 MUX2_1 mux5_3 (.in0(temp3[28]), .in1(temp3[12]), .sel(dataB[4]), .out(temp4[28]) );
159 MUX2_1 mux5_4 (.in0(temp3[27]), .in1(temp3[11]), .sel(dataB[4]), .out(temp4[27]) );
160 MUX2_1 mux5_5 (.in0(temp3[26]), .in1(temp3[10]), .sel(dataB[4]), .out(temp4[26]) );
161 MUX2_1 mux5_6 (.in0(temp3[25]), .in1(temp3[9]), .sel(dataB[4]), .out(temp4[25]) );
162 MUX2_1 mux5_7 (.in0(temp3[24]), .in1(temp3[8]), .sel(dataB[4]), .out(temp4[24]) );
163 MUX2_1 mux5_8 (.in0(temp3[23]), .in1(temp3[7]), .sel(dataB[4]), .out(temp4[23]) );
164 MUX2_1 mux5_9 (.in0(temp3[22]), .in1(temp3[6]), .sel(dataB[4]), .out(temp4[22]) );
165 MUX2_1 mux5_10 (.in0(temp3[21]), .in1(temp3[5]), .sel(dataB[4]), .out(temp4[21]) );
166 MUX2_1 mux5_11 (.in0(temp3[20]), .in1(temp3[4]), .sel(dataB[4]), .out(temp4[20]) );
167 MUX2_1 mux5_12 (.in0(temp3[19]), .in1(temp3[3]), .sel(dataB[4]), .out(temp4[19]) );
168 MUX2_1 mux5_13 (.in0(temp3[18]), .in1(temp3[2]), .sel(dataB[4]), .out(temp4[18]) );
169 MUX2_1 mux5_14 (.in0(temp3[17]), .in1(temp3[1]), .sel(dataB[4]), .out(temp4[17]) );
170 MUX2_1 mux5_15 (.in0(temp3[16]), .in1(temp3[0]), .sel(dataB[4]), .out(temp4[16]) );
171 MUX2_1 mux5_16 (.in0(temp3[15]), .in1(1'b0), .sel(dataB[4]), .out(temp4[15]) );
172 MUX2_1 mux5_17 (.in0(temp3[14]), .in1(1'b0), .sel(dataB[4]), .out(temp4[14]) );
173 MUX2_1 mux5_18 (.in0(temp3[13]), .in1(1'b0), .sel(dataB[4]), .out(temp4[13]) );
174 MUX2_1 mux5_19 (.in0(temp3[12]), .in1(1'b0), .sel(dataB[4]), .out(temp4[12]) );
175 MUX2_1 mux5_20 (.in0(temp3[11]), .in1(1'b0), .sel(dataB[4]), .out(temp4[11]) );
176 MUX2_1 mux5_21 (.in0(temp3[10]), .in1(1'b0), .sel(dataB[4]), .out(temp4[10]) );
177 MUX2_1 mux5_22 (.in0(temp3[9]), .in1(1'b0), .sel(dataB[4]), .out(temp4[9]) );
178 MUX2_1 mux5_23 (.in0(temp3[8]), .in1(1'b0), .sel(dataB[4]), .out(temp4[8]) );
179 MUX2_1 mux5_24 (.in0(temp3[7]), .in1(1'b0), .sel(dataB[4]), .out(temp4[7]) );
180 MUX2_1 mux5_25 (.in0(temp3[6]), .in1(1'b0), .sel(dataB[4]), .out(temp4[6]) );
181 MUX2_1 mux5_26 (.in0(temp3[5]), .in1(1'b0), .sel(dataB[4]), .out(temp4[5]) );
182 MUX2_1 mux5_27 (.in0(temp3[4]), .in1(1'b0), .sel(dataB[4]), .out(temp4[4]) );
183 MUX2_1 mux5_28 (.in0(temp3[3]), .in1(1'b0), .sel(dataB[4]), .out(temp4[3]) );
184 MUX2_1 mux5_29 (.in0(temp3[2]), .in1(1'b0), .sel(dataB[4]), .out(temp4[2]) );
185 MUX2_1 mux5_30 (.in0(temp3[1]), .in1(1'b0), .sel(dataB[4]), .out(temp4[1]) );
186 MUX2_1 mux5_31 (.in0(temp3[0]), .in1(1'b0), .sel(dataB[4]), .out(temp4[0]) );

188 // 若訊號為左移, 將 dataOut 設為第五層的輸出
189 assign dataOut = (Signal == SLL) ? temp4 : 32'b0 ;
190
191 endmodule

```



(9)MUX2\_1:

```
1 // 定義 module MUX2_1 可連接的 ports
2 module MUX2_1(in0, in1, sel, out);
3     // 定義哪些 ports 為 input, 哪些為 output
4     input    in0, in1;
5     input    sel;
6     output   out;
7
8     // 根據 sel 選擇要輸出 in1 還是 in0
9     assign   out = sel ? in1 : in0;
10 endmodule
```

(10) HiLo:

```
1 // 設定時間尺度
2 `timescale 1ns/1ns
3 // 定義 module HiLo 可連接的 ports
4 module HiLo( clk, MulAns, HiOut, LoOut, reset );
5     // 定義哪些 ports 為 input, 哪些為 output
6     input clk ;
7     input reset ;
8     input [63:0] MulAns ;
9     output [31:0] HiOut ;
10    output [31:0] LoOut ;
11
12    // 定義一個 64 位元暫存器
13    reg [63:0] HiLo ;
14
15    // 定義電路以 clk 或 reset 正緣觸發
16    always@( posedge clk or reset )
17    begin
18        // 若 reset 為 1, 則 HiLo 設為 0
19        if ( reset )
20        begin
21            HiLo = 64'b0 ;
22        end
23
24        else
25        begin
26            // 否則設為乘法運算結果
27            HiLo = MulAns ;
28        end
29    end
30
31    // 因 32 位元乘法運算後結果為 64 位元, 將結果拆成兩半輸出
32    assign HiOut = HiLo[63:32] ;
33    assign LoOut = HiLo[31:0] ;
34
35 endmodule
```

## (11) MUX:

```
1 // 設定時間尺度
2 `timescale 1ns/1ns
3 // 定義 module MUX 可連接的 ports
4 module MUX( ALUOut, HiOut, LoOut, Shifter, Signal, dataOut );
5 // 定義哪些 ports 為 input, 哪些為 output
6 input [31:0] ALUOut ;
7 input [31:0] HiOut ;
8 input [31:0] LoOut ;
9 input [31:0] Shifter ;
10 input [5:0] Signal ;
11 output [31:0] dataOut ;
12
13 reg [31:0] temp ;

14 // 定義各種參數常數 (可提高可讀性)
15 parameter AND = 6'b100100;
16 parameter OR = 6'b100101;
17 parameter ADD = 6'b100000;
18 parameter SUB = 6'b100010;
19 parameter SLT = 6'b101010;
20
21 parameter SLL = 6'b000000;
22
23 parameter MULTU= 6'b011001;
24 parameter MFHI= 6'b010000;
25 parameter MFLO= 6'b010010;
26
27 // 若訊號為 AND, OR, ADD, SUB, 或 SLT, 則將 dataOut 設為 ALU 的輸出
28 // 否則若為乘法運算取高位, 則將 dataOut 設為 Hi 的值
29 // 否則若為乘法運算取低位, 則將 dataOut 設為 Lo 的值
30 // 否則若為左移運算, 則將 dataOut 設為 Shifter 的結果
31 // 否則設為 0
32 assign dataOut = (Signal == AND || Signal == OR || Signal == ADD || Signal == SUB || Signal == SLT ) ?
33 ALUOut
34 : (Signal == MFHI) ?
35 HiOut
36 : (Signal == MFLO) ?
37 LoOut
38 : (Signal == SLL) ?
39 Shifter : 32'b0;
40
41 endmodule
```

## (12)tbALU:

```
1 `timescale 1ns/ 1ns
2 module tb_ALU();
3 reg clk, rst;
4 reg[5:0] ctrl;
5 reg[31:0] inputA, inputB, ans;
6 wire[31:0] out;
7 integer fp_r, fp_r_ans, eof;
8
9 // 產生時脈, 週期: 10ns
10 initial begin
11     clk = 1'b1;
12     forever #5 clk = ~clk;
13 end
```

```

15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
initial begin
    eof = 0;
    rst = 1'b1;
    #10;
    rst = 1'b0;
    /*
        讀取輸入指令，檔名"input.txt"可自行修改
        每一行為一筆輸入
        格式為：控制訊號 InputA InputB
    */
    fp_r = $fopen( "input.txt", "r" );
    /*
        讀取答案，檔名"ans.txt"可自行修改
        每一行為一筆正確答案
    */
    fp_r_ans = $fopen( "ans.txt", "r" );
    /*
        自此開始模擬ALU並比對輸出結果
        如結果正確，將輸出："Correct"
        不正確將輸出執行結果與正確答案
        以上輸出的第一個數字為cycle number
    */
    $display( "Start\n" );
    eof = $fscanf(fp_r ans, "%d", ans);

39
40
41
42
43
44
45
46
47
48
49
while( eof != -1 ) begin
    $fscanf(fp_r, "%d%d%d", ctrl, inputA, inputB );
    $write( "%d: Input: ", $time/10 );
    if ( ctrl == 6'd36 ) $write( "AND(%d)", ctrl );
    else if ( ctrl == 6'd37 ) $write( "OR(%d) ", ctrl );
    else if ( ctrl == 6'd32 ) $write( "ADD(%d) ", ctrl );
    else if ( ctrl == 6'd34 ) $write( "SUB(%d) ", ctrl );
    else if ( ctrl == 6'd42 ) $write( "SLT(%d) ", ctrl );
    else if ( ctrl == 6'd0 ) $write( "SLL(%d) ", ctrl );
    else if ( ctrl == 6'd25 ) $write( "MULTU(%d) ", ctrl );
    $display( "%d%d", inputA, inputB );

50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
if ( ctrl == 32'd25 ) begin
    #330;
    $display( "%d: Mul End\n", $time/10 );
    #10;
    #10;
    $display( "                Move Hi" );
    ctrl = 6'd16;
    #10;
    if ( ans == out )
        $display( "%d: Correct: Your answer is:%d,\n"                Correct answer is:%d\n", $time/10, out, ans );
    else
        $display( "%d: Wrong Answer: Your answer is:%d,\n"                Correct answer is:%d\n", $time/10, out, ans );
    $display( "                Move Lo" );
    ctrl = 6'd18;
    eof = $fscanf(fp_r_ans, "%d", ans);
    #10;
    if ( ans == out )
        $display( "%d: Correct: Your answer is:%d,\n"                Correct answer is:%d\n", $time/10, out, ans );
    else
        $display( "%d: Wrong Answer: Your answer is:%d,\n"                Correct answer is:%d\n", $time/10, out, ans );
end
else begin
    #10;
    if ( ans == out )
        $display( "%d: Correct: Your answer is:%d,\n"                Correct answer is:%d\n", $time/10, out, ans );
    else
        $display( "%d: Wrong Answer: Your answer is:%d,\n"                Correct answer is:%d\n", $time/10, out, ans );
end
eof = $fscanf(fp_r ans, "%d", ans);

81
82
83
84
85
86
87
88
89
90
91
end
$fclose( fp_r );
$fclose( fp_r_ans );
$display( "Simulation End\n" );
$stop();
end

TotalALU alu( .clk(clk), .reset(rst), .dataA(inputA),
               .dataB(inputB), .Signal(ctrl), .Output(out) );
endmodule

```

#### 四、討論

(1) Modelsim 驗證結果：

```

# Start
#
#      1: Input: AND(36)           12           10
#      2: Correct: Your answer is:      8,
#      Correct answer is:                8
#
#      2: Input: OR(37)           12           10
#      3: Correct: Your answer is:     14,
#      Correct answer is:                14
#
#      3: Input: ADD(32)           12           10
#      4: Correct: Your answer is:     22,
#      Correct answer is:                22
#
#      4: Input: SUB(34)           12           10
#      5: Correct: Your answer is:      2,
#      Correct answer is:                2
#
#      5: Input: SLI(42)           12           2
#      6: Correct: Your answer is:      0,
#      Correct answer is:                0
#
#      6: Input: SLL( 0)           12           2
#      7: Correct: Your answer is:     48,
#      Correct answer is:                48
#
#      7: Input: MULTU(25)         10           3
#
#      40: Mul End
#
#      Move Hi
#      43: Correct: Your answer is:      0,
#      Correct answer is:                0
#
#      Move Lo
#      44: Correct: Your answer is:     30,
#      Correct answer is:                30
#
# Simulation End
#

```

讀入 input.txt 後，根據每個 opcode 算出答案，

第一筆為 AND 運算， $12 \& 10 =$

[illegible]

第二筆為 OR 運算， $12 \mid 10 =$

[illegible]

第三筆為 ADD 運算， $12 + 10 =$

[illegible]



[illegible][illegible]




取 `sum` 的最高位 = 0，因此  $12 < 2 = 0$


第六筆為 SLL 運算， $12 \ll 2 =$   
 $0b000000000000000000000000000000001100 \ll$   
 $0b0000000000000000000000000000000010 =$   
 $0b00000000000000000000000000000000110000 = 48$

第七筆為 MUL 運算，使用第二代乘法器， $10 * 3 =$   
 $0b000000000000000000000000000001010 *$   
 $0b00000000000000000000000000000011$

[illegible][illegible]

## (2) Waveform 輸出圖形：





完整波型圖：

各組員分工方式與負責項目：

(1) 分工方式：

組員討論寫法後，一人寫一支程式，其他人透過加註解及撰寫書面報告的方式理解程式，為求所有人都理解程式內容。

(2) 負責項目：

(a) 程式碼：黃乙家、林雨臻、羅海綺

(b) 書面報告：黃乙家、林雨臻、羅海綺

心得感想：

我們認為本次的計組期中專案太晚公告題目內容，因為儘管期中考週結束了，卻仍然有許多科目的 project 也才剛要開始，同時間我們組員中還有人必須準備多益檢定考試、程式考試，以及資結作業等等。

因為還不是非常熟悉 Verilog 的語法，因此在將程式轉換成電路的過程中，我們理解了一段時間。最後我們是由一個對於 Verilog 最熟悉的組員寫最複雜的 module，其他人在那個 module 完成時，負責加上註解與理解 module 內容，最後再整理到書面報告上，也因為這種分工模式，負責製作報告與加註解的組員們可以在一有疑惑時就立馬發問，直到理解。

此次專案中特別的一點是，除了完成程式需要達成的事情之外還加入了一些限制規範，希望我們能去思考如何善用語法，以另一種 model 撰寫而不影響到電路本身的運作，這使我們可以更加理解那些語法的實際作用。雖然專案題目說的這些需求有可能增加程式的複雜度，但這同時可以幫助我們以後在編寫硬體描述語言，想設計自己的電路的時候熟悉基本的概念。

對於 Debugging，我們認為應該要先讓大家學會如何以波形圖來抓出錯誤，可以的話再介紹 modelSim 更多使用方式，因為在業界上有許多 IC 設計公司還是以 ModelSim 作為 Verilog 模擬平台，這樣才能夠幫助大家儘早熟悉編寫 Verilog。

## 六、未來展望

(1) 熟悉 Verilog 語法。

(2) 期望期末專題時對於架構可以更加熟稔。