計算機組織 Midterm Project: ALU Design

112 學年度第2學期

老師:朱守禮 老師

學生:11127132 羅海綺、11127137 黃乙家、11127138 林雨臻

一、背景

為了使學生充分了解,該如何使用 Verilog HDL 與 Modelsim 模擬器,以計算機組織課程講義:

- [1] Chapter 3:Arithmetic for Computers Part 1: ALU (Add/Subtraction)
- [2] Chapter 3: Arithmetic For Computers Part 2: Multiplication and Division
- [3] Chapter 3:Supplement: Verilog Concepts

為基礎,設計 ALU 與乘法器,以供 Final Project 之用。

二、方法

1.功能說明:本 Project 包含 AND, OR, SUB, SLT, SLL, MULTU... 等 7 項功能。

2.設計要求: Datapath 與詳細架構圖(並以 PowerPoint 或 Word 設計繪製)。

(1) ALU:

(a) 設計重點說明:

- ◆ 包含 32-bits AND, OR, ADD, SUB, SLT 等功能。
- ◆ 使用 Gate-Level Modeling 與 Data Flow Modeling(Continuous Assignments), 從 Full Adder 開始,以 Ripple-Carry 的進位方式, 連接 32 個 1-bit ALU Bit Slice。

- ◆ 本模組為組合邏輯(Combinational Logic)。
- (b) Datapath 與詳細架構圖:請參考附錄(CO_ALU.pptx)。

(2) Multiplier:

- (a) 設計重點說明:
 - ◆ 為 32-bits 無號數乘法 Sequential Multiplier,須採用 Second Version Sequential Multiplier 來設計。
 - ◆ 可使用 Always Block 或 Procedure Assignment 來設計,但【不接 受迴圈形式的設計】。
 - ◆ 本模組為循序邏輯(Sequential Logic),因此須以 Clock 訊號同步。
- (b) Datapath 與詳細架構圖:請參考附錄(CO.pptx)。

(3) Shifter:

- (a) 設計重點說明:
 - ◆ 32-bits Barrel Shifter,完成邏輯左移運算。
 - ◆ 以 Data Flow Modeling(Continuous Assignments)完成,不 能直接用 '>>'或'<<' operator,亦不可使用 Always Block 或 Procedure Assignment 來設計。
 - ◆ 以 160 個 Mux 實現 Shifter。
 - ◆ 本模組為組合邏輯(Combinational Logic)。
- (b) Datapath 與詳細架構圖:請參考附錄。

(5) HiLo 暫存器:

- (a) 設計重點說明:
 - ◆ 乘法器計算完後,儲存計算結果之 64-bit 暫存器。
 - ◆ 本模組為循序邏輯(Sequential Logic),因此須以 Clock 訊號同步。
- (b) Datapath 與詳細架構圖:請參考附錄(CO.pptx)。

(5) MUX:

- (a) 設計重點說明:
 - ◆ Data Flow Modeling 設計。
 - ◆ 本模組為組合邏輯(Combinational Logic)。
- (b) Datapath 與詳細架構圖:請參考附錄(CO.pptx)。

(6)ALU Control:

- (a) 設計重點說明:
 - ◆ Data Flow Modeling 設計。
 - ◆ 本模組為組合邏輯(Combinational Logic)。
- (b) Datapath 與詳細架構圖:請參考附錄(CO.pptx)。
- > 以上皆不可包含延遲敘述。
- ▶ 不接受迴圈形式的設計。
- ▶ 不能使用 always@(*)敘述。

程式架構:

TotalALU:

ALUControl

ALU

ALUbit

FullAdder

 $MUX4_1$


Multiplier

Shifter

MUX2_1

HiLo

MUX



三、結果

(1) TotalALU:

```
// 設定時間尺度
       `timescale 1ns/1ns
      // 定義 module TotalALU 可連接的 ports
      module TotalALU( clk, dataA, dataB, Signal, Output, reset );
// 定義哪些 ports 為 input, 哪些為 output
      input reset ;
 6
      input clk ;
 8
      input [31:0] dataA ;
      input [31:0] dataB ;
      input [5:0] Signal;
      output [31:0] Output ;
      wire [31:0] temp ;
14
15
      // 定義各種參數常數(可提升可讀性)
16
      parameter AND = 6'b100100;
      parameter OR = 6'b100101;
      parameter ADD = 6'b100000;
18
      parameter SUB = 6'b100010;
19
      parameter SLT = 6'b101010;
20
21
      parameter SLL = 6'b000010;
23
      parameter MULTU= 6'b011001;
24
25
      parameter MFHI= 6'b010000;
      parameter MFLO= 6'b010010;
26
28
      // 宣告 6 位元 wire, 給 ALUControl 以訊號控制每個 module
      wire [5:0] SignaltoALU ;
29
      wire [5:0] SignaltoSHT ;
      wire [5:0] SignaltoMULTU;
      wire [5:0] SignaltoMUX ;
      // 宣告 32 位元 wire, 為每個 module 的運算結果
      wire [31:0] ALUOut, HiOut, LoOut, ShifterOut;
34
      wire [31:0] dataOut ;
35
      // 32 位元乘法運算的結果為 64 位元
36
37
      wire [63:0] MulAns ;
     // 將 wire 接給每個 module
   41
43
45
46
     // 把多丁器的輸出設給最終輸出
48
     assign Output = dataOut ;
    endmodule
```

(2) ALUControl:

```
// 設定時間尺度
     `timescale 1ns/1ns
     // 定義 module ALUControl 可連接的 ports
     module ALUControl( clk, Signal, SignaltoALU, SignaltoSHT, SignaltoMULTU, SignaltoMUX );
     // 定義哪些 ports 為 input, 哪些為 output
     input clk ;
     input [5:0] Signal ;
     output [5:0] SignaltoALU ;
     output [5:0] SignaltoSHT ;
     output [5:0] SignaltoMULTU ;
10
     output [5:0] SignaltoMUX ;
     // 宣告 6 位元與 7 位元的暫存器
     reg [5:0] temp ;
     reg [6:0] counter ;
17
      一// 定義參數常數(可提升可讀性)
      1// Signal (6-bits)
18
19
        parameter AND = 6'b100100; //
                                           AND : 36
        parameter OR = 6'b100101; //
20
                                           OR : 37
21
        parameter ADD = 6'b100000; //
                                           ADD : 32
        parameter SUB = 6'b100010; //
                                           SUB : 34
22
23
        parameter SLT = 6'b101010; //
                                           SLT : 42
        parameter SLL = 6'b0000000; //
24
                                           SLL : 00
25
        parameter MULTU= 6'b011001; //
                                          MULTU: 25
26
27
       // 每當 Signal 有變化時,驅動以下電路
28
       always@ ( Signal )
29
      -begin
30
         if ( Signal == MULTU )
31
         begin
32
            // 若當前訊號為乘法運算, 初始化 counter 為 0
            counter = 0;
33
34
          end
35
      end
      // 定義電路以 clk 正緣觸發
38
       always@( posedge clk )
39
     begin
           // 將 temp 設為 Signal 的值
40
41
           temp = Signal ;
           if ( Signal == MULTU )
42
43
          begin
              // 若當前訊號為乘法運算,將 counter + 1
44
45
              counter = counter + 1 ;
46
              if ( counter == 32 )
47
              begin
                  // 若 counter 為 32, 將 temp 設為 0b111111 以開啟 HiLo 的輸出
48
49
                  temp = 6'b111111 ; // Open HiLo reg for Mul
                  counter = 0 ; // 將 counter 重置為 0
50
51
               end
52
           end
53
54
      end
```

```
// 將要給每個 module 的訊號設為 temp
sassign SignaltoALU = temp;
sassign SignaltoSHT = temp;
sassign SignaltoMULTU = temp;
assign SignaltoMUX = temp;
assign SignaltoMUX = temp;
endmodule
```

(3) ALU:

```
// 設定時間尺度
                                    `timescale 1ns/1ns
                                  // 定義 module ALU 可連接的 ports
     4
                                  module ALU(dataA, dataB, Signal, dataOut, reset);
    5
     6
                                  // 定義哪些 ports 為 input, 哪些為 output
                                  input [31:0] dataA;
    8
                                  input [31:0] dataB;
    9
                                  input [5:0] Signal;
10
                                  output [31:0] dataOut;
11
                                  input reset;
12
13
                                  // 宣告兩 wire, cout 為 32 位元, set 為一位元
14
                                  wire [31:0] cout;
15
                                  wire set, bitInvert;
                        // Signal (6-bits)
17
18
                               └// 定義各種參數常數 (可提高可讀性)
                              parameter AND = 6'b100100; // AND : 36
parameter OR = 6'b100101; // OR : 37
parameter ADD = 6'b100000; // ADD : 32
parameter SUB = 6'b100010; // SUB : 34
parameter SLT = 6'b101010; // SLT : 42
19
20
21
22
23
           // 因為是 32-bit 運算 第 32 個 ALU 單元非經來
ALUDbit alu( a.ddataA[1]), b.ddataB[1]), b.bitInvert(bitInvert), cin(cout[0]), less(b), operation(Signal), dataOut(dataOut[0]), set(), cout(cout[0]);
ALUDbit alu( a.ddataA[1]), b.ddataB[1]), b.bitInvert(bitInvert), cin(cout[0]), less(b), operation(Signal), dataOut(dataOut[1]), set(), cout(cout[1]);
ALUDbit alu( a.ddataA[1]), b.ddataB[2]), b.bitInvert(bitInvert), cin(cout[1]), less(b), operation(Signal), dataOut(dataOut[1]), set(), cout(cout[2]);
ALUDbit alu( a.ddataA[1]), b.ddataB[2]), b.bitInvert(bitInvert), cin(cout[2]), less(b), operation(Signal), dataOut(dataOut[1]), set(), cout(cout[2]);
ALUDbit alu( a.ddataA[1]), b.ddataB[2]), b.bitInvert(bitInvert), cin(cout[4]), less(b), operation(Signal), dataOut(dataOut[1]), set(), cout(cout[3]);
ALUDbit alu( a.ddataA[1]), b.ddataB[2]), b.bitInvert(bitInvert), cin(cout[4]), less(b), operation(Signal), dataOut(dataOut[1]), set(), cout(cout[3]);
ALUDbit alu( a.ddataA[1]), b.ddataB[2]), b.bitInvert(bitInvert), cin(cout[4]), less(b), operation(Signal), dataOut(dataOut[1]), set(), cout(cout[7]);
ALUDbit alu( a.ddataA[1]), b.ddataB[2]), b.bitInvert(bitInvert), cin(cout[2]), less(b), operation(Signal), dataOut(dataOut[2]), set(), cout(cout[7]);
ALUDbit alu( a.ddataA[1]), b.ddataB[2]), b.bitInvert(bitInvert), cin(cout[2]), less(b), operation(Signal), dataOut(dataOut[2]), set(), cout(cout[2]);
ALUDbit alu( a.ddataA[2]), b.ddataB[2]), b.bitInvert(bitInvert), cin(cout[2]), less(b), operation(Signal), dataOut(dataOut[2]), set(), cout(cout[2]);
ALUDbit alu( a.ddataA[2]), b.ddataB[2]), b.bitInvert(bitInvert), cin(cout[2]), less(b), operation(Signal), dataOut(dataOut[2]), set(), cout(cout[2]);
ALUDbit alu( a.ddataA[2]), b.ddataB[2]), b.bitInvert(bitInvert), cin(cout[2]), less(b), operation(Signal), dataOut(dataOut[2]), set(), cout(cout[2]);
ALUDbit alu( a.ddataA[2]), b.ddataB[2]), b.bitInvert(bitInvert), cin(cout[2]), less(b), operation(Signal), dataOut(dataOut[2]), set(), cout(cout[2]);
ALUDbit alu( a.ddataA[2]), b.ddataB[2]), b.bitInvert(bitInver
```

(4) ALUbit:

```
// 設定時間尺度
        `timescale 1ns/1ns
       // 定義 module ALUbit 可連接的 ports
       module ALUbit( a, b, bitInvert, cin, less, operation, dataOut, set, cout );
     □// 1 bit ALU
□// 定義哪些 ports 為 input, 哪些為 output
      input a, b, bitInvert, cin, less;
input [5:0] operation;
8
       output dataOut, set, cout;
       // 定義 wire 以連接每個 module
       wire cin;
       wire andOut, orOut, xorOut;
14
       // 分別對 a, b 進行 AND, OR 運算
16
       and(andOut, a, b);
       or(orOut, a, b);
// 將 b 與 bitInvert 運算, 若 bitInvert 為 1, 則會將 b 進行 invert( 1 變 0, 0 變 1 )
19
      xor(xorOut, bitInvert, b);
       // 把 a 與處理過的 b 給加法器運算
       FullAdder U_FA( .a(a), .b(xorOut), .cin(cin), .sum(set), .cout(cout) ); // 多工器以 operation 判斷要哪個運算的結果
      MUX4 1 U Mux4 1 ( .out(dataOut), .in0(andOut), .in1(orOut), .in2(set), .in3(less), .sel(operation));
    endmodule
```

(5) FullAdder:

```
// 設定時間尺度
 2
        `timescale 1ns/1ns
       // 定義 module FullAdder 可連接的 ports
 3
 4
       module FullAdder( a, b, cin, sum, cout );
 5
       // 定義哪些 ports 為 input, 哪些為 output
 6
       input a, b, cin;
 7
       output sum, cout;
 8
       // 根據加法器運算, sum 為 a XOR b XOR cin
 9
       assign sum = a ^ b ^ cin;
10
       // cout 為 ( a AND b ) OR ( ( A XOR B ) AND cin )
11
       assign cout = (a & b) | ((a ^ b) & cin);
12
13
     endmodule
```

(6) MUX4_1:

```
// 定義 module MUX4_1 可連接的 ports
module MUX4_1(out, in3, in2, in1, in0, sel);
// 定義哪些 ports 為 input, 哪些為 output
output out;
input in3, in2, in1, in0;
input [5:0]sel;

wire out;

// Continuous assignent
// 根據 sel 選擇要輸出 in0 還是 in1 還是 in2 還是 in3
assign out = (sel==6'b100100) ? in0 : (sel==6'b100101) ? in1 : (sel==6'b100000 || sel==6'b100010) ? in2 : in3;
endmodule
```

(7) Multiplier:

```
// 設正時间尺度
       `timescale 1ns/1ns
      // 定義哪些 ports 為 input, 哪些為 output
      module Multiplier( clk, dataA, dataB, Signal, dataOut, reset ); // 2nd Multiplier
 4
      // 定義哪些 ports 為 input, 哪些為 output
      input clk ;
      input reset ;
8
9
      input [31:0] dataA ; // Multiplicand
      input [31:0] dataB ;
      input [5:0] Signal ;
      output reg [63:0] dataOut ;
13
      // 宣告兩暫存器, product 為 64 位元, 乘數與被乘數 為 32 位元
14
15
      reg [63:0] product;
16
      reg [31:0] multiply, multiplicand;
      parameter MULTU = 6'b011001;
17
18
     parameter OUT = 6'b111111;
20
     // 每當 dataA 有變化時,將被乘數設為 dataA 的值
21
       always@ (dataA)
     begin
22
23
       multiplicand = dataA;
      end
24
25
      // 每當 dataB 有變化時,將乘數設為 dataB 的值
26
27
       always@ (dataB)
28
     begin
29
      multiply = dataB;
30
      end
32
    // 定義電路以 clk 或 reset 正緣觸發
      always@( posedge clk or reset )
33
34
    -begin
          // 當 reset 為 1 時,將 product 設為 0
36
          if ( reset )
          product <= 64'd0 ;
end</pre>
          begin
39
40
41
          else
42
          begin
43
             case ( Signal )
             MULTU :
44
45
             begin
                  // 若未到達 32 次, 判斷乘數第 0 位是否為 1, 如果是則將被乘數加到 product 左半部
46
47
                  if (multiply[0] == 1'b1)
48
                 begin
                    product[63:32] = product[63:32] + multiplicand;
49
50
                  end
51
                  // 將乘積與乘數右移 1 位元
52
                 product = product >> 1;
53
                 multiply = multiply >> 1;
54
              end
55
              OUT :
56
              begin
                 // 當 32 次做完後, 把結果給 dataOut
57
58
                 dataOut = product ;
59
              end
60
              endcase
          end
61
62
63
    endmodule
64
```

(8) Shifter:

```
// 設定時間尺度
         timescale 1ns/1ns
        // 定義 module Shifter 可連接的 ports
        module Shifter ( dataA, dataB, Signal, dataOut, reset );
        // 定義哪些 ports 為 input, 哪些為 output
        input reset ;
        input [31:0] dataA ;
        input [31:0] dataB ;
        input [5:0] Signal ;
        output [31:0] dataOut ;
      □// orginal reg, reg only can used in always block and initial block, combinational block can't use reg □// 宣告 Barrel Shifter 五層的輸出為 wire
14
        wire [31:0] temp, temp1, temp2, temp3, temp4;
        // 定義參數堂數
16
     parameter SLL = 6'b0000000;
19
         \label{eq:mux2_1mux1_0} \texttt{MUX2}\_1 \ \texttt{mux1}\_0 \ ( \ .in0 \ (\texttt{dataA[31]}) \ , \ .in1 \ (\texttt{dataA[30]}) \ , \ .sel \ (\texttt{dataB[0]}) \ , \ .out \ (\texttt{temp[31]}) \ ) \ ;
         MUX2_1 mux1_1( .in0(dataA[30]), .in1(dataA[29]), .sel(dataB[0]), .out(temp[30]));
20
21
         MUX2_1 mux1_2( .in0(dataA[29]), .in1(dataA[28]), .sel(dataB[0]), .out(temp[29]));
         MUX2_1 mux1_3( .in0(dataA[28]), .in1(dataA[27]), .sel(dataB[0]), .out(temp[28]) );
         MUX2_1 mux1_4( .in0(dataA[27]), .in1(dataA[26]), .sel(dataB[0]), .out(temp[27]) );
MUX2_1 mux1_5( .in0(dataA[26]), .in1(dataA[25]), .sel(dataB[0]), .out(temp[26]) );
24
          \label{eq:mux2_1 mux1_6} \texttt{MUX2\_1 mux1\_6} ( .in0(dataA[25]) , .in1(dataA[24]) , .sel(dataB[0]) , .out(temp[25]) ); 
26
         MUX2_1 mux1_8( .in0(dataA[23]), .in1(dataA[22]), .sel(dataB[0]), .out(temp[23]) );
27
         \label{eq:mux2_1mux1_9} \texttt{MUX2\_1 mux1\_9} ( .in0(dataA[22]), .in1(dataA[21]), .sel(dataB[0]), .out(temp[22]) );
28
          \label{eq:mux2_1}  \mbox{MUX2$^{-1}$ mux1$^{-10}( .in0(dataA[21]), .in1(dataA[20]), .sel(dataB[0]), .out(temp[21]));} 
29
        MUX2_1 mux1_11( .in0(dataA[20]), .in1(dataA[19]), .sel(dataB[0]), .out(temp[20]) );
MUX2_1 mux1_12( .in0(dataA[19]), .in1(dataA[18]), .sel(dataB[0]), .out(temp[19]) );
MUX2_1 mux1_13( .in0(dataA[18]), .in1(dataA[17]), .sel(dataB[0]), .out(temp[18]) );
30
         MUX2_1 mux1_14( .in0(dataA[17]), .in1(dataA[16]), .sel(dataB[0]), .out(temp[17]));
34
         MUX2_1 mux1_15( .in0(dataA[16]), .in1(dataA[15]), .sel(dataB[0]), .out(temp[16]));
35
         MUX2_1 mux1_16( .in0(dataA[15]), .in1(dataA[14]), .sel(dataB[0]), .out(temp[15]));
         MUX2_1 mux1_17( .in0(dataA[14]), .in1(dataA[13]), .sel(dataB[0]), .out(temp[14]) );
MUX2_1 mux1_18( .in0(dataA[13]), .in1(dataA[12]), .sel(dataB[0]), .out(temp[13]) );
36
         MUX2_1 mux1_19( .in0(dataA[12]), .in1(dataA[11]), .sel(dataB[0]), .out(temp[12]));
MUX2_1 mux1_20( .in0(dataA[11]), .in1(dataA[10]), .sel(dataB[0]), .out(temp[11]));
38
39
40
         \label{eq:mux2_1} \texttt{MUX2_1} \ \texttt{mux1_21(.in0(dataA[10]),.in1(dataA[9]),.sel(dataB[0]),.out(temp[10]))};
         41
42
         \label{eq:mux2_1 mux1_23} $$ MUX2_1 \ mux1_23( .in0(dataA[8]), .in1(dataA[7]), .sel(dataB[0]), .out(temp[8]) $$
         MUX2_1 mux1_24( .in0(dataA[7]), .in1(dataA[6]), .sel(dataB[0]), .out(temp[7]) );
MUX2_1 mux1_25( .in0(dataA[6]), .in1(dataA[5]), .sel(dataB[0]), .out(temp[6]) );
43
44
         MUX2_1 mux1_26( .in0(dataA[5]), .in1(dataA[4]), .sel(dataB[0]), .out(temp[5]) );
45
         MUX2_1 mux1_27( .in0(dataA[4]), .in1(dataA[3]), .sel(dataB[0]), .out(temp[4]) );
46
47
         MUX2_1 mux1_29( .in0(dataA[2]), .in1(dataA[1]), .sel(dataB[0]), .out(temp[2]));
48
         MUX2_1 mux1_30( .in0(dataA[1]), .in1(dataA[0]), .sel(dataB[0]), .out(temp[1]) );
MUX2_1 mux1_31( .in0(dataA[0]), .in1(1'b0), .sel(dataB[0]), .out(temp[0]) );
49
50
```

```
// 第二層, 2 位元左移
          MUX2_1 mux2_0( .in0(temp[31]), .in1(temp[29]), .sel(dataB[1]), .out(temp1[31]) );
          MUX2 1 mux2 1( .in0(temp[30]), .in1(temp[28]), .sel(dataB[1]), .out(temp1[30]));
          MUX2_1 mux2_2( .in0(temp[29]), .in1(temp[27]), .sel(dataB[1]), .out(temp1[29]) );
          MUX2_1 mux2_3( .in0(temp[28]), .in1(temp[26]), .sel(dataB[1]), .out(temp1[28]) );
MUX2_1 mux2_4( .in0(temp[27]), .in1(temp[25]), .sel(dataB[1]), .out(temp1[27]) );
          MUX2_1 mux2_5( .in0(temp[26]), .in1(temp[24]), .sel(dataB[1]), .out(temp1[26]));
          MUX2_1 mux_6(.in0(temp[25]), .in1(temp[23]), .sel(dataB[1]), .out(temp1[25]));
          MUX2_1 mux2_7( .in0(temp[24]), .in1(temp[22]), .sel(dataB[1]), .out(temp1[24]) );
MUX2_1 mux2_8( .in0(temp[23]), .in1(temp[21]), .sel(dataB[1]), .out(temp1[23]) );
 60
 61
          MUX2 1 mux2 9( .in0(temp[22]), .in1(temp[20]), .sel(dataB[1]), .out(temp1[22]));
 63
          MUX2_1 mux2_10( .in0(temp[21]), .in1(temp[19]), .sel(dataB[1]), .out(temp1[21]));
           \label{eq:mux2_1} \texttt{MUX2\_1} \ \ \texttt{mux2\_11(.in0(temp[20]),.in1(temp[18]),.sel(dataB[1]),.out(temp1[20])); } 
 64
          MUX2_1 mux2_12( .in0(temp[19]), .in1(temp[17]), .sel(dataB[1]), .out(temp1[19]) );
MUX2_1 mux2_13( .in0(temp[18]), .in1(temp[16]), .sel(dataB[1]), .out(temp1[18]) );
 65
 66
 67
          MUX2_1^2 mux2_1^4 ( .in0 (temp[17]), .in1 (temp[15]), .sel(dataB[1]), .out(temp1[17]));
          MUX2_1 mux2_15( .in0(temp[16]), .in1(temp[14]), .sel(dataB[1]), .out(temp1[16]));
          MUX2_1 mux2_16(.in0(temp[15]), .in1(temp[13]), .sel(dataB[1]), .out(temp1[15]));
 69
          MUX2_1 mux2_17( .in0(temp[14]), .in1(temp[12]), .sel(dataB[1]), .out(temp1[14]) );
MUX2_1 mux2_18( .in0(temp[13]), .in1(temp[11]), .sel(dataB[1]), .out(temp1[13]));
 71
          MUX2_1 mux2_19( .in0(temp[12]), .in1(temp[10]), .sel(dataB[1]), .out(temp1[12]) );
MUX2_1 mux2_20( .in0(temp[11]), .in1(temp[9]), .sel(dataB[1]), .out(temp1[11]) );
 74
          MUX2_1 mux2_21( .in0(temp[10]), .in1(temp[8]), .sel(dataB[1]), .out(temp1[10]));
          MUX2_1 mux2_22( .in0(temp[9]), .in1(temp[7]), .sel(dataB[1]), .out(temp1[9]));
 76
          MUX2_1 mux2_23( .in0(temp[8]), .in1(temp[6]), .sel(dataB[1]), .out(temp1[8]) );
          MUX2_1 mux2_24( .in0(temp[7]), .in1(temp[5]), .sel(dataB[1]), .out(temp1[7]) );
MUX2_1 mux2_25( .in0(temp[6]), .in1(temp[4]), .sel(dataB[1]), .out(temp1[6]));
 77
 78
          MUX2_1 mux2_26( .in0(temp[5]), .in1(temp[3]), .sel(dataB[1]), .out(temp1[5]) );
          MUX2_1 mux2_27 ( .in0(temp[4]), .in1(temp[2]), .sel(dataB[1]), .out(temp1[4]));
          MUX2 1 mux2 29( .in0(temp[3]), .in1(temp[0]), .sel(dataB[1]), .out(temp1[3]));
MUX2 1 mux2 29( .in0(temp[2]), .in1(temp[0]), .sel(dataB[1]), .out(temp1[2]));
MUX2 1 mux2 30( .in0(temp[1]), .in1(1'b0), .sel(dataB[1]), .out(temp1[1]));
MUX2 1 mux2 31( .in0(temp[0]), .in1(1'b0), .sel(dataB[1]), .out(temp1[0]));
 81
 83
 84
          // 第三層, 4 位元左移
 86
          MUX2_1 mux3_0( .in0(temp1[31]), .in1(temp1[27]), .sel(dataB[2]), .out(temp2[31]));
 87
          MUX2_1 mux3_1(.in0(temp1[30]), .in1(temp1[26]), .sel(dataB[2]), .out(temp2[30]));
          MUX2_1 mux3_2 (.in0(temp1[29]), .in1(temp1[25]), .sel(dataB[2]), .out(temp2[29]));
 90
          MUX2_1^2 mux3_3^3 ( .in0(temp1[28]), .in1(temp1[24]), .sel(dataB[2]), .out(temp2[28]));
 91
          MUX2_1 mux3_4( .in0(temp1[27]), .in1(temp1[23]), .sel(dataB[2]), .out(temp2[27]));
 92
          MUX2_1^2 mux3_5^2 (.in0(temp1[26]), .in1(temp1[22]), .sel(dataB[2]), .out(temp2[26]));
 93
          MUX2 1 mux3 6( .in0(temp1[25]), .in1(temp1[21]), .sel(dataB[2]), .out(temp2[25]));
          MUX2_1 mux3_7( .in0(temp1[24]), .in1(temp1[20]), .sel(dataB[2]), .out(temp2[24]));
MUX2_1 mux3_8( .in0(temp1[23]), .in1(temp1[19]), .sel(dataB[2]), .out(temp2[23]));
MUX2_1 mux3_9( .in0(temp1[22]), .in1(temp1[18]), .sel(dataB[2]), .out(temp2[22]));
 94
 95
 96
 97
          MUX2_1 mux3_10( .in0(temp1[21]), .in1(temp1[17]), .sel(dataB[2]), .out(temp2[21]) );
           \label{eq:mux2_1} $$ \text{MUX2}_1$ mux3_11( .in0(temp1[20]), .in1(temp1[16]), .sel(dataB[2]), .out(temp2[20])); } 
 98
          MUX2_1 mux3_12( .in0(temp1[19]), .in1(temp1[15]), .sel(dataB[2]), .out(temp2[19]));
MUX2_1 mux3_13( .in0(temp1[18]), .in1(temp1[14]), .sel(dataB[2]), .out(temp2[18]));
 99
          MUX2_1 mux3_14( .in0(temp1[17]), .in1(temp1[13]), .sel(dataB[2]), .out(temp2[17]) );
          MUX2_1 mux3_15( .in0(temp1[16]), .in1(temp1[12]), .sel(dataB[2]), .out(temp2[16]));
          MUX2_1^2 mux3_1^26(.in0(temp1[15]),.in1(temp1[11]),.sel(dataB[2]),.out(temp2[15]));
104
          MUX2_1 mux3_17( .in0(temp1[14]), .in1(temp1[10]), .sel(dataB[2]), .out(temp2[14]) );
          MUX2_1 mux3_18( .in0(temp1[13]), .in1(temp1[9]), .sel(dataB[2]), .out(temp2[13]));
          MUX2_1 mux3_19( .in0(temp1[12]), .in1(temp1[8]), .sel(dataB[2]), .out(temp2[12]));
          MUX2_1 mux3_20( .in0(temp1[11]), .in1(temp1[7]), .sel(dataB[2]), .out(temp2[11]) );
MUX2_1 mux3_21( .in0(temp1[10]), .in1(temp1[6]), .sel(dataB[2]), .out(temp2[10]) );
          MUX2_1 mux3_22( .in0(temp1[9]), .in1(temp1[5]), .sel(dataB[2]), .out(temp2[9]));
MUX2_1 mux3_23( .in0(temp1[8]), .in1(temp1[4]), .sel(dataB[2]), .out(temp2[8]));
109
          MUX2_1 mux3_24( .in0(temp1[7]), .in1(temp1[3]), .sel(dataB[2]), .out(temp2[7]));
          MUX2_1 mux3_25( .in0(temp1[6]), .in1(temp1[2]), .sel(dataB[2]), .out(temp2[6]));
MUX2_1 mux3_26( .in0(temp1[5]), .in1(temp1[1]), .sel(dataB[2]), .out(temp2[5]));
          114
          MUX2_1 mux3_28( .in0(temp1[3]), .in1(1'b0), .sel(dataB[2]), .out(temp2[3]));
          MUX2_1 mux3_29( .in0(temp1[2]), .in1(1'b0), .sel(dataB[2]), .out(temp2[2]) );
116
          MUX2_1 mux3_30( .in0(temp1[1]), .in1(1'b0), .sel(dataB[2]), .out(temp2[1]) );
MUX2_1 mux3_31( .in0(temp1[0]), .in1(1'b0), .sel(dataB[2]), .out(temp2[0]) );
117
118
```

```
// 第四層, 8 位元左移
            MUX2_1 mux4_0( .in0(temp2[31]), .in1(temp2[23]), .sel(dataB[3]), .out(temp3[31]));
            MUX2_1^2 mux4_1^2 (.in0(temp2[30]), .in1(temp2[22]), .sel(dataB[3]), .out(temp3[30]));
            MUX2_1 mux4_2( .in0(temp2[29]), .in1(temp2[21]), .sel(dataB[3]), .out(temp3[29]));
            MUX2 1 mux4 3 ( .in0(temp2[28]), .in1(temp2[20]), .sel(dataB[3]), .out(temp3[28]) ); MUX2 1 mux4 4 ( .in0(temp2[27]), .in1(temp2[19]), .sel(dataB[3]), .out(temp3[27]) );
124
            MUX2_1 mux4_5( .in0(temp2[26]), .in1(temp2[18]), .sel(dataB[3]), .out(temp3[26]));
127
            MUX2_1 mux4_6( .in0(temp2[25]), .in1(temp2[17]), .sel(dataB[3]), .out(temp3[25]));
            MUX2_1 mux4_7( .in0(temp2[24]), .in1(temp2[16]), .sel(dataB[3]), .out(temp3[24]));
           MUX2 1 mux4 8 ( .in0(temp2[23]), .in1(temp2[15]), .sel(dataB[3]), .out(temp3[23]));
MUX2 1 mux4 9 ( .in0(temp2[22]), .in1(temp2[14]), .sel(dataB[3]), .out(temp3[22]));
           MUX2_1 mux4_10( .in0(temp2[21]), .in1(temp2[13]), .sel(dataB[3]), .out(temp3[21]));
MUX2_1 mux4_11( .in0(temp2[20]), .in1(temp2[12]), .sel(dataB[3]), .out(temp3[20]));
131
132
           MUX2_1 mux4_12( .in0(temp2[19]), .in1(temp2[11]), .sel(dataB[3]), .out(temp3[19]) );
MUX2_1 mux4_13( .in0(temp2[18]), .in1(temp2[10]), .sel(dataB[3]), .out(temp3[18]) );
134
            MUX2_1 mux4_14( .in0(temp2[17]), .in1(temp2[9]), .sel(dataB[3]), .out(temp3[17]));
           MUX2_1 mux4_15( .in0(temp2[16]), .in1(temp2[8]), .sel(dataB[3]), .out(temp3[16]));
MUX2_1 mux4_16( .in0(temp2[15]), .in1(temp2[7]), .sel(dataB[3]), .out(temp3[15]));
137
           MUX2_1 mux4_17( .in0(temp2[14]), .in1(temp2[6]), .sel(dataB[3]), .out(temp3[14]) );
MUX2_1 mux4_18( .in0(temp2[13]), .in1(temp2[5]), .sel(dataB[3]), .out(temp3[13]));
           MUX2_1 mux4_19( .in0(temp2[12]), .in1(temp2[4]), .sel(dataB[3]), .out(temp3[12]) );
MUX2_1 mux4_20( .in0(temp2[11]), .in1(temp2[3]), .sel(dataB[3]), .out(temp3[11]) );
140
141
142
            MUX2 1 mux4 22 ( .in0(temp2[9]), .in1(temp2[1]), .sel(dataB[3]), .out(temp3[9]));
MUX2 1 mux4 23 ( .in0(temp2[8]), .in1(temp2[0]), .sel(dataB[3]), .out(temp3[8]));
143
144
145
            MUX2_1 mux4_24( .in0(temp2[7]), .in1(1'b0), .sel(dataB[3]), .out(temp3[7]));
            MUX2_1 mux4_25( .in0(temp2[6]), .in1(1'b0), .sel(dataB[3]), .out(temp3[6]) );
146
147
            MUX2_1 mux4_26(.in0(temp2[5]), .in1(1'b0), .sel(dataB[3]), .out(temp3[5]));
            MUX2_1 mux4_27( .in0(temp2[4]), .in1(1'b0), .sel(dataB[3]), .out(temp3[4]) );
148
            MUX2_1 mux4_28( .in0(temp2[3]), .in1(1'b0), .sel(dataB[3]), .out(temp3[3]));
149
150
            MUX2_1 mux4_29( .in0(temp2[2]), .in1(1'b0), .sel(dataB[3]), .out(temp3[2]) );
           MUX2_1 mux4_31( .in0(temp2[1]), .in1(1'b0), .sel(dataB[3]), .out(temp3[1]));
MUX2_1 mux4_31( .in0(temp2[0]), .in1(1'b0), .sel(dataB[3]), .out(temp3[0]));
151
152
            // 第五層, 16 位元左移
            MUX2 1 mux5 0( .in0(temp3[31]), .in1(temp3[15]), .sel(dataB[4]), .out(temp4[31]) );
           MUX2_1 mux5_1( .in0(temp3[31]), .in1(temp3[14]), .sel(dataB[4]), .out(temp4[30]));
MUX2_1 mux5_2( .in0(temp3[29]), .in1(temp3[13]), .sel(dataB[4]), .out(temp4[29]));
MUX2_1 mux5_3( .in0(temp3[28]), .in1(temp3[12]), .sel(dataB[4]), .out(temp4[28]));
MUX2_1 mux5_3( .in0(temp3[28]), .in1(temp3[12]), .sel(dataB[4]), .out(temp4[28]));
158
            MUX2 1 mux5 4 ( .in0(temp3[27]), .in1(temp3[11]), .sel(dataB[4]), .out(temp4[27]));
MUX2 1 mux5 5 ( .in0(temp3[26]), .in1(temp3[10]), .sel(dataB[4]), .out(temp4[26]));
160
            MUX2_1 mux5_6( .in0(temp3[25]), .in1(temp3[9]), .sel(dataB[4]), .out(temp4[25]));
MUX2_1 mux5_7( .in0(temp3[24]), .in1(temp3[8]), .sel(dataB[4]), .out(temp4[24]));
161
162
            MUX2_1 mux5_8( .in0(temp3[23]), .in1(temp3[7]), .sel(dataB[4]), .out(temp4[23]));
MUX2_1 mux5_9( .in0(temp3[22]), .in1(temp3[6]), .sel(dataB[4]), .out(temp4[22]));
164
            MUX2_1 mux5_10( .in0(temp3[21]), .in1(temp3[5]), .sel(dataB[4]), .out(temp4[21]));
MUX2_1 mux5_11( .in0(temp3[20]), .in1(temp3[4]), .sel(dataB[4]), .out(temp4[20]));
167
            MUX2_1^2 mux5_1^2 (.in0(temp3[19]), .in1(temp3[3]), .sel(dataB[4]), .out(temp4[19]));
            MUX2_1 mux5_14( .in0(temp3[17]), .in1(temp3[1]), .sel(dataB[4]), .out(temp4[17]));
MUX2_1 mux5_15( .in0(temp3[16]), .in1(temp3[0]), .sel(dataB[4]), .out(temp4[16]));
MUX2_1 mux5_16( .in0(temp3[15]), .in1(1'b0), .sel(dataB[4]), .out(temp4[15]));
171
172
            MUX2_1 mux5_17( .in0(temp3[14]), .in1(1'b0), .sel(dataB[4]), .out(temp4[14]) );
            MUX2_1 mux5_18( .in0(temp3[13]), .in1(1'b0), .sel(dataB[4]), .out(temp4[13]) );
MUX2_1 mux5_19( .in0(temp3[12]), .in1(1'b0), .sel(dataB[4]), .out(temp4[12]) );
174
            MUX2_1 mux5_20( .in0(temp3[11]), .in1(1'b0), .sel(dataB[4]), .out(temp4[11]) );
            MUX2_1 mux5_21( .in0(temp3[10]), .in1(1'b0), .sel(dataB[4]), .out(temp4[10])
176
            MUX2 1 mux5 22( .in0(temp3[9]), .in1(1'b0), .sel(dataB[4]), .out(temp4[9]));

MUX2 1 mux5 23( .in0(temp3[8]), .in1(1'b0), .sel(dataB[4]), .out(temp4[8]));

MUX2 1 mux5 24( .in0(temp3[7]), .in1(1'b0), .sel(dataB[4]), .out(temp4[7]));
177
179
            MUX2_1 mux5_25( .in0(temp3[6]), .in1(1'b0), .sel(dataB[4]), .out(temp4[6]));
            MUX2_1 mux5_26(.in0(temp3[5]), .in1(1'b0), .sel(dataB[4]), .out(temp4[5]));
            \label{eq:mux2_1} \texttt{MUX2\_1} \ \texttt{mux5\_27} \ ( \ .in0 \ (\texttt{temp3[4]}) \ , \ .in1 \ (\texttt{1'b0}) \ , \ .sel \ (\texttt{dataB[4]}) \ , \ .out \ (\texttt{temp4[4]}) \ ) \ ;
            MUX2_1 mux5_28( .in0(temp3[3]), .in1(1'b0), .sel(dataB[4]), .out(temp4[3]));
            MUX2 1 mux5 29( .in0(temp3[2]), .in1(1'b0), .sel(dataB[4]), .out(temp4[2]));

MUX2 1 mux5 30( .in0(temp3[1]), .in1(1'b0), .sel(dataB[4]), .out(temp4[1]));
184
            MUX2_1 mux5_31( .in0(temp3[0]), .in1(1'b0), .sel(dataB[4]), .out(temp4[0]));
186
188
             // 若訊號為左移,將 dataOut 設為第五層的輸出
189
             assign dataOut = (Signal == SLL) ? temp4 : 32'b0 ;
190
191
             endmodule
```

(9)MUX2_1:

```
M// 定義 module MUX2 1 可連接的 ports
      module MUX2 1(in0, in1, sel, out);
          // 定義哪些 ports 為 input, 哪些為 output
                 in0, in1;
4
          input
5
          input
                 sel;
6
          output out;
7
          // 根據 sel 選擇要輸出 in1 還是 in0
8
9
          assign out = sel ? in1 : in0;
10
      endmodule
```

(10) HiLo:

```
// 設定時間尺度
      `timescale 1ns/1ns
      // 定義 module HiLo 可連接的 ports
 3
      module HiLo ( clk, MulAns, HiOut, LoOut, reset );
4
      // 定義哪些 ports 為 input, 哪些為 output
 5
 6
      input clk ;
 7
      input reset ;
8
      input [63:0] MulAns ;
9
      output [31:0] HiOut ;
10
      output [31:0] LoOut ;
11
12
      // 定義一個 64 位元暫存器
13
     reg [63:0] HiLo ;
1.5
      // 定義電路以 clk 或 reset 正緣觸發
16
       always@( posedge clk or reset )
17
     -begin
          // 若 reset 為 1, 則 HiLo 設為 0
18
          if ( reset )
19
20
          begin
21
              HiLo = 64'b0;
22
          end
23
24
          else
25
          begin
              // 否則設為乘法運算結果
26
27
              HiLo = MulAns ;
28
          end
29
     end
31
       // 因 32 位元乘法運算後結果為 64 位元,將結果拆成兩半輸出
32
       assign HiOut = HiLo[63:32] ;
33
       assign LoOut = HiLo[31:0] ;
34
35
       endmodule
```

(11) MUX:

```
// 設定時間尺度
  2
        `timescale 1ns/1ns
        // 定義 module MUX 可連接的 ports
  3
        module MUX( ALUOut, HiOut, LoOut, Shifter, Signal, dataOut );
  4
  5
        // 定義哪些 ports 為 input, 哪些為 output
  6
        input [31:0] ALUOut ;
  7
        input [31:0] HiOut ;
  8
        input [31:0] LoOut ;
  9
        input [31:0] Shifter;
 10
        input [5:0] Signal ;
        output [31:0] dataOut ;
 11
 12
13
        reg [31:0] temp ;
 14
        // 定義各種參數常數(可提高可讀性)
 15
         parameter AND = 6'b100100;
 16
         parameter OR = 6'b100101;
 17
         parameter ADD = 6'b100000;
 18
         parameter SUB = 6'b100010;
 19
         parameter SLT = 6'b101010;
 20
 21
         parameter SLL = 6'b0000000;
 22
 23
         parameter MULTU= 6'b011001;
         parameter MFHI= 6'b010000;
 24
 25
         parameter MFLO= 6'b010010;
    ─// 若訊號為 AND, OR, ADD, SUB, 或 SLT, 則將 dataOut 設為 ALU 的輸出
     // 否則若為乘法運算取高位,則將 dataOut 設為 Hi 的值
      // 否則若為乘法運算取低位, 則將 dataOut 設為 Lo 的值
      // 否則若為左移運算, 則將 dataOut 設為 Shifter 的結果
     └// 否則設為 0
     assign dataOut = (Signal == AND || Signal == OR || Signal == ADD || Signal == SUB || Signal == SLT ) ?
     ALUOut
34
      :(Signal == MFHI) ?
      HiOut
36
      : (Signal == MFLO) ?
37
     LoOut
      : (Signal == SLL) ?
      Shifter: 32'b0;
40
      endmodule
41
(12)tbALU:
```

```
`timescale 1ns/ 1ns
       module tb_ALU();
3
           reg clk, rst;
4
           reg[5:0] ctrl;
           reg[31:0] inputA, inputB, ans;
.5
6
           wire[31:0] out;
           integer fp_r, fp_r_ans, eof;
8
           // 產生時脈, 週期:10ns
9
10
           initial begin
               clk = 1'b1;
11
               forever #5 clk = ~clk;
12
13
```

```
15
                  initial begin
 16
                       eof = 0;
 17
                        rst = 1'b1;
 18
                       #10;
                       rst = 1'b0;
 19
 20
 21
                             讀取輸入指令,檔名"input.txt"可自行修改
                             每一行為一筆輸入
 22
                             格式為:控制訊號 InputA InputB
 23
 24
 25
                        fp_r = $fopen( "input.txt", "r" );
 26
                             讀取答案, 檔名"ans.txt"可自行修改
 27
                             每一行為一筆正確答案
 28
 29
                        fp_r_ans = $fopen( "ans.txt", "r" );
 30
 31
                              自此開始模擬ALU並比對輸出結果
                             如結果正確,將輸出:"Correct"
 33
                              不正確將輸出執行結果與正確答案
 34
                             以上輸出的第一個數字為cycle number
 35
 36
 37
                        $display( "Start\n" );
                       eof = $fscanf(fp r ans, "%d", ans);
                       while (eof != -1) begin
39
                             $fscanf(fp_r, "%d%d%d", ctrl, inputA, inputB);
 40
                             $write( "%d: Input: ", $time/10 );
 41
                             if ( ctrl == 6'd36 ) $write( "AND(%d)", ctrl );
 42
                            else if (ctrl == 6'd37) $write("OR(%d)", ctrl);
else if (ctrl == 6'd32) $write("ADD(%d)", ctrl);
else if (ctrl == 6'd34) $write("ADD(%d)", ctrl);
 43
 44
 45
                             else if ( ctrl == 6'd42 ) $write( "SLT(%d) ", ctrl );
 46
                             else if ( ctrl == 6'd0 ) $write( "SLL(%d) ", ctrl );
else if ( ctrl == 6'd25 ) $write( "MULTU(%d) ", ctrl );
 47
 48
49
                             $display( "%d%d", inputA, inputB );
                  if ( ctrl == 32'd25 ) begin
    #330;
$display( "%d: Mul End\n", $time/10 );
                     $display( "
ctrl = 6'd16;
                                                Move Hi" );
                     if ( ans == out )
    $\footnote{\text{sdisplay( "%d: Correct: Your answer is:%d,\n}}
                                                                                                Correct answer is:%d\n", Stime/10, out, ans );
                     | $display( "%d: Correct: Your answer is:%d,\n else | $display( "%d: Wrong Answer: Your answer is:%d,\n $display( " Move Lo" ); ctrl = 6'di8; eof = $fscanf(fp_r_ans, "%d", ans); #10.
                                                                                                               Correct answer is:%d\n", $time/10, out, ans );
                     #10;
if (ans == out)
Sdisplay( "%d: Correct: Your answer is:%d,\n
                                                                                                Correct answer is:%d\n", $time/10, out, ans );
                     else

$display( "%d: Wrong Answer: Your answer is:%d,\n
                                                                                                               Correct answer is:%d\n", $time/10, out, ans );
                     #10;
if (ans == out)
Sdisplay( "%d: Correct: Your answer is:%d,\n
                                                                                                Correct answer is:%d\n", $time/10, out, ans );
                     else $display( "%d: Wrong Answer: Your answer is:%d,\n
                                                                                                               Correct answer is:%d\n", $time/10, out, ans );
                  end
eof = $fscanf(fp r ans, "%d", ans);
81
                    end
82
                    $fclose( fp_r );
                   $fclose( fp_r_ans );
$display( "Simulation End\n" );
83
84
                   $stop();
85
86
88
              TotalALU alu( .clk(clk), .reset(rst), .dataA(inputA),
89
                                .dataB(inputB), .Signal(ctrl), .Output(out));
90
91
         endmodule
```

四、討論

(1) Modelsim 驗證結果:

```
# Start
                  1: Input: AND(36)
                              Correct answer is: 8,
                  2: Correct: Your answer is:
                  3: Input: ADD(32)
                  4: Correct: Your answer is:
                              Correct answer is:
                  4: Input: SUB(34)
                  5: Correct: Your answer is:
                  5: Input: SLT(42)
                  6: Correct: Your answer is:
                              Correct answer is:
                  6: Input: SLL( 0)
                  7: Correct: Your answer is:
                              Correct answer is:
                   7: Input: MULTU(25)
                  40: Mul End
                  Move Hi
                  43: Correct: Your answer is:
                               Correct answer is:
                  Move Lo
                  44: Correct: Your answer is:
                               Correct answer is:
# Simulation End
```

讀入 input.txt 後,根據每個 opcode 算出答案,

第一筆為 AND 運算,12&10 =

第二筆為 OR 運算,12 | 10 =

第三筆為 ADD 運算,12 + 10 =


0b00000000000000000000000000001100 +


0b00000000000000000000000000010110 = 22


取 sum 的最高位 = 0,因此 12 < 2 = 0


第二輪與第一輪相同,第三輪發現乘數第 0 位是 0,因此乘數與乘積直接右移即可,以此類推直到第 32 輪,最後 product =


(2) Waveform 輸出圖形:












五、結論

完整波型圖:



各組員分工方式與負責項目:

(1) 分工方式:

組員討論寫法後,一人寫一支程式,其他人透過加註解及撰寫書面報告 的方式理解程式,為求所有人都理解程式內容。

(2) 負責項目:

- (a) 程式碼: 黃乙家、林雨臻、羅海綺
- (b) 書面報告: 黃乙家、林雨臻、羅海綺

心得感想:

我們認為本次的計組期中專案太晚公告題目內容,因為儘管期中考週結束了, 卻仍然有許多科目的 project 也才剛要開始,同時間我們組員中還有人必須準備 多益檢定考試、程式考試,以及資結作業等等。

因為還不是非常熟悉 Verilog 的語法,因此在將程式轉換成電路的過程中,我們理解了一段時間。最後我們是由一個對於 Verilog 最熟悉的組員寫最複雜的 module,其他人在那個 module 完成時,負責加上註解與理解 module 內容,最後再整理到書面報告上,也因為這種分工模式,負責製作報告與加註解的組員們可以在一有疑惑時就立馬發問,直到理解。

此次專案中特別的一點是,除了完成程式需要達成的事情之外還加入了一些限制規範,希望我們能去思考如何善用語法,以另一種 model 撰寫而不影響到電路本身的運作,這使我們可以更加理解那些語法的實際作用。雖然專案題目說的這些需求有可能增加程式的複雜度,但這同時可以幫助我們以後在編寫硬體描述語言,想設計自己的電路的時候熟悉基本的概念。

對於 Debugging,我們認為應該要先讓大家學會如何以波形圖來抓出錯誤,可以的話再介紹 modelSim 更多使用方式,因為在業界上有許多 IC 設計公司還是以 ModelSim 作為 Verilog 模擬平台,這樣才能夠幫助大家儘早熟悉編寫 Verilog。

六、未來展望

- (1)熟悉 Verilog 語法。
- (2)期望期末專題時對於架構可以更加熟稔。