

中国科学院大学

《计算机组成原理(研讨课)》实验报告

姓名 吴竞宸 学号 2024K8009929022 专业 计算机科学与技术
实验项目编号 2 实验名称 简单功能型处理器设计

- 注 1: 撰写此 Word 格式实验报告后以 PDF 格式保存 SERVE CloudIDE 的 /home/serve-ide/cod-lab/reports 目录下(注意: reports 全部小写)。文件命名规则: prjN.pdf, 其中 prj 和后缀名 pdf 为小写, N 为 1 至 4 的阿拉伯数字。例如: prj1.pdf。PDF 文件大小应控制在 5MB 以内。此外, 实验项目 5 包含多个选做内容, 每个选做实验应提交各自的实验报告文件, 文件命名规则: prj5-projectname.pdf, 其中“-”为英文标点符号的短横线。文件命名举例: prj5-dma.pdf。具体要求详见实验项目 5 讲义。
- 注 2: 使用 git add 及 git commit 命令将实验报告 PDF 文件添加到本地仓库 master 分支, 并通过 git push 推送到实验课 SERVE GitLab 远程仓库 master 分支(具体命令详见实验报告)。
- 注 3: 实验报告模板下列条目仅供参考, 可包含但不限定如下内容。实验报告中无需重复描述讲义中的实验流程。

一、设计成果

1 单周期 MIPS/RISC-V 处理器设计

本人选择设计的是 RISC-V 单周期处理器。通过 ALU、寄存器堆和移位器的实例化复用 prj1 中已实现的内容, 通过 OPCODE 译码确定指令类型, 并通过掩码分情况实现 CPU 功能。按功能进行了代码的分块注释。




图 1: 单周期 CPU 设计图

2 多周期 MIPS/RISC-V 处理器设计

本人选择设计的是 RISC-V 多周期处理器。采用三段式的结构设计有限状态机,使用时序逻辑维护了运算数寄存器、ALU 结果寄存器、MDR、IR 等。并修改掩码逻辑以适应多周期处理器的要求。




图 2: 多周期 RISC-V 处理器状态机

二、 开发成果

1 单周期 MIPS/RISC-V 处理器设计

通过 ALU、寄存器堆和移位器的实例化复用 prj1 中已实现的内容，

```
// Instanitation of Shifter
wire [31:0] Shift_src1;
wire [4:0] Shift_src2;
wire [1:0] Shiftop;
wire [31:0] Shifter_Result;
shifter shifter_i(
    .A (Shift_src1),
    .B (Shift_src2),
    .Shiftop (Shiftop),
    .Result (Shifter_Result)
);
```

通过 OPCODE 译码确定指令类型，

```
wire op_LUI = (opcode == `OPCODE_LUI);
wire op_AUIPC = (opcode == `OPCODE_AUIPC);
wire op_JAL = (opcode == `OPCODE_JAL);
wire op_JALR = (opcode == `OPCODE_JALR);
wire op_BRANCH = (opcode == `OPCODE_BRANCH);
```

```

wire op_LOAD = (opcode == `OPCODE_LOAD);
wire op_STORE = (opcode == `OPCODE_STORE);
wire op_IMM = (opcode == `OPCODE_IMM);
wire op_CALC = (opcode == `OPCODE_CALC);

```

并通过掩码分情况实现 CPU 功能。

```

assign Load_data =
    ({32{funct3 == 3'b000}} & {{24{shifted_read_data[7]}}, shifted_read_data[7:0]}) | // LB
    ({32{funct3 == 3'b001}} & {{16{shifted_read_data[15]}}, shifted_read_data[15:0]}) | // LH
    ({32{funct3 == 3'b010}} & shifted_read_data) | // LW
    ({32{funct3 == 3'b100}} & {24'b0, shifted_read_data[7:0]}) | // LBU
    ({32{funct3 == 3'b101}} & {16'b0, shifted_read_data[15:0]});

```

2 多周期 MIPS/RISC-V 处理器设计

采用三段式的结构设计有限状态机,例状态转移:

```

// States Transference
always @(*)
begin
    case(current_state)
        IF:
            next_state=ID;
        ID:
            next_state=EX;
        EX:
            case(opcode)
                `OPCODE_BRANCH: next_state=IF;
                `OPCODE_JAL, `OPCODE_JALR, `OPCODE_LUI, `OPCODE_AUIPC, `OPCODE_CALC, `OPCODE_IMM:
                    next_state=WB;
                `OPCODE_LOAD, `OPCODE_STORE: next_state=MEM;
                default: next_state=IF;
            endcase
        MEM:
            case(opcode)
                `OPCODE_STORE: next_state=IF;
                `OPCODE_LOAD: next_state=WB;
                default: next_state=IF;
            endcase
        WB:
            next_state=IF;
        default:
            next_state=IF;
    endcase
end

```

使用时序逻辑维护了运算数寄存器、ALU 结果寄存器、MDR、IR 等。

```

always @(posedge clk) begin
    if(rst) begin
        IR <= 32'h00000013; // NOP
    end
    else if(current_state == IF) begin
        IR <= Instruction;
    end
end
end

```

并修改掩码逻辑以适应多周期处理器的要求。例:用 ALU_reg 代替了 ALU_Result。

```

assign Write_strb =
    ({4{op_STORE & (funct3 == 3'b000)}} & (4'b0001 << ALU_reg[1:0])) |
    ({4{op_STORE & (funct3 == 3'b001)}} & (4'b0011 << ALU_reg[1:0])) |
    ({4{op_STORE & (funct3 == 3'b010)}} & 4'b1111);

```

波形图如下所示。




图 3: basic:memcpy 指令波形图

另:助教验收时提出 Address 逻辑有冗余部分,如下所示,经修改后本地逻辑行为仿真显示删除冗余部分没有问题。

```

assign Address =
    ({32{is_IF}} & {pc_reg[31:2], 2'b00}) | // 该行可删除
    ({32{is_MEM}} & {ALU_reg[31:2], 2'b00});

```

三、 学习总结

1 问题总结

- 单周期 MIPS/RISC-V 处理器问题补充。

序号	问题类别	出错模块	问题现象	产生原因	解决办法
1	RTL 语法	开发	编译错误	变量定义位置错误	将变量定义提至代码最前
2	逻辑电路设计	开发	PC 与标准不同	框架没有更新,忽略提示	重新 pull
3	逻辑电路设计	开发	Write_data 错误	逻辑有误	重新设计
4	逻辑综合	调试	src_chk 错误	宏定义未复制到主文件	复制

表 1: 实验问题总结

• 多周期 MIPS/RISC-V 处理器问题补充。

序号	问题类别	出错模块	问题现象	产生原因	解决办法
1	逻辑电路设计	开发	PC 与标准不同	逻辑错误	修改
2	逻辑电路设计	开发	RF_wdata 错误	逻辑错误	修改

表 2: 实验问题总结

2 收获总结

类别	名称	体会	后续计划
亮点	分块设计	便于维护	继续使用
不足	译码较死板	可能没有充分利用 OPCODE 格式	改进

表 3: 收获总结

四、 实验时长

在课后,你花费了大约 15 小时完成此次实验,其中各个阶段的用时如表 4 所示。

步骤	时长(小时)	说明
设计	1	
开发	8	单周期较长,多周期较短
调试	6	单周期较长,多周期较短

表 4: 实验时长