BỘ GIÁO DỤC VÀ ĐÀO TẠO

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP. HCM

KHOA: ĐIỆN – ĐIỆN TỬ

MÔN: THỰC TẬP THIẾT KẾ VI MẠCH VLSI



BÁO CÁO

SCHMITT TRIGGER

GVHD: TS. LÊ MINH THÀNH

SVTH: MSSV:

ĐẶNG HƯNG THỊNH 22119137

Lớp thứ 4 – Tiết 1-6

Tp. Hồ Chí Minh, tháng 02 năm 2025



ĐIỂM SỐ

TIÊU CHÍ	NỘI DUNG	TRÌNH BÀY	TÔNG
ÐIĒM			


NHẬN XÉT		

8.1. Lý thuyết


Bảng 8.1. Bảng trạng thái cổng NOT

A	Y
0	1
1	0

8.1.1. Nguyên lí hoạt động của mạch CMOS inverter



- Khi ngõ vào A=1 khi đó p
mos tắt, nmos bật => kéo xuống đất => Ngõ ra Y=0



- Khi ngõ vào A=0 khi đó p
mos bật, nmos tắt => kéo lên nguồn => Ngõ ra Y=0
- Tỉ lệ W/L trong khoảng 10-20


Bảng 8.2. Bảng thông số tỉ lệ W/L của transistor

Thông số kỹ thuật pmos	Thông số kỹ thuật nmos
- L = 0,13 u	- L = 0,13 u
- $W = 2.6 u$	- W = 1,3 u
- Nf = 1	- Nf = 1
- Nw = 2,6 u	- Nw = 1,3 u

- → Tỉ lệ pmos/nmos = 2
- Trong đó:
- + L: Chiều dài kênh nhỏ, hiệu suất cao nhưng có thể có hiệu ứng kênh ngắn
- + W: Chiều rộng kênh đảm bảo khả năng dẫn dòng điện tốt
- + Nf: Transistor có một ngón tay
- + Nw: Chiều rộng mỗi ngón tay là 2.6 micromet


8.2. Mô phỏng

8.2.1. Sơ đồ nguyên lý




Hình 8.1. Schematic của cổng NOT trên Cadence


8.2.2. Bảng thông số transistor (W, L, nhiệt độ)




Hình 8.2. Bảng thông số của pmos



Hình 8.3. Bảng thông số nmos



Hình 8.4. Nhiệt độ mặc định 27°C Cấp nguồn, tín hiệu (V_{DD}, V_{SS}, V_{Pulse})




Hình 8.5. Bốn mạch strigger

Bảng 8.3. Bảng tên các mạch trong hình

Mạch	Tên
1	NOT CMOS thường
2	Schmitt Trigger (bo PMOS)
3	Schmitt Trigger (bo NMOS)
4	Schmitt Trigger đầy đủ

- Thông số tại V_{DD}, V_{SS}, V_{Pulse}:
- V_{DD} nối với nguồn V_{DC} = 1,2 V.
- \bullet V_{SS} ta nổi đất.
- \bullet Chân ngõ vào A nối với nguồn V_{Pulse} với các thông số cài đặt như sau:
- + mức điện áp 1: 0 V.
- + mức điện áp 2: 1,2 V.

- + thời gian trễ: 0 s.
- + thời gian xung cạnh lên: 100 ps.
- + thời gian xung xuống: 100 ps.
- + độ rộng xung: 10 us.
- + chu kỳ: 20 us.



Hình 8.6. Bảng thông số của nguồn

8.2.3. Phân tích mạch

8.2.3.1. Cấu trúc mạch

- Gồm 3 transistor PMOS (P1, P2, P3) và 3 transistor NMOS (N1, N2, N3).
- P1 và N1 tạo thành một tầng khuếch đại kiểu biến thiên đầu vào.
- P2 và N2 là phần điều khiển chính, quyết định trạng thái của đầu ra.
- P3 và N3 tạo phản hồi dương giúp tạo hiệu ứng trễ (hysteresis).


8.2.3.2. Hoạt động của mạch

- Khi IN = 0V (mức thấp):
- + P1 và P2 dẫn, kéo OUT lên mức cao (VCC).
- + N1 và N2 tắt.
- + P3 tắt, N3 tắt → không ảnh hưởng đến OUT.
 - Khi IN tăng lên và vượt qua một giá trị ngưỡng V H:
- + N1 và N2 bắt đầu dẫn, kéo OUT xuống mức thấp (0V).

- + P1 và P2 tắt.
- + N3 dẫn, kéo OUT về 0V mạnh hơn, giúp đảm bảo tín hiệu không bị nhiễu khi chuyển trạng thái.
 - Khi IN giảm xuống dưới một giá trị ngưỡng thấp hơn V L:
- + P1 và P2 dẫn trở lại, kéo OUT lên mức cao (VCC).
- + N1 và N2 tắt.
- + P3 tắt, N3 tắt → giúp ổn định trạng thái cao.
- 8.2.3.3. Úng dụng của mạch Schmitt Trigger NOT
 - Dùng trong mạch lọc nhiễu tín hiệu số.
 - Tạo tín hiệu xung vuông từ tín hiệu đầu vào không ổn định.
 - Úng dụng trong vi điều khiển để xử lý tín hiệu từ cảm biến.

8.2.4. Dang sóng


- + Kết quả mô phỏng:
 - A₁, A₂, A₃, A₄ (Ngõ vào).
 - $\bullet \quad Y_1, Y_2, Y_3, Y_4. (Ng \tilde{o} \ ra).$




Hình 8.7. Kết quả mô phỏng

+ 0 us tới 10 us, tín hiệu ngõ vào là 1,2 V (mức 1) thì tín hiệu ngõ ra là 0 V (mức 0).


+ 10 us tới 20 us, tín hiệu ngõ vào là 0 V (mức 0) thì tín hiệu ngõ ra xấp xỉ 1,2 V (mức 1).




Hình 8.8. Thời gian trễ cạnh lên tpdr tại Y₁: 26,514 ps




Hình 8.9. Thời gian trễ cạnh lên tpdr tại Y₂: 75,1767 ps




Hình 8.10. Thời gian trễ cạnh lên tpdr tại Y₃: 32,0692 ps




Hình 8.11. Thời gian trễ cạnh lên tpdr tại Y_4 : 84,1243 ps




Hình 8.12. Thời gian trễ cạnh xuống tpdf tại Y_1 : 25,4219 ps



Hình 8.13. Thời gian trễ cạnh xuống tpdf tại Y_3 : 33,4003 ps



Hình 8.14. Thời gian trễ cạnh xuống tpdf tại Y₃: 57,3809 ps



Hình 8.15. Thời gian trễ cạnh xuống tpdf tại Y₄: 71,3746 ps

→ Để đánh giá được thời gian trễ lan truyền của mạch, ta tiến hành đo thời gian trễ ở các cạnh lên và cạnh xuống sau đó tính trung bình:

$$tpd = \frac{tpdf + tpdr}{2}$$

Bảng 8.4. Bảng so sánh transition time của 4 mạch trên.


Mạch	Transition time
1	25,96795
2	54,2885
3	44,72505
4	77,74945

+ Trong đó:


- Tpdr là thời gian trễ cạnh lên, từ mức thấp ban đầu cho đến khi tăng đến giá trị V_{DD}/2.
- Tpdf là thời gian trễ cạnh xuống, từ mức cao cho đến khi giảm xuống giá trị V_{DD}/2.

8.3. Khảo sát đặc tuyến DC

- + Thông số cài đặt:
 - Ngõ vào A nối với nguồn có điện áp được đặt bằng biến $V_{in} = v$
 - Ngõ ra Y
 - Chân V_{DD} nối với nguồn $V_{DC} = 1.2 \text{ V}$
 - Chân V_{SS} ta nối đất




Hình 8.16. Tạo biến cho V_{in}




Hình 8.17. Sơ đồ mạch


+ Thiết lập chế độ mô phỏng DC, cho biến v chạy từ 0 đến 1.2: Analyses → Choose → DC → Design variable → Nhập tên biến → Bắt đầu và kết thúc:



Hình 8.18. Thiết lập cho biến v chạy từ 0 đến 1.2



Hình 8.19. Đặc tuyến DC




Hình 8.20. Các vùng pmos, cmos hoạt động trên đặc tuyến DC

Bảng 8.5. Bảng mô tả vùng từng hoạt động


Vùng	Trạng thái nMOS	Trạng thái pMOS	Mô tả hoạt động
Α	Cutoff	Linear	V_{in} thấp (gần 0 V): NMOS tắt hoàn toàn, PMOS dẫn mạnh trong vùng tuyến tính. $V_{out} pprox V_{DD}$.
В	Saturation	Linear	V_{in} tăng nhưng chưa đủ lớn: NMOS bắt đầu dẫn ở vùng bão hòa, PMOS vẫn trong vùng tuyến tính.
С	Saturation	Saturation	Cả NMOS và PMOS đều hoạt động trong vùng bão hòa. Đây là vùng chuyển đổi của inverter. V_{out} giảm nhanh.
D	Linear	Saturation	V_{in} tiếp tục tăng: NMOS vào vùng tuyến tính, PMOS bắt đầu tắt dần trong vùng bão hòa.
E	Linear	Cutoff	V_{in} gần V_{DD} : NMOS dẫn mạnh trong vùng tuyến tính, PMOS tắt hoàn toàn. $V_{out} pprox 0$.

⁺ \mathring{O} đây tỉ lệ là μ_p/μ_n = 0,5 và W_p/W_n = 2 => β_p/β_n = 1

- + Trong công nghệ CMOS tiêu chuẩn, do $\mu_n \approx 2\mu_p$, nên để cân bằng giữa PMOS và NMOS, thường thiết kế $(W/L)_p$ lớn hơn $(W/L)_n$ để bù lại sự chênh lệch về độ linh động.
 - $\beta_p/\beta_n > 1$: Điểm chuyển mạch di chuyển về phía trái, tăng vùng logic mức thấp (low noise margin).
 - $\beta_p/\beta_n < 1$: Điểm chuyển mạch di chuyển về phía phải, tăng vùng logic mức cao (high noise margin).
 - β_p/β_n = 1: đặc tuyến DC của CMOS đối xứng quanh V_{DD}/2, Điểm chuyển mạch xảy ra tại V_{DD}/2, giúp mạch đạt hiệu suất tối ưu với độ cân bằng cao giữa tốc độ chuyển mạch và độ nhạy.



- Hệ số đốc (eslope) biểu thị độ sắc nét của vùng chuyển mạch (transition region).
- Độ đốc càng cao, mạch càng nhạy và khả năng chống nhiễu càng tốt.
- Nếu $\beta_p/\beta_n \neq 1$, hệ số dốc giảm đi, làm suy giảm khả năng phân biệt giữa logic mức "0" và mức "1".



Bảng 8.6. Bảng DC, AC, đặc tính truyền đạt

Loại tín hiệu	DC	AC	Đặc tuyến
			truyền đạt
Điện áp vào (V _{in})	Không áp dụng	Tín hiệu xoay	Tín hiệu ra bằng
		chiều	điệp áp đối với
			trạng thái không
			nghịch đảo và
			ngược lại với
			trạng thái nghịch
			đảo
Điện áp ra(V _{out})	Không áp dụng	Tín hiệu xoay	Tín hiệu ngõ ra
		chiều	bằng điện áp đối
			với trạng thái
			nghịch đảo và
			ngược lại với
			trạng hái không
			nghịch đảo

8.4.Kết luận

Mạch	Delay	Số mức ngưỡng	Đặc tuyến DC
NOT CMOS thường	Nhỏ	1 (V _M)	Sigmoid, dễ bị nhiễu
Schmitt Trigger đầy	Lớn	2 (V _H , V _L)	Chữ Z, chống nhiễu
đủ			tốt
Schmitt Trigger bo	Trung bình	2, nhưng không cân	Chữ Z bị lệch, trễ
PMOS hồi tiếp		đối	khi tăng
Schmitt Trigger bo	Trung bình	2, nhưng không cân	Chữ Z bị lệch, trễ
NMOS hồi tiếp		đối	khi giảm

Như vậy, mạch Schmitt Trigger đầy đủ có độ trễ lớn nhất và chống nhiễu tốt nhất,
trong khi nếu bỏ một trong hai loại hồi tiếp, mạch vẫn có trễ nhưng không đối xứng.