

Universidad de Buenos Aires Facultad de Ingeniería

2DO CUATRIMESTRE DE 2020

[86.37 / 66.20] ORGANIZACIÓN DE COMPUTADORAS ${\it Curso~2}$

Trabajo práctico 3

Data Path

Padrón	Alumno	Email
103442	Lovera, Daniel	dlovera@fi.uba.ar
102914	More, Agustín	amore@fi.uba.ar
99846	Torresetti, Lisandro	ltorresetti@fi.uba.ar

Repositorio:

https://github.com/DanieLovera/TPs_organizacion_computador

$\mathbf{\acute{I}ndice}$

1.	Introducción	2
2.	Objetivos	2
3.	Implementaciones	2
	3.1. Monociclo	3
	3.1.1. Jump Register	3
	3.1.2. Jump and Link Register	4
	3.2. Pipeline	5
	3.2.1. Jump	5
	3.2.2. Jump Register	7
	3.2.3. Jump and Link Register	8
4	Pruebas	9
т.	4.0.1. Jump Pipeline	9
	4.0.2. Jump Register Monociclo	10
		10
	4.0.4. Jump And Link Register Monociclo	10
	4.0.5. Jump And Link Register Pipeline	11
	4.0.5. Jump And Link Register Fiperine	11
5.	Conclusiones	12
6.	Anexo	14
	6.1. Enunciado del trabajo práctico	14
		17
	6.3. Jump	17
	6.3.1. Jump Register	19
	6.3.2. Jump And Link Register	25
7	Referencias	30

1. Introducción

Este trabajo consiste en la implementación de los tres tipos de saltos posibles en MIPS (j, jr, jalr), para esto se utilizó el programa DrMIPS el cual provee un datapath monociclo y otro con pipeline para ser utilizados con fines de aprendizaje. Los archivos Json utilizados y modificados se encuentran disponible en el link al repositorio de github anterior.

2. Objetivos

El objetivo de este trabajo es familiarizarse con la arquitectura de una **CPU MIPS**, especificamente con el datapath y la implementación de instrucciones. Para ello se agregaron instrucciones a diversas configuraciones de CPU provitas por el simulador **DrMIPS** [1].

3. Implementaciones

A continuación se presentan las CPU Monociclo y Pipeline con las que se trabajo principalmente sin ningún tipo de modificación.




Figura 1: Datapath de CPU monociclo implementada en DrMIPS




Figura 2: Datapath de CPU Pipeline implementada en DrMIPS

En base a estos dos modelos se realizaron extensiones sobre cada Datapath para incluir los tres tipos de saltos, Jump(j), Jump Register(jr) y Jump And Link Register(jalr) con la salvedad de que la instrucción Jump para el **Datapath Monociclo** [1] ya se encuentra implementada.

3.1. Monociclo

Estas implementaciones corresponden al Datapath Monociclo de DrMIPS.

3.1.1. Jump Register

Para esta instrucción unicamente fue necesario agregar dos nuevos componentes:

- Fork: Llamado ForkReg1, este permite bifurcar la salida de registro source proveniente del directorio de registros.
- Multiplexer: Llamado MuxJumpReg y diferencia entre la dirección proveniente de una instruccion branch o jump register y es seleccionado por la unidad de control con la señal JumpReg.

Con estos componentes se pudo implementar la instrucción, ya que se codifico para que el registro seleccionado por el programador sea enviado a través del registro source y además envie una señal a la unidad de control llamada **JumpReg** que indica que se va a ejecutar un salto y que

la instrucción del nuevo PC será tomada directamente del dato almacenado en el registro source del directorio de registros.




Figura 3: Datapath de CPU Monociclo extendido para sorportar la instrucción jump register.

3.1.2. Jump and Link Register

Nuevamente, extender el **Datapath Monociclo** para que soporte la nueva instrucción es sencillo, en este caso solamente se requirió añadir un componente extra de hardware:

■ Fork: Se llamó ForkPC y permitió bifurcar la salida del (PC + 4) para que sea direccionada al multiplexor que se encarga de seleccionar el proximo dato a ser escrito en el directorio de registros.

Con este agregado, codificando la instrucción para que envie las señales correctas a la unidad de control (MemToReg = 2, Write = 1, RegDst = 1), seleccione a través del registro destiny el registro ${\bf ra}$ y extendiendo el multiplexor que selecciona la escritura en registro para que reciba 3 entradas, se pudo implementar la instrucción pedida ya que la instrucción es exactamente igual a jump register con la diferencia que debe guardar la siguiente instrucción a ser ejecutada en el registro de retorno, por lo cual, básicamente se realiza un jump register y se colocan las señales adecuadas para que también se almacene la siguiente instrucción a ejecutar en ${\bf ra}$.




Figura 4: Datapath de CPU Monociclo extendido para sorportar la instrucción jump and link register.

3.2. Pipeline

Estas implementaciones corresponden al **Datapath Pipeline** de DrMIPS, las instrucciones jump en pipeline pueden tener riesgos de datos si, el salto que se debe tomar depende del resultado de una operación anterior, como ir a buscar la dirección de salto a memoria y luego querer saltar, o realizar una operación entre registros y luego realizar el salto, estos riesgos estan cubiertos por la implementación estandar de **DrMIPS** que provee una unidad de fordwarding para el caso de la dependencia de una operación de la ALU y por una unidad de hazards que agrega un stall cuando haya una dependencia con memoria, también pueden ocurrir riesgos de control ya que en pipeline al tener que realizar un salto las instrucciones siguientes que entraron no deben ser ejecutadas pues afectarían la lógica del programa, es por eso que en todas las implementaciones se saco provecho a la implementación de pipeline estandar que ya contaba con un sistema para realizar un flush de los registros interetapa en estos casos, por lo cual cualquier instrucción de tipo jump activa la señal de flush para evitar las instrucciones siguientes antes del salto tomado.

3.2.1. Jump

Para agregar esta instrucción sin riesgos de hazards al pipeline fueron necesarios los siguientes componentes:

■ Multiplexer: Llamado "MuxJump", este se agrego porque es necesario diferenciar entre

una instrucción de salto y una de branch por lo cual el multiplexor se encarga de seleccionar la dirección del PC adecuada para un jump.

- ShiftLeft: Llamado "ShiftJump", se encarga de desplazar a izquierda dos bits el inmediato de 26 bits recibido de la instruccion jump para que se alinee a posiciones de memoria multiplos de cuatro para las intrucciones de 32 bits de mips.
- **Distributor**: Llamado "DistInst", debe separar el valor del (PC + 4) en dos, una parte son sus 32 bits enteros y la otra son sus 4 bits mas significativos que son necesarios para terminar de formar la instrucción de salto del jump.
- Concatenator: Llamado ÇoncatJump", recibe los 4 bits entregados por el Distributor y los 28 bits provenientes del ShifLeft para formar la dirección del salto.
- Fork: Llamado "ForkJump", se encarga de bifurcar la señal de control que indica un salto en dos partes, una que va directamente al MuxJump y otra al OrJumpFlush, es esta la señal que habilita el flush de los registros interetapas.
- Or: Llamado OrJumpFlush", se agrego para extender el flush que ya realizaba la implementación original para instrucciones de tipo branch.

Además de estos componentes, la señal de control jump se envió a través de todos los registros hasta la etapa MEM que es en donde se define el nuevo PC, también se enviaron los 26 bits de la instrucción jump que indican la dirección del salto hasta esta etapa para evitar que sea sobreescrita por otras instrucciones y así se envia correctamente hasta el **ShiftJump**. Con estos detalles la instrucción de jump se ejecuta sin riesgos como en la CPU monociclo.




Figura 5: Datapath de CPU Pipeline extendido para sorportar la instrucción jump.

3.2.2. Jump Register

Implementar esta instrucción también es parecida al monociclo ya que se tiene que poder diferenciar una instruccion de branch a un jump register y jump register, los componentes agregados son parecidos ademas de una nueva compuerta or para evitar riesgos de control con un flush. Componentes agregados:

- Or: Llamado "OrJumpFlush_", Debido a la imposibilidad de hacer un or de tres entradas se incorporo uno nuevo para que pueda identificar el salto por jump register, ya se implemento nuevamente una señal de control JumpReg que indica cuando se esta ejecutando esta instrucción.
- Multiplexer: Llamado "MuxJumpReg", es un multiplexor extra como en la implementación monociclo para poder diferencia entre un jump a un jump reg.
- Fork 1: Llamado "ForkJumpReg", bifurca la señal de control de salto JumpReg en una parte para el OrJumpFlush y otra al MuxJumpReg.
- Fork 2: Llamado "Forkexrl_", bifurca el resultado de la ALU en una parte que se dirige nuevamente a los registros fuente y destino de la ALU, y otra que va al multiplexor MuxJumpReg ya que el resultado del salto depende de la ALU.

En esta implementación se se decidió codificar la instrucción de forma tal que el registro source lleva el registro del salto y el registro destino es siempre cero, de manera que una operacion de

suma de la ALU devuelve nuevamente el registro fuente y a partir de aca, en etapa MEM se termina resolviendo la dirección enviandola a través del **MuxJumpReg**, y los riesgos no existen pues se aplico el mismo concepto que en la implementación de jump, el cual utiliza un flush de los registros interetapa.




Figura 6: Datapath de CPU Pipeline extendido para sorportar la instrucción jump register.

3.2.3. Jump and Link Register

Una vez implementada la instruccion Jump Register, está es trivial debido a que el hardware adicional que hay que agregar para hacer el link es simple. Solo se añadio:

■ Fork: Llamado "ForkPCAdder_", se utiliza para bifurcar el (PC + 4) y enviarla hasta el registro WB.

En este caso el salto se resuelve recien en etapa de Write Back que es donde se ubica el multiplexor que envia los datos a escribirse en el directorio de registros, para lograr esto se convirtio el multiplexor en uno de tres entradas extendiendo la señal de contro $\mathbf{MemToReg}$ para que la opcion 2 seleccione el (PC+4) para escribirse en el registro de retorno. La elección del registro que tiene la dirección del salto se vuelve a generar a través de la ALU y esta vez se habilitan la señal Write para permitir que se guarda el retorno del salto.




Figura 7: Datapath de CPU Pipeline extendido para sorportar la instrucción jump and link register.

4. Pruebas

4.0.1. Jump Pipeline

```
#Salto incondicional de mas de tres instrucciones no debe ejecutar
       \hookrightarrow las instrucciones posteriores al salto
   {\tt addi \$t0} \;,\;\; \${\tt zero} \;,\;\; 5
2
3
   j test 1
   addi $t1, $zero, 10
4
                          #NO SE DEBE EJECUTAR
                        #NO SE DEBE EJECUTAR
   and $t2, $t1, $t0
5
                         #NO SE DEBE EJECUTAR
6
   add $t3, $t1, $t0
7
   add $t4, $t3, $t1
                         #NO SE DEBE EJECUTAR
8
   test 1:
9
     addi $t5, $zero, 55
10
   #Salto incondicional de menos de tres instrucciones no debe ejecutar
11
       \hookrightarrow las instrucciones posteriores al salto
   addi $t0, $zero, 77
12
13
   j test_2
   addi $t1, $zero, 10
                          #NO SE DEBE EJECUTAR
14
15 test 2:
```

```
16 | add $t2, $t0, $t0

17 | add $t3, $t2, $t0

18 | addi $t4, $zero, 101
```

4.0.2. Jump Register Monociclo

```
1  # Salto incondicional a la instruccion 5 del programa.
2  addi $t0, $zero, 20
3  addi $t1, $zero, 8
4  jr $t0
5  addi $t2, $zero, 12
6  addi $t3, $zero, 16
7  addi $t4, $zero, 20
8  add $t5, $t0, $zero
```

4.0.3. Jump Register Pipeline

```
# Salto incondicional a la instruccion 4 del programa.
1
   addi $t0, $zero, 12
   addi $t1, $zero, 8
4
   jr $t0
5
   addi $t2, $zero, 12
                           # Linea del salto jr $t0
   addi $t3, $zero, 16
7
   addi $t4, $zero, 20
                           # Linea del salto jr $t2
8
   add $t5, $t0, $zero
9
10
   # Salto incondicional a la instruccion indicada por la suma de dos
      \hookrightarrow registros.
   # No ocurre riesgos de datos porque ya venia implementada la unidad
11
      \hookrightarrow de fordwarding
   # no hacia falta resolver nada
12
   addi $t0, $zero, 16
   addi $t1, $zero, 4
  add $t2, $t0, $t1
15
16 | jr $t2
```

4.0.4. Jump And Link Register Monociclo

```
addi $t3, $zero, 16
   addi $t4, $zero, 20
9
   add $t5, $t0, $zero
10
11
   j end
12
13
   addi $t0, $zero, 4
   addi $t1, $zero, 1
14
15
   add $t2, $t0, $t1
   addi $t2, $zero, 12
16
   addi $t3, $zero, 16
17
   addi $t4, $zero, 20
18
19
   add $t5, $t0, $zero
20
   jr $ra
21
22
   end:
23 | addi $t7, $zero, 50
```

4.0.5. Jump And Link Register Pipeline

```
1 # Salto incondicional a la instruccion 9 del programa y enlace de la

→ vuelta al $ra

   # Misma prueba que en unicycle, se mantiene el resultado.
   addi $t0, $zero, 32
3
   addi $t1, $zero, 8
4
5
   jalr $t0
   addi $t2, $zero, 12
6
   addi $t3, $zero, 16
7
   addi $t4, $zero, 20
8
   add $t5, $t0, $zero
9
10
   j end
11
12
   addi $t0, $zero, 4
13
   addi $t1, $zero, 1
   add $t2, $t0, $t1
14
   addi $t2, $zero, 12
15
   addi $t3, $zero, 16
16
   addi $t4, $zero, 20
17
   add $t5, $t0, $zero
18
19
   jr $ra
20
21
   end:
22
     addi $t7, $zero, 50
23
24
   # Salto indoncidicional y ejecucion de una instruccion dependiente
      → del $ra
   # Esto no tiene mucho sentido en realidad pero para probar no hay
25

→ riesgos

26
   # por dependencias, el salto de retorno se calcula bien porque cuando
   # decide la direccion del salto jalr $t0 (en MEM) se actualiza el PC,
27

→ y se busca
```

```
28
   # la instruccion jr que es la correcta, en ese momento ya jalr esta
       \hookrightarrow en etapa WB
29
   # en el siguiente ciclo de reloj se habra actualizado en directorio
       \hookrightarrow de registros y
30
   # tendra el $ra correcto y entra en un bucle siempre saltando sobre
       \hookrightarrow si mismo.
    addi $t0, $zero, 80
31
32
    addi $t1, $zero, 8
33
    jalr $t0
34
   jr $ra
```

5. Conclusiones

Se puede decir que las implementaciones de conjuntos de instrucciones en una CPU monociclo son mucho mas simples a nivel de hardware y no involucran tantos riesgos como una implementacion de pipeline, unicamente hay que tener cuidado en que el componente mas lento de hardware no sea mas lento que un clock de reloj, así todo en el datapath podria responder a tiempo sin que ocurras efectos no deseados.

Por otro lado la implementación de un pipeline hace complejo el hardware y se generan problemas debido a inconsistencias en valores de registros o saltos en el programa, resolverlos involucra componentes adicionales como detectores de riesgos o unidades de fordwarding.

Finalmente, a pesar de la complejidad de un CPU implementado con pipeline siempre sera preferible por sobre uno monociclo o multiciclo.

6. Anexo

6.1. Enunciado del trabajo práctico

66:20 Organización de computadoras Trabajo práctico 3: Data Path.

1. Objetivos

El objetivo de este trabajo es familiarizarse con la arquitectura de una CPU MIPS, específicamente con el datapath y la implementación de instrucciones. Para ello, se deberán agregar instrucciones a diversas configuraciones de CPU provistas por el simulador DrMIPS [1]

2. Alcance

Este trabajo práctico es de elaboración grupal, evaluación individual, y de carácter obligatorio para todos alumnos del curso.

3. Requisitos

El trabajo deberá ser entregado personalmente, en la fecha estipulada, con una carátula que contenga los datos completos de todos los integrantes.

Además, es necesario que el trabajo práctico incluya (entre otras cosas, ver sección 8), la presentación de los resultados obtenidos, explicando, cuando corresponda, con fundamentos reales, las causas o razones de cada resultado obtenido.

El informe deberá respetar el modelo de referencia que se encuentra en el grupo 1 , y se valorarán aquellos escritos usando la herramienta TEX / LATEX.

4. Recursos

Usaremos el programa DrMIPS [1] para configurar y simular el data path de un procesador MIPS [4], tanto uniciclo como multiciclo.

5. Descripción.

5.1. Introducción

El programa DrMIPS nos permite evaluar distintos diseños de datapath para procesadores MIPS32, al darnos la posibilidad de organizarlo como queramos. Si bien sólo puede haber uno de algunos de los componentes del DP (como el registro de PC o la unidad de control), podemos poner sumadores, multiplexores, extensores de signo y conexiones arbitrariamente. También es

¹http://groups.yahoo.com/group/orga6620

posible modificar el conjunto de instrucciones. Además de la estructura lógica del DP, DrMips nos permite escribir programas simples y simular su ejecución en el DP, mostrando los valores que toman las diversas entradas y salidas de cada elemento. El programa se puede conseguir en https://bitbucket.org/brunonova/drmips/wiki/Home, o se puede descargar para Ubuntu, ya sea desde el repositorio de Ubuntu (aunque la versión está desactualizada) o autorizando un repositorio externo (ver [2]).

5.2. Datapaths

El programa viene con algunos DP ya implementados, a saber: Uniciclo:

- unycicle.cpu: El DP uniciclo por defecto.
- unycicle-no-jump.cpu: Variante más simple del DP uniciclo que no soporta la instrucción
 j.
- unycicle-no-jump-branch.cpu: Una variante aún más simple que no soporta jump ni branch.
- unycicle-extended.cpu: Una variante que soporta instrucciones adicionales, como multiplicación y división.

Multiciclo:

- pipeline.cpu: El DP de pipeline por defecto, implementa detección de hazards. Los DP de pipeline no soportan la instrucción j (salto).
- pipeline-only-forwarding.cpu: Variante del DP de pipeline que implementa forwarding pero no genera stalls (genera resultados incorrectos).
- pipeline-no-hazard-detection.cpu: Otra variante que no hace hazard detection de ninguna manera (genera resultados incorrectos).
- pipeline-extended.cpu: Una variante que soporta instrucciones adicionales, como multiplicación y división, como unycicle-extended.cpu.

5.3. Instrucciones a implementar

- Implementar la instrucción j en el DP pipeline.cpu. Verificar que no se produzcan hazards.
- 2. Implementar la instrucción jr (Jump Register) en el DP unicycle.cpu.
- 3. Implementar la instrucción jr en el DP pipeline.cpu.
- 4. Implementar la instrucción jalr (Jump and Link Register) en el DP unicycle.cpu.
- 5. Implementar la instrucción jalr en el DP pipeline.cpu.

6. Implementación.

Los archivos antes mencionados, así como los archivos .set que contienen los datos del conjunto de instrucciones, están en formato JSON [3], y se pueden modificar con un editor de texto. Se sugiere uno que pueda hacer color syntax highlighting, como el gedit que viene con el Ubuntu. La explicación de los formatos se encuentra en el archivo configuration-en.pdf que se distribuye con el programa.

7. Pruebas

En todos los casos debe verificarse que la instrucción se ejecute correctamente. Esto implica que el PC tome el valor deseado, y además que en el caso del DP pipeline no se produzcan hazards, como ser la ejecución de la instrucción siguiente al salto, o en el caso de utilizar el valor de un registro, que éste tenga el valor correcto.

8. Informe.

Se debe entregar:

- Informe describiendo el desarrollo del trabajo práctico.
- Capturas de pantalla de los DP modificados.
- Los DP, los programas de prueba y los conjuntos de instrucciones usados en cada caso.
- Para los datapath de pipeline, explicar cómo se verificó que no hubiera hazards.
- Este enunciado.

9. Fechas de entrega.

La fecha de entrega de este trabajo práctico es el Jueves 4 de Marzo de 2021.

Referencias

- $[1] \ \ DrMIPS, \ \texttt{https://bitbucket.org/brunonova/drmips/wiki/Home}.$
- [2] PPA de Bruno Nova, https://launchpad.net/~brunonova/+archive/ubuntu/ppa.
- [3] ECMA-404 The JSON Data Interchange Standard, http://www.json.org/.
- [4] "Computer organization and design: the hardware-software interface", John Hennessy, David Patterson. Capítulo 5.

6.2. Conjuntos de instrucciones

6.3. Jump

■ Instrucciones para un CPU pipeline

```
1
          "comment": "Instruction set of the reference book,
2
              without the jump instruction.",
          "types": {
3
                   "R": [{"id": "op", "size": 6}, {"id": "rs", "
                      size": 5}, {"id": "rt", "size": 5}, {"id": "
                      rd", "size": 5}, {"id": "shamt", "size": 5},
                       {"id": "func", "size": 6}],
                   "I": [{"id": "op", "size": 6}, {"id": "rs", "
5
                      size": 5}, {"id": "rt", "size": 5}, {"id": "
                      imm", "size": 16}],
                   "J": [{"id": "op", "size": 6}, {"id": "target",
6
                       "size": 26}]
7
          "instructions": {
8
                         {"type": "J", "args": ["target"], "
                   "j":
9
                      fields": {"op": 2, "target": "#1"}, "desc":
                      "PC = target"},
10
                   "nop": {"type": "R", "fields": {"op": 0, "rs":
11
                       0, "rt": 0, "rd": 0, "shamt": 0, "func":
                      0}},
                   "add": {"type": "R", "args": ["reg", "reg", "
12
                      reg"], "fields": {"op": 0, "rs": "#2", "rt":
                       "#3", "rd": "#1", "shamt": 0, "func": 32},
                      "desc": $t1 = $t2 + $t3"},
                   "sub": {"type": "R", "args": ["reg", "reg", "
13
                      reg"], "fields": {"op": 0, "rs": "#2", "rt":
                       "#3", "rd": "#1", "shamt": 0, "func": 34},
                      "desc": $t1 = $t2 - $t3"},
                   "and": {"type": "R", "args": ["reg", "reg", "
14
                      reg"], "fields": {"op": 0, "rs": "#2", "rt":
                       "#3", "rd": "#1", "shamt": 0, "func": 36},
                      "desc": "$t1 = $t2 \& $t3"},
                   "nor": {"type": "R", "args": ["reg", "reg", "
15
                      reg"], "fields": {"op": 0, "rs": "#2", "rt":
                       "#3", "rd": "#1", "shamt": 0, "func": 39},
                      "desc": "$t1 = ($t2 | $t3)"},
                   "or": {"type": "R", "args": ["reg", "reg", "
16
                      reg"], "fields": {"op": 0, "rs": "#2", "rt":
                       "#3", "rd": "#1", "shamt": 0, "func": 37},
                      "desc": "$t1 = $t2 | $t3"},
                   "slt": {"type": "R", "args": ["reg", "reg", "
17
                      reg"], "fields": {"op": 0, "rs": "#2", "rt":
                       "#3", "rd": "#1", "shamt": 0, "func": 42},
                      "desc": "$t1 = ($t2 < $t3) ? 1 : 0"},
                   "addi": {"type": "I", "args": ["reg", "reg", "
18
                      int"], "fields": {"op": 8, "rs": "#2", "rt":
                       "#1", "imm": "#3"}, "desc": "$t1 = $t2 +
```

```
23"},
                   "beq": {"type": "I", "args": ["reg", "reg", "
19
                      offset"], "fields": {"op": 4, "rs": "#1", "
                                 "imm": "#3"}, "desc": "PC += ($t1
                      rt": "#2",
                       == $t2) ? (offset * 4 + 4) : 4"},
                   "lw": {"type": "I", "args": ["reg", "data"],
20
                      "fields": {"op": 35, "rs": "#2.offset", "rt
                      ": "#1", "imm": "#2.base"}, "desc": "$t1 =
                      MEM[base + $t2]"},
                   "sw": {"type": "I", "args": ["reg", "data"],
21
                      "fields": {"op": 43, "rs": "#2.offset", "rt
                      ": "#1", "imm": "#2.base"}, "desc": "MEM[
                      base + $t2] = $t1"}
22
           },
           "pseudo": {
23
                   "li":
                           {"args": ["reg", "int"], "to": ["addi
24
                      #1, \$0, #2"], "desc": "\$t1 = 22"},
                   "la": {"args": ["reg", "label"], "to": ["addi
25
                       #1, $0, #2"], "desc": "$t1 = ADDR(label)"},
                   "move": {"args": ["reg", "reg"], "to": ["add
26
                      #1, #2, $0"], "desc": "$t1 = $t2"},
                   "subi": {"args": ["reg", "reg", "int"], "to":
27
                      ["li $1, #3", "sub #1, #2, $1"], "desc": "
                      $t1 = $t2 - 23"},
                   "sgt": {"args": ["reg", "reg", "reg"], "to":
28
                      ["slt #1, #3, #2"], "desc": "$t1 = ($t2 >
                      $t3) ? 1 : 0"},
                   "bge": {"args": ["reg", "reg", "offset"], "to
29
                      ": ["slt $1, #1, #2", "beq $1, $0, #3"], "
                      desc": "PC += ($t1 >= $t2) ? (offset * 4 +
                      4) : 4"},
                   "ble": {"args": ["reg", "reg", "offset"], "to
30
                      ": ["sgt $1, #1, #2", "beq $1, $0, #3"], "
                      desc": "PC += ($t1 <= $t2) ? (offset * 4 +
                      4) : 4"},
                          {"args": ["offset"], "to": ["beq $0, $0
31
                      , #1"], "desc": "PC += offset * 4 + 4"},
                   "neg": {"args": ["reg", "reg"], "to": ["sub
32
                      #1, $0, #2"], "desc": "$t1 = -$t2"},
                   "not": {"args": ["reg", "reg"], "to": ["nor
33
                      #1, #2, $0"], "desc": "$t1 = ~$t2"}
34
           },
           "control": {
35
                   "2": {"Jump": 1},
36
37
                   "0": {"RegDst": 1, "RegWrite": 1, "ALUOp": 2, "
38
                      ALUSrc": 0, "MemToReg": 0},
                   "8": {"RegDst": 0, "RegWrite": 1, "ALUOp": 0, "
39
                      ALUSrc": 1, "MemToReg": 0},
                   "4": {"ALUOp": 1, "ALUSrc": 0, "Branch": 1},
40
                   "35": {"ALUOp": 0, "ALUSrc": 1, "RegDst": 0, "
41
                      RegWrite": 1, "MemRead": 1, "MemWrite": 0, "
                      MemToReg": 1},
                   "43": {"ALUOp": 0, "ALUSrc": 1, "RegDst": 0, "
42
```

```
RegWrite": 0, "MemRead": 0, "MemWrite": 1, "
                        MemToReg": 0}
           },
43
           "alu": {
44
                    "aluop_size": 2,
45
                    "func_size": 6,
46
                    "control_size": 4,
47
                    "control": [
48
                             {"aluop": 0, "out": {"Operation": 2}},
49
                             {"aluop": 1, "out": {"Operation": 6}},
50
                             {"aluop": 2, "func": 32, "out": {"
51
                                 Operation": 2}},
                             {"aluop": 2, "func": 34, "out": {"
52
                                 Operation": 6}},
                             {"aluop": 2, "func": 36, "out": {"
53
                                 Operation": 0}},
                             {"aluop": 2, "func": 37, "out": {"
54
                                 Operation": 1}},
                             {"aluop": 2, "func": 42, "out": {"
55
                                 Operation": 7}},
                             {"aluop": 2, "func": 39, "out": {"
56
                                 Operation": 12}}
57
                    "operations": {
58
                             "0": "and",
59
                             "1": "or",
60
                             "2": "add",
61
                             "6": "sub",
62
                             "7": "slt",
63
                             "12": "nor"
64
                    }
65
           }
66
  }
67
```

6.3.1. Jump Register

Instrucciones para un CPU monociclo

```
1
          "comment": "Instruction set of the reference book.",
2
3
          "types": {
                  "R": [{"id": "op", "size": 6}, {"id": "rs", "
4
                      size": 5}, {"id": "rt", "size": 5}, {"id": "
                      rd", "size": 5}, {"id": "shamt", "size": 5},
                       {"id": "func", "size": 6}],
                  "I": [{"id": "op", "size": 6}, {"id": "rs", "
5
                      size": 5}, {"id": "rt", "size": 5}, {"id": "
                      imm", "size": 16}],
                  "J": [{"id": "op", "size": 6}, {"id": "target",
6
                       "size": 26}]
          },
7
          "instructions": {
8
                  "jr": {"type": "R", "args": ["reg"], "fields":
                      {"op": 1, "rs": "#1", "rt": 0, "rd": 0, "
```

```
shamt": 0, "func": 8}, "desc": "PC = $t1"},
10
                   "nop": {"type": "R", "fields": {"op": 0, "rs":
11
                       0, "rt": 0, "rd": 0, "shamt": 0, "func":
                      0}},
                   "add": {"type": "R", "args": ["reg", "reg", "
12
                      reg"], "fields": {"op": 0, "rs": "#2", "rt":
                       "#3", "rd": "#1", "shamt": 0, "func": 32},
                      "desc": $t1 = $t2 + $t3"},
                   "sub": {"type": "R", "args": ["reg", "reg", "
13
                      reg"], "fields": {"op": 0, "rs": "#2", "rt":
                       "#3", "rd": "#1", "shamt": 0, "func": 34},
                      "desc": $t1 = $t2 - $t3"},
                   "and": {"type": "R", "args": ["reg", "reg", "
14
                      reg"], "fields": {"op": 0, "rs": "#2", "rt":
                       "#3", "rd": "#1", "shamt": 0, "func": 36},
                      "desc": "$t1 = $t2 & $t3"},
                   "or": {"type": "R", "args": ["reg", "reg", "
15
                      reg"], "fields": {"op": 0, "rs": "#2", "rt":
                            "rd": "#1", "shamt": 0, "func": 37},
                       "#3",
                      "desc": "$t1 = $t2 | $t3"},
                   "nor": {"type": "R", "args": ["reg", "reg", "
16
                      reg"], "fields": {"op": 0, "rs": "#2", "rt":
                       "#3", "rd": "#1", "shamt": 0, "func": 39},
                      "desc": "$t1 = ($t2 | $t3)"},
                   "slt": {"type": "R", "args": ["reg", "reg", "
17
                      reg"], "fields": {"op": 0, "rs": "#2", "rt":
                       "#3", "rd": "#1", "shamt": 0, "func": 42},
                      "desc": "$t1 = ($t2 < $t3) ? 1 : 0"},
                          {"type": "J", "args": ["target"], "
18
                      fields": {"op": 2, "target": "#1"}, "desc":
                      "PC = target"},
                   "addi": {"type": "I", "args": ["reg", "reg", "
19
                      int"], "fields": {"op": 8, "rs": "#2", "rt":
                       "#1", "imm": "#3"}, "desc": "$t1 = $t2 +
                      23"},
                   "beq": {"type": "I", "args": ["reg", "reg", "
20
                      offset"], "fields": {"op": 4, "rs": "#1", "
                      rt": "#2", "imm": "#3"}, "desc": "PC += ($t1
                      == $t2) ? (offset * 4 + 4) : 4"},
                   "lw": {"type": "I", "args": ["reg", "data"],
21
                      "fields": {"op": 35, "rs": "#2.offset", "rt
                      ": "#1", "imm": "#2.base"}, "desc": "$t1 =
                      MEM[base + $t2]"},
                         {"type": "I", "args": ["reg", "data"],
                   "sw":
22
                      "fields": {"op": 43, "rs": "#2.offset", "rt
                      ": "#1", "imm": "#2.base"}, "desc": "MEM[
                      base + $t2] = $t1"}
          },
          "pseudo": {
24
                   "li":
                         {"args": ["reg", "int"], "to": ["addi
25
                      #1, $0, #2"], "desc": "$t1 = 22"},
                   "la": {"args": ["reg", "label"], "to": ["addi
26
                       #1, $0, #2"], "desc": "$t1 = ADDR(label)"},
```

```
"move": {"args": ["reg", "reg"], "to": ["add
27
                       #1, #2, $0"], "desc": "$t1 = $t2"},
                   "subi": {"args": ["reg", "reg", "int"], "to":
                       ["li $1, #3", "sub #1, #2, $1"], "desc": "
                       t1 = t2 - 23,
                   "sgt": {"args": ["reg", "reg", "reg"], "to":
29
                       ["slt #1, #3, #2"], "desc": "$t1 = ($t2 >
                       $t3) ? 1 : 0"},
                   "bge": {"args": ["reg", "reg", "offset"], "to
30
                       ": ["slt $1, #1, #2", "beq $1, $0, #3"], "
                       desc": "PC += ($t1 >= $t2) ? (offset * 4 +
                       4) : 4"},
                   "ble": {"args": ["reg", "reg", "offset"], "to
31
                       ": ["sgt $1, #1, #2", "beq $1, $0, #3"], "
                       desc": "PC += (\$t1 <= \$t2) ? (offset * 4 +
                       4) : 4"},
                            {"args": ["offset"], "to": ["beq $0, $0
32
                       , #1"], "desc": "PC += offset * 4 + 4"},
                   "neg": {"args": ["reg", "reg"], "to": ["sub
33
                       #1, $0, #2"], "desc": "$t1 = -$t2"},
                   "not": {"args": ["reg", "reg"], "to": ["nor
34
                       #1, #2, $0"], "desc": "$t1 = ~$t2"}
           },
35
           "control": {
36
                   "1": {"RegDst": 1, "RegWrite": 0, "ALUop": 2, "
37
                       AluSrc": 0, "MemToReg":0, "JumpReg": 1},
38
                   "O": {"RegDst": 1, "RegWrite": 1, "ALUOp": 2, "
39
                       ALUSrc": 0, "MemToReg": 0},
40
                   "8": {"RegDst": 0, "RegWrite": 1, "ALUOp": 0, "
                      ALUSrc": 1, "MemToReg": 0},
                   "2": {"Jump": 1},
41
                   "4": {"ALUOp": 1, "ALUSrc": 0, "Branch": 1},
42
                   "35": {"ALUOp": 0, "ALUSrc": 1, "RegDst": 0, "
43
                       RegWrite": 1, "MemRead": 1, "MemWrite": 0, "
                       MemToReg": 1},
                   "43": {"ALUOp": 0, "ALUSrc": 1, "RegDst": 0, "
44
                       RegWrite": 0, "MemRead": 0, "MemWrite": 1, "
                       MemToReg": 0}
           },
45
           "alu": {
46
                   "aluop_size": 2,
47
                   "func_size": 6,
48
                   "control_size": 4,
49
                   "control": [
50
                            {"aluop": 2, "func": 8, "out": {"
51
                               Operation": 2}},
52
                            {"aluop": 0, "out": {"Operation": 2}},
53
                            {"aluop": 1, "out": {"Operation": 6}},
54
                            {"aluop": 2, "func": 32, "out": {"
55
                               Operation": 2}},
                            {"aluop": 2, "func": 34, "out": {"
56
                               Operation": 6}},
```

```
{"aluop": 2, "func": 36, "out": {"
57
                                 Operation": 0}},
                              {"aluop": 2, "func": 37, "out": {"
58
                                 Operation": 1}},
                              {"aluop": 2, "func": 39, "out": {"
59
                                 Operation": 12}},
                              {"aluop": 2, "func": 42, "out": {"
60
                                 Operation": 7}}
                    ],
61
                     "operations": {
62
                              "0": "and",
63
                              "1": "or",
64
                              "2": "add",
65
                              "6": "sub",
66
                              "7": "slt",
67
                              "12": "nor"
68
                     }
69
            }
70
71
```

■ Instrucciones para un CPU Pipeline

```
1
           "comment": "Instruction set of the reference book,
2
              without the jump instruction.",
          "types": {
3
                   "R": [{"id": "op", "size": 6}, {"id": "rs", "
4
                      size": 5}, {"id": "rt", "size": 5}, {"id": "
                      rd", "size": 5}, {"id": "shamt", "size": 5},
                       {"id": "func", "size": 6}],
                   "I": [{"id": "op", "size": 6}, {"id": "rs", "
5
                      size": 5}, {"id": "rt", "size": 5}, {"id": "
                      imm", "size": 16}],
                   "J": [{"id": "op", "size": 6}, {"id": "target",
6
                       "size": 26}]
7
           "instructions": {
8
                           {"type": "J", "args": ["target"], "
9
                      fields": {"op": 2, "target": "#1"}, "desc":
                      "PC = target"},
                   "jr": {"type": "R", "args": ["reg"], "fields":
10
                      {"op": 1, "rs": "#1", "rt": 0, "rd": 0, "
                      shamt": 0, "func": 8}, "desc": "PC = $t1"},
11
                   "nop": {"type": "R", "fields": {"op": 0, "rs":
12
                       0, "rt": 0, "rd": 0, "shamt": 0, "func":
                      0}},
                   "add": {"type": "R", "args": ["reg", "reg", "
13
                      reg"], "fields": {"op": 0, "rs": "#2", "rt":
                       "#3", "rd": "#1", "shamt": 0, "func": 32},
                      "desc": $t1 = $t2 + $t3"},
                   "sub": {"type": "R", "args": ["reg", "reg", "
14
                      reg"], "fields": {"op": 0, "rs": "#2", "rt":
                       "#3", "rd": "#1", "shamt": 0, "func": 34},
```

```
"desc": $t1 = $t2 - $t3"},
                   "and": {"type": "R", "args": ["reg", "reg", "
15
                      reg"], "fields": {"op": 0, "rs": "#2", "rt":
                       "#3", "rd": "#1", "shamt": 0, "func": 36},
                      "desc": "$t1 = $t2 \& $t3"},
                   "nor": {"type": "R", "args": ["reg", "reg", "
16
                      reg"], "fields": {"op": 0, "rs": "#2", "rt":
                       "#3", "rd": "#1", "shamt": 0, "func": 39},
                      "desc": "$t1 = ($t2 | $t3)"},
                   "or": {"type": "R", "args": ["reg", "reg", "
17
                      reg"], "fields": {"op": 0, "rs": "#2", "rt":
                       "#3", "rd": "#1", "shamt": 0, "func": 37},
                      "desc": "$t1 = $t2 | $t3"},
                   "slt": {"type": "R", "args": ["reg", "reg", "
18
                      reg"], "fields": {"op": 0, "rs": "#2", "rt":
                       "#3", "rd": "#1", "shamt": 0, "func": 42},
                      "desc": "$t1 = ($t2 < $t3) ? 1 : 0"},
                   "addi": {"type": "I", "args": ["reg", "reg", "
19
                      int"], "fields": {"op": 8, "rs": "#2", "rt":
                       "#1", "imm": "#3"}, "desc": "$t1 = $t2 +
                      23"},
                   "beq": {"type": "I", "args": ["reg", "reg", "
20
                      offset"], "fields": {"op": 4, "rs": "#1", "
                      rt": "#2", "imm": "#3"}, "desc": "PC += ($t1
                      == $t2) ? (offset * 4 + 4) : 4"},
                   "lw": {"type": "I", "args": ["reg", "data"],
21
                      "fields": {"op": 35, "rs": "#2.offset", "rt
                      ": "#1", "imm": "#2.base"}, "desc": "$t1 =
                      MEM[base + $t2]"},
                   "sw": {"type": "I", "args": ["reg", "data"],
22
                      "fields": {"op": 43, "rs": "#2.offset", "rt
                      ": "#1", "imm": "#2.base"}, "desc": "MEM[
                      base + $t2] = $t1"}
23
          },
          "pseudo": {
24
                   "li":
                          {"args": ["reg", "int"], "to": ["addi
25
                      #1, $0, #2"], "desc": "$t1 = 22"},
26
                   "la": {"args": ["reg", "label"], "to": ["addi
                       #1, $0, #2"], "desc": "$t1 = ADDR(label)"},
                   "move": {"args": ["reg", "reg"], "to": ["add
27
                      #1, #2, $0"], "desc": "$t1 = $t2"},
                   "subi": {"args": ["reg", "reg", "int"], "to":
28
                      ["li $1, #3", "sub #1, #2, $1"], "desc": "
                      t1 = t2 - 23,
                   "sgt": {"args": ["reg", "reg", "reg"], "to":
29
                      ["slt #1, #3, #2"], "desc": "$t1 = ($t2 >
                      $t3) ? 1 : 0"},
                   "bge": {"args": ["reg", "reg", "offset"], "to
30
                      ": ["slt $1, #1, #2", "beq $1, $0, #3"], "
                      desc": "PC += (\$t1 >= \$t2) ? (offset * 4 +
                      4) : 4"},
                   "ble": {"args": ["reg", "reg", "offset"], "to
31
                      ": ["sgt $1, #1, #2", "beq $1, $0, #3"], "
                      desc": "PC += ($t1 <= $t2) ? (offset * 4 +
```

```
4) : 4"},
                             {"args": ["offset"], "to": ["beq $0, $0
32
                        , #1"], "desc": "PC += offset * 4 + 4"},
                    "neg": {"args": ["reg", "reg"], "to": ["sub
33
                        #1, $0, #2"], "desc": "$t1 = -$t2"},
                    "not": {"args": ["reg", "reg"], "to": ["nor
34
                        #1, #2, $0"], "desc": "$t1 = ~$t2"}
           },
35
           "control": {
36
                    "2": {"Jump": 1},
37
                    "1": {"RegDst": 1, "RegWrite": 0, "ALUop": 2, "
38
                        AluSrc": 0, "MemToReg":0, "JumpReg": 1},
39
                    "O": {"RegDst": 1, "RegWrite": 1, "ALUOp": 2, "
40
                        ALUSrc": 0, "MemToReg": 0},
                    "8": {"RegDst": 0, "RegWrite": 1, "ALUOp": 0, "
41
                        ALUSrc": 1, "MemToReg": 0},
                    "4": {"ALUOp": 1, "ALUSrc": 0, "Branch": 1}, 
"35": {"ALUOp": 0, "ALUSrc": 1, "RegDst": 0, "
42
43
                        RegWrite": 1, "MemRead": 1, "MemWrite": 0, "
                        MemToReg": 1},
                    "43": {"ALUOp": 0, "ALUSrc": 1, "RegDst": 0, "
44
                        RegWrite": 0, "MemRead": 0, "MemWrite": 1, "
                        MemToReg": 0}
           },
45
           "alu": {
46
                    "aluop_size": 2,
47
                    "func_size": 6,
48
                    "control_size": 4,
49
50
                    "control": [
                             {"aluop": 2, "func": 8, "out": {"
51
                                 Operation": 2}},
52
                             {"aluop": 0, "out": {"Operation": 2}},
53
                             {"aluop": 1, "out": {"Operation": 6}},
54
                             {"aluop": 2, "func": 32, "out": {"
55
                                 Operation": 2}},
                             {"aluop": 2, "func": 34, "out": {"
56
                                 Operation": 6}},
                             {"aluop": 2, "func": 36, "out": {"
57
                                 Operation": 0}},
                             {"aluop": 2, "func": 37, "out": {"
58
                                 Operation": 1}},
                             {"aluop": 2, "func": 42, "out": {"
59
                                 Operation": 7}},
                             {"aluop": 2, "func": 39, "out": {"
60
                                 Operation": 12}}
                    ],
61
                    "operations": {
62
                             "0": "and",
63
                             "1": "or",
64
                             "2": "add",
65
                             "6": "sub",
66
67
                             "7": "slt",
```

```
68 "12": "nor"
69 }
70 }
```

6.3.2. Jump And Link Register

■ Instrucciones para un CPU monociclo

```
1
           "comment": "Instruction set of the reference book.",
2
           "types": {
3
                   "R": [{"id": "op", "size": 6}, {"id": "rs", "
4
                       size": 5}, {"id": "rt", "size": 5}, {"id": "
                       rd", "size": 5}, {"id": "shamt", "size": 5},
                        {"id": "func", "size": 6}],
                   "I": [{"id": "op", "size": 6}, {"id": "rs", "
5
                       size": 5}, {"id": "rt", "size": 5}, {"id": "
                       imm", "size": 16}],
                   "J": [{"id": "op", "size": 6}, {"id": "target",
6
                        "size": 26}]
           },
7
           "instructions": {
8
                   "jr": {"type": "R", "args": ["reg"], "fields":
9
                       {"op": 1, "rs": "#1", "rt": 0, "rd": 0, "
                       shamt": 0, "func": 8}, "desc": "PC = $t1"},
                   "jalr": {"type": "R", "args": ["reg"], "fields
10
                       ": {"op": 3, "rs": "#1", "rt": 0, "rd": 31, 
"shamt": 0, "func": 8}, "desc": "PC = $t1 &
                       ra = PC",
11
                   "nop": {"type": "R", "fields": {"op": 0, "rs":
12
                        0, "rt": 0, "rd": 0, "shamt": 0, "func":
                       0}},
                   "add": {"type": "R", "args": ["reg", "reg", "
13
                       reg"], "fields": {"op": 0, "rs": "#2", "rt":
                        "#3", "rd": "#1", "shamt": 0, "func": 32},
                       "desc": $t1 = $t2 + $t3"},
                   "sub": {"type": "R", "args": ["reg", "reg", "
14
                       reg"], "fields": {"op": 0, "rs": "#2", "rt":
                        "#3", "rd": "#1", "shamt": 0, "func": 34},
                       "desc": "$t1 = $t2 - $t3"},
                   "and": {"type": "R", "args": ["reg", "reg", "
15
                       reg"], "fields": {"op": 0, "rs": "#2", "rt":
                        "#3", "rd": "#1", "shamt": 0, "func": 36},
                       "desc": "$t1 = $t2 \& $t3"},
                          {"type": "R", "args": ["reg", "reg", "
16
                       reg"], "fields": {"op": 0, "rs": "#2", "rt":
                       "#3", "rd": "#1", "shamt": 0, "func": 37},
                       "desc": "$t1 = $t2 | $t3"},
                   "nor": {"type": "R", "args": ["reg", "reg", "
17
                       reg"], "fields": {"op": 0, "rs": "#2", "rt":
                        "#3", "rd": "#1", "shamt": 0, "func": 39},
                       "desc": "$t1 = ^($t2 | $t3)"},
```

```
"slt": {"type": "R", "args": ["reg", "reg", "
18
                      reg"], "fields": {"op": 0, "rs": "#2", "rt":
                       "#3", "rd": "#1", "shamt": 0, "func": 42},
                      "desc": "$t1 = ($t2 < $t3) ? 1 : 0"},
                           {"type": "J", "args": ["target"],
19
                      fields": {"op": 2, "target": "#1"}, "desc":
                      "PC = target"},
                   "addi": {"type": "I", "args": ["reg", "reg", "
20
                      int"], "fields": {"op": 8, "rs": "#2", "rt":
                       "#1", "imm": "#3"}, "desc": "$t1 = $t2 +
                      23"},
                   "beq": {"type": "I", "args": ["reg", "reg", "
21
                      offset"], "fields": {"op": 4, "rs": "#1", "
                      rt": "#2", "imm": "#3"}, "desc": "PC += ($t1
                       == $t2) ? (offset * 4 + 4) : 4"},
                   "lw": {"type": "I", "args": ["reg", "data"],
22
                      "fields": {"op": 35, "rs": "#2.offset", "rt
                      ": "#1", "imm": "#2.base"}, "desc": "$t1 =
                      MEM[base + $t2]"},
                           {"type": "I", "args": ["reg", "data"],
                   "sw":
23
                      "fields": {"op": 43, "rs": "#2.offset", "rt
                      ": "#1", "imm": "#2.base"}, "desc": "MEM[
                      base + $t2] = $t1"}
           },
24
           "pseudo": {
25
                   "li":
                           {"args": ["reg", "int"], "to": ["addi
26
                      #1, $0, #2"], "desc": "$t1 = 22"},
                          {"args": ["reg", "label"], "to": ["addi
                   "la":
27
                       #1, $0, #2"], "desc": "$t1 = ADDR(label)"},
                   "move": {"args": ["reg", "reg"], "to": ["add
28
                      #1, #2, $0"], "desc": "$t1 = $t2"},
                   "subi": {"args": ["reg", "reg", "int"], "to":
29
                      ["li $1, #3", "sub #1, #2, $1"], "desc": "
                      $t1 = $t2 - 23"},
                   "sgt": {"args": ["reg", "reg", "reg"], "to":
30
                      ["slt #1, #3, #2"], "desc": "$t1 = ($t2 >
                      $t3) ? 1 : 0"},
                   "bge": {"args": ["reg", "reg", "offset"], "to
31
                      ": ["slt $1, #1, #2", "beq $1, $0, #3"], "
                      desc": "PC += ($t1 >= $t2) ? (offset * 4 +
                      4) : 4",
                   "ble": {"args": ["reg", "reg", "offset"], "to
32
                      ": ["sgt $1, #1, #2", "beq $1, $0, #3"], "
                      desc": "PC += ($t1 <= $t2) ? (offset * 4 +
                      4) : 4",
                          {"args": ["offset"], "to": ["beq $0, $0
33
                      , #1"], "desc": "PC += offset * 4 + 4"},
                   "neg": {"args": ["reg", "reg"], "to": ["sub
34
                      #1, $0, #2"], "desc": "$t1 = -$t2"},
                   "not": {"args": ["reg", "reg"], "to": ["nor
35
                      #1, #2, $0"], "desc": "$t1 = ~$t2"}
36
           },
           "control": {
37
                   "1": {"RegDst": 1, "RegWrite": 0, "ALUop": 2, "
38
```

```
AluSrc": 0, "MemToReg":0, "JumpReg": 1},
                    "3": {"RegDst": 1, "RegWrite": 1, "ALUop": 2, "
39
                       AluSrc": 0, "MemToReg": 2, "JumpReg": 1},
40
                    "0": {"RegDst": 1, "RegWrite": 1, "ALUOp": 2, "
41
                       ALUSrc": 0, "MemToReg": 0},
                    "8": {"RegDst": 0, "RegWrite": 1, "ALUOp": 0, "
42
                       ALUSrc": 1, "MemToReg": 0},
                    "2": {"Jump": 1},
43
                    "4": {"ALUOp": 1, "ALUSrc": 0, "Branch": 1},
44
                    "35": {"ALUOp": 0, "ALUSrc": 1, "RegDst": 0, "
45
                       RegWrite": 1, "MemRead": 1, "MemWrite": 0, "
                       MemToReg": 1},
                    "43": {"ALUOp": 0, "ALUSrc": 1, "RegDst": 0, "
46
                       RegWrite": 0, "MemRead": 0, "MemWrite": 1, "
                       MemToReg": 0}
           },
47
           "alu": {
48
                    "aluop_size": 2,
49
                    "func_size": 6,
50
                    "control_size": 4,
51
                    "control": [
52
                            {"aluop": 2, "func": 8, "out": {"
53
                                Operation": 2}},
                            {"aluop": 0, "out": {"Operation": 2}},
54
                            {"aluop": 1, "out": {"Operation": 6}},
55
                            {"aluop": 2, "func": 32, "out": {"
56
                                Operation": 2}},
                            {"aluop": 2, "func": 34, "out": {"
57
                                Operation": 6}},
                            {"aluop": 2, "func": 36, "out": {"
58
                                Operation": 0}},
                            {"aluop": 2, "func": 37, "out": {"
                                Operation": 1}},
                            {"aluop": 2, "func": 39, "out": {"
60
                                Operation": 12}},
                            {"aluop": 2, "func": 42, "out": {"
61
                                Operation": 7}}
                    ],
62
                    "operations": {
63
                            "0": "and",
                            "1": "or",
65
                            "2": "add",
66
                            "6": "sub",
67
                            "7": "slt",
68
                            "12": "nor"
69
                    }
70
           }
71
72
```

■ Instrucciones para un CPU pipeline

1 {

```
"comment": "Instruction set of the reference book,
2
              without the jump instruction.",
           "types": {
3
                    "R": [{"id": "op", "size": 6}, {"id": "rs", "
4
                       size": 5}, {"id": "rt", "size": 5}, {"id": "
rd", "size": 5}, {"id": "shamt", "size": 5},
                        {"id": "func", "size": 6}],
                    "I": [{"id": "op", "size": 6}, {"id": "rs", "
5
                       size": 5}, {"id": "rt", "size": 5}, {"id": "
                       imm", "size": 16}],
                    "J": [{"id": "op", "size": 6}, {"id": "target",
6
                        "size": 26}]
           },
7
           "instructions": {
                          {"type": "J", "args": ["target"], "
9
                    "j":
                       fields": {"op": 2, "target": "#1"}, "desc":
                       "PC = target"},
                    "jr": {"type": "R", "args": ["reg"], "fields": {"op": 1, "rs": "#1", "rt": 0, "rd": 0, "
10
                       shamt": 0, "func": 8}, "desc": "PC = $t1"},
                    "jalr": {"type": "R", "args": ["reg"], "fields
11
                       ": {"op": 3, "rs": "#1", "rt": 0, "rd": 31,
                       "shamt": 0, "func": 8}, "desc": "PC = $t1 &
                       ra = PC + 4"
12
                    "nop": {"type": "R", "fields": {"op": 0, "rs":
13
                        0, "rt": 0, "rd": 0, "shamt": 0, "func":
                       0}},
                    "add": {"type": "R", "args": ["reg", "reg", "
14
                       reg"], "fields": {"op": 0, "rs": "#2", "rt":
                        "#3", "rd": "#1", "shamt": 0, "func": 32},
                       "desc": "$t1 = $t2 + $t3"},
                    "sub": {"type": "R", "args": ["reg", "reg", "
15
                       reg"], "fields": {"op": 0, "rs": "#2", "rt":
                        "#3", "rd": "#1", "shamt": 0, "func": 34},
                       "desc": $t1 = $t2 - $t3",
                    "and": {"type": "R", "args": ["reg", "reg", "
16
                       reg"], "fields": {"op": 0, "rs": "#2", "rt":
                        "#3", "rd": "#1", "shamt": 0, "func": 36},
                       "desc": "$t1 = $t2 \& $t3"},
                    "nor": {"type": "R", "args": ["reg", "reg", "
17
                       reg"], "fields": {"op": 0, "rs": "#2", "rt":
                             "rd": "#1", "shamt": 0, "func": 39},
                       "desc": "$t1 = ^($t2 | $t3)"},
                    "or": {"type": "R", "args": ["reg", "reg", "
18
                       reg"], "fields": {"op": 0, "rs": "#2", "rt":
                        "#3", "rd": "#1", "shamt": 0, "func": 37},
                       "desc": "$t1 = $t2 | $t3"},
                    "slt": {"type": "R", "args": ["reg", "reg", "
19
                       reg"], "fields": {"op": 0, "rs": "#2", "rt":
                        "#3", "rd": "#1", "shamt": 0, "func": 42},
                       "desc": "$t1 = ($t2 < $t3) ? 1 : 0"},
                    "addi": {"type": "I", "args": ["reg", "reg", "
20
                       int"], "fields": {"op": 8, "rs": "#2", "rt":
```

```
"#1", "imm": "#3"}, "desc": "$t1 = $t2 +
                   "beq": {"type": "I", "args": ["reg", "reg", "
21
                      offset"], "fields": {"op": 4, "rs": "#1", "
                      rt": "#2", "imm": "#3"}, "desc": "PC += ($t1
                       == $t2) ? (offset * 4 + 4) : 4"},
                   "lw": {"type": "I", "args": ["reg", "data"],
22
                      "fields": {"op": 35, "rs": "#2.offset", "rt
                      ": "#1", "imm": "#2.base"}, "desc": "$t1 =
                      MEM[base + $t2]"},
                   "sw": {"type": "I", "args": ["reg", "data"],
23
                      "fields": {"op": 43, "rs": "#2.offset", "rt
                      ": "#1", "imm": "#2.base"}, "desc": "MEM[
                      base + $t2] = $t1"}
24
           "pseudo": {
25
                   "li":
                           {"args": ["reg", "int"], "to": ["addi
26
                      #1, $0, #2"], "desc": "$t1 = 22"},
                   "la": {"args": ["reg", "label"], "to": ["addi
27
                       #1, $0, #2"], "desc": "$t1 = ADDR(label)"},
                   "move": {"args": ["reg", "reg"], "to": ["add
28
                      #1, #2, $0"], "desc": "$t1 = $t2"},
                   "subi": {"args": ["reg", "reg", "int"], "to":
29
                      ["li $1, #3", "sub #1, #2, $1"], "desc": "
                      $t1 = $t2 - 23"},
                   "sgt": {"args": ["reg", "reg", "reg"], "to":
30
                      ["slt #1, #3, #2"], "desc": "$t1 = ($t2 >
                      $t3) ? 1 : 0"},
                   "bge": {"args": ["reg", "reg", "offset"], "to
31
                      ": ["slt $1, #1, #2", "beq $1, $0, #3"], "
                      desc": "PC += (\$t1 >= \$t2) ? (offset * 4 +
                      4) : 4"},
                   "ble": {"args": ["reg", "reg", "offset"], "to
32
                      ": ["sgt $1, #1, #2", "beq $1, $0, #3"], "
                      desc": "PC += (\$t1 <= \$t2) ? (offset * 4 +
                      4) : 4"},
                           {"args": ["offset"], "to": ["beq $0, $0
33
                      , #1"], "desc": "PC += offset * 4 + 4"},
                   "neg": {"args": ["reg", "reg"], "to": ["sub
34
                      #1, $0, #2"], "desc": "$t1 = -$t2"},
                   "not": {"args": ["reg", "reg"], "to": ["nor
35
                      #1, #2, $0"], "desc": "$t1 = ~$t2"}
           },
36
           "control": {
37
                   "2": {"Jump": 1},
38
                   "1": {"RegDst": 1, "RegWrite": 0, "ALUop": 2, "
39
                      AluSrc": 0, "MemToReg":0, "JumpReg": 1},
                   "3": {"RegDst": 1, "RegWrite": 1, "ALUop": 2, "
40
                      AluSrc": 0, "MemToReg": 2, "JumpReg": 1},
41
                   "0": {"RegDst": 1, "RegWrite": 1, "ALUOp": 2, "
42
                      ALUSrc": 0, "MemToReg": 0},
                   "8": {"RegDst": 0, "RegWrite": 1, "ALUOp": 0, "
43
                      ALUSrc": 1, "MemToReg": 0},
```

```
"4": {"ALUOp": 1, "ALUSrc": 0, "Branch": 1},
44
                    "35": {"ALUOp": 0, "ALUSrc": 1, "RegDst": 0, "
45
                       RegWrite": 1, "MemRead": 1, "MemWrite": 0, "
                       MemToReg": 1},
                    "43": {"ALUOp": 0, "ALUSrc": 1, "RegDst": 0, "
46
                       RegWrite": 0, "MemRead": 0, "MemWrite": 1, "
                       MemToReg": 0}
           },
47
           "alu": {
48
                    "aluop_size": 2,
49
                    "func_size": 6,
50
                    "control_size": 4,
51
                    "control": [
52
                             {"aluop": 2, "func": 8, "out": {"
53
                                Operation": 2}},
                             {"aluop": 0, "out": {"Operation": 2}},
54
                             {"aluop": 1, "out": {"Operation": 6}},
55
                             {"aluop": 2, "func": 32, "out": {"
56
                                Operation": 2}},
                             {"aluop": 2, "func": 34, "out": {"
57
                                Operation": 6}},
                             {"aluop": 2, "func": 36, "out": {"
58
                                Operation": 0}},
                             {"aluop": 2, "func": 37, "out": {"
59
                                Operation": 1}},
                             {"aluop": 2, "func": 42, "out": {"
60
                                Operation": 7}},
                             {"aluop": 2, "func": 39, "out": {"
61
                                Operation": 12}}
                    ],
62
                    "operations": {
63
                             "0": "and",
64
                             "1": "or",
65
                             "2": "add"
66
                             "6": "sub".
67
                             "7": "slt",
68
                             "12": "nor"
69
                    }
70
           }
71
72
  }
```

7. Referencias

1. DrMIPS, https://brunonova.github.io/drmips