BM3803MG

32 位空间处理器

用户手册

目 录

_	概述和总体结构	3
	1.1 概述	3
	1.2 主要性能	3
	1.3 芯片管脚	4
=	处理器核心IU	15
	2.1 概述	15
	2.2 指令集	15
	2.3 指令流水线结构	16
	2.4 浮点处理单元(FPU)	17
	2.5 IU相关的内部寄存器	17
	2.6 处理器的启动方式	20
	2.7 处理器的复位	20
	2.8 异常	21
	2.9 容错设计	22
Ξ	Cache存储器	23
	3.1 概述	23
	3.2 Cache映射	23
	3.3 Cache的控制	24
	3.4 Cache 的容错功能控制	25
四	中断和陷阱	27
	4.1 概述	27
	4.2 BM3803MG陷阱类型	27
	4.3 BM3803MG中断	29
五	存储器接口	32
	5.1 概述	32
	5.2 RAM 接口	36
	5.3 PROM访问接口	39
	5.4 I/O空间访问接口	40
	5.5 错误管理	41
六	PCI接口和仲裁器	48
	6.1 概述	48
	6.2 AHB-PCI模块结构图	49
	6.3 PCI接口复位	49

	6.4 PCI接口AHB侧地址空间	50
	6.5 PCI仲裁器	51
	6.6 PCI侧寄存器空间	51
	6.7 地址空间映射	53
	6.8 DMA	55
	6.9 PCI模块中断	58
七	GPIO、UART和定时器	61
	7.1 GPIO	61
	7.2 UART	63
	7.3 定时器和看门狗	66
八	调试接口	68
	8.1 概述	68
	8.2 调试支持单元	68
	8.3 DSU通讯连接	74
	8.4 从DSU引导	76
九	片内寄存器	77
	片内控制寄存器的地址	77
	AHB 状态寄存器	78
	Power-down 寄存器	78
	写保护寄存器WPR	78
	产品配置寄存器PCR	79
	其他寄存器的设置	80
+	片内锁相环和时钟	81
+-	一 封装和电气特性(TBD)	82
附	큣	84
	A寄存器描述	84
	B IU/FPU寄存器堆地址列表	129
	C PROM和SDRAM访问时序	132

一 概述和总体结构

1.1 概述

BM3803MG是基于 SPARC V8 体系结构的 32 位 RISC 嵌入式处理器,可用于板上嵌入式实时计算机系统,能够满足各种航天应用的功能以及性能指标要求,只要加上存储器和与应用相关的外围电路,就可以构成完整的单板计算机系统。

BM3803MG 芯片内部包含整数处理单元,浮点处理单元,独立的指令和数据 Cache,硬件乘法器和除法器,中断控制器,带有跟踪缓冲器的硬件调试单元,两个24位定时器,通用 I/O接口,看门狗,能够支持 PROM、SRAM、SDRAM 和 I/O 映射空间访问的存储器控制器,具有软件可以控制的省电工作模式,具有可实现 PCI 主机桥(Host bridge)和从属桥(Guest bridge) 功能的 PCI 控制器。

1.2 主要性能

- 处理单元特性: BM3803MG 处理器是基于 SPARC V8 的 32 位微处理器, 具有 8 个寄存器堆窗口、5 级流水线、16K 字节大小的两路组相联数据 Cache、32K 字节大小的四路组相联指令 Cache、具有支持单双精度浮点数据类型的浮点处理单元。
- 片上外设:具有支持PROM、SRAM、SDRAM和I/O映射空间访问的存储器控制器,具有两个24位的定时器,一个看门狗,三个串行通信接口,以及4个外部可编程输入端口的中断控制器,32个通用I/O接口,符合PCI2.3规范的33MHz PCI接口。
- 容错设计: 完全的三模冗余设计、 EDAC 和奇偶校验
- 调试测试: 用于调试跟踪的硬件调试单元, 具有4个硬件观测点。
- 工作范围: I/O电源电压: 3.3V +/- 0.30V; 核心电源电压: 1.8V +/- 0.15V; (两电源可同时上电)
- 工作温度: -55~+125℃。
- 工作频率: 0MHz~100MHz。
- 功耗: 1W/100MHz。
- 主要性能指标: 86MIPS@100MHz (Dhrystone 2.1), 23MFLOPS@100MHz (Whetstone)。

- 抗辐性能: 总剂量抗辐能力100Krad(Si), 优于1 E-5错误/器件/day
 的SEU事件, 优于70 MeV cm²/mg的抗闩锁能力。
- 开发工具: BM3803MG 评估板 (Evaluation Board), SPE 软件集成 开发环境。

总体结构框图如图 1-1 所示。




图 1-1 BM3803MG 总体结构框图

1.3 芯片管脚

全芯片共有 219 个信号功能管脚, 具体分配如下:

- IU 和 FPU 管脚 (67): 地址总线 28, 数据总线 32, 校验位 7;
- 存储器接口信号 (31): 输出使能,总线准备好信号,读周期指示,写使能,PROM 片选 2,RAM 输出使能 5,RAM 片选 5,RWE 写使能 4,I/O 片选;SDRAM(SDCLK)时钟,SDRAM 列选择(SDCASN),SDRAM 片选 2 (SDCSN),SDRAM 行选择 (SDRASN),SDRAM 数据字节选择 4 (SDQM)、SDRAM 写探测(SDWEN),ROM bank大小定义 4 (ROMBSD);
- 系统和时钟信号(4): CLK 输入, RESET 复位,总线异常 BEXC, 处理器错误 ERRORN;
- 定时器和看门狗输出(3);
- 并行 I/O 口和串口(20): 并行 I/O 口 16, 扩展的串口 4;
- 硬件调试单元信号(5): DSU(DSUACT)激活信号,DSUBRE 信号,DSU 使能信号(DSUEN),DSU接受信号,DSU输出信号:
- PCI 仲裁器 (14): PCI 总线请求 7, PCI 总线响应 7;

- PCI 接口(55): 地址数据线(32)、CBE(4)、奇偶校验、周期结构、初始化准备 IRDY、目标准备信号 TRDY、停止信号、初始化器件选择信号、器件选择、PCI 总线请求、PCI 总线响应、PCI 时钟信号、PCI 复位信号、奇偶校验数据错误,系统错误、PCI 主桥/从桥控制;
- JTAG 信号 (5): TCK (测试时钟控制信号)、TMS (测试模式选择信号)、TDI (测试数据输入)、TDO (测试数据输出)、TRST (测试复位信号):
- PCI 测试用信号: sim_pci_fast (PCI 快速复位信号);
- 各种模式信号: scan 模式的选择 (scan_mode); mbist 模式的选择 (bist_mode); scan 模式控制信号 (scan_enable);

各个信号和相应的封装管脚对应如表 1-1 所示,输出驱动能力如表 1-2 所示。

表 1-1 信号与管脚对应表 信号名 管脚位置 输入/输出 描述					
	物人/物出	描述			
		io地			
D4	io 电源	io 电源			
C5	0	处理器地址总线			
D6	0	处理器地址总线			
B4	0	处理器地址总线			
F8	0	处理器地址总线			
A3	核地	核地			
E7	核电源	核电源			
C7	0	处理器地址总线			
F10					
В6	0	处理器地址总线			
G11					
A5	0	处理器地址总线			
E9	0	处理器地址总线			
A7	io地	io地			
D8	io 电源	io 电源			
С9	0	处理器地址总线			
D10	0	处理器地址总线			
В8	0	处理器地址总线			
E11	I/0	处理器数据总线			
A9	I/0	处理器数据总线			
F12					
B10	核地	核地			
D12	核电源	核电源			
		·			
	 管脚位置 G9 C3 D4 C5 D6 B4 F8 A3 E7 C7 F10 B6 G11 A5 E9 A7 D8 C9 D10 B8 E11 A9 F12 B10 	管脚位置 輸入/輸出 G9 io 地 D4 io 电源 C5 0 D6 0 B4 0 F8 0 A3 核地 E7 0 F10 0 B6 0 G11 0 A5 0 E9 0 A7 io 地 D8 io 电源 C9 0 D10 0 B8 0 E11 I/0 A9 I/0 F12 B10			

表 1-1 信号与管脚对应表

	G13		
data [3]	A11	I/0	
data [4]	E13	I/0	处理器数据总线
data [5]	B12	I/0	处理器数据总线
vss io3	F14	io地	io地
vdd io3	C13	io 电源	io 电源
	D14	I/0	处理器数据总线
data [7]	A13	I/0	处理器数据总线
	G15		
data [8]	B14	I/0	处理器数据总线
data [9]	E15	I/0	处理器数据总线
data [10]	C15	I/0	处理器数据总线
vss_core3	F16	核地	核地
vdd_core3	A15	核电源	核电源
data [11]	D16	I/0	处理器数据总线
data [12]	B16	I/0	处理器数据总线
	G17		
data [13]	C17	I/0	处理器数据总线
data [14]	E17	I/0	处理器数据总线
data [15]	A17	1/0	处理器数据总线
vss_io4	F18	io地	io地
vdd_io4	B18	io 电源	io 电源
data [16]	D18	1/0	处理器数据总线
data [17]	A19	I/0	处理器数据总线
data [18]	E19	I/0	处理器数据总线
data [19]	C19	I/0	处理器数据总线
	G19		
data [20]	B20	I/0	处理器数据总线
vss_core4	D20	核地	核地
vdd_core4	A21	核电源	核电源
data [21]	F20	I/0	处理器数据总线
data [22]	C21	I/0	处理器数据总线
data [23]	E21	I/0	处理器数据总线
data [24]	B22	I/0	处理器数据总线
	G21		
data [25]	A23	I/0	处理器数据总线
data [26]	D22	I/0	处理器数据总线
vss_io5	C23	io地	io地
	F22		
vdd_io5	B24	io 电源	io 电源
data [27]	E23	I/0	处理器数据总线
data [28]	A25	I/0	处理器数据总线
	G23		

data [29]	C25	I/0	处理器数据总线
data [30]	D24	I/0	处理器数据总线
data [31]	B26	I/0	处理器数据总线 处理器数据总线
vss core5	F24	核地	核地
vdd core5	A27	核电源	核电源
pdata [0]	E25	I/0	校验数据总线
		· ·	
pdata [1]	B28	I/0	校验数据总线
pdata [2]	D26	1/0	校验数据总线
vdd_io6	C27	io 电源	io电源
Clk	D28	I	系统时钟
vss_io6	A29	io 地	io地
pdata [3]	E27	I/0	校验数据总线
pdata [4]	A31	I/0	校验数据总线
	G25		
pdata [5]	B30	I/0	校验数据总线
pdata [6]	F26	I/0	校验数据总线
pll_rst	C29	Ι	PLL 复位信号,高电平有效。
p11_min[3]	E29	Ι	PLL 倍频系数输入
p11_min[2]	A33	Ι	PLL 倍频系数输入
p11_min[1]	F28	Ι	PLL 倍频系数输入
pl1_pdio2	B32		
pll_iovdd	D30	模拟电源	模拟电源
pll_iovss	C31	模拟地	模拟地
	E31		
	B34		
	G27		
	J29		
	C33		
pl1_corevdd	D32	模拟电源	模拟电源
pl1_corevss	E33	模拟地	模拟地
pll_pdio1	F32		
vss_io7	D34	io地	io地
vdd_io7	Н30	io 电源	io 电源
bist_mode	C35	I	mbist 模式的选择(高电平有效)
scan enable	G31	I	scan 模式中的控制信号
pl1 min[0]	G33	Ι	PLL 倍频系数输入
pll bp	K30	I	PLL 时钟旁路控制信号,高电平有
- -			效。当为低时片内时钟由PLL提供。
vdd core6	F34	核电源	核电源
_	L29	— *- *-	
pll out	E35	0	PLL 测试输出,为片内主时钟。
vss core6	J31	核地	核地
	50-	1,,,,	P -

			效。
oen	Н32	0	数据总线读使能,低电平有效。
read	Ј33	0	处理器读/写选择
writen	K32	0	写使能,低电平有效
ramsn[0]	H34	0	RAM 片选, 低电平有效。
ramsn[1]	L31	0	RAM 片选, 低电平有效。
vdd_io8	J35	io 电源	io 电源
vss_io8	M30	io地	io地
ramsn[2]	K34	0	RAM 片选,低电平有效。
ramsn[3]	M32	0	RAM 片选,低电平有效。
ramsn[4]	L33	0	RAM 片选,低电平有效。
	N29		
vdd_core7	L35	核电源	核电源
vss_core7	N31	核地	核地
ramoen[0]	M34	0	RAM 输出使能,低电平有效。
	P30		
ramoen[1]	N33	0	RAM 输出使能,低电平有效。
ramoen[2]	P32	0	RAM 输出使能,低电平有效。
vdd_io9	N35	io 电源	io 电源
	R29		
vss_io9	P34	io地	io地
ramoen[3]	R31	0	RAM 输出使能,低电平有效。
ramoen[4]	R33	0	RAM 输出使能,低电平有效。
rwen[0]	T30	0	字节控制的写使能,低电平有
			效。
rwen[1]	R35	0	字节控制的写使能, 低电平有
			效。
rwen[2]	T32	0	字节控制的写使能,低电平有效。
rwen[3]	T34	0	字节控制的写使能,低电平有效。
	U29		
vss_core8	U33	核地	核地
vdd_core8	U31	核电源	核电源
romsn[0]	U35	0	ROM 片选, 低电平有效。
romsn[1]	V30	0	ROM 片选, 低电平有效。
Iosn	V34	0	I0 片选,低电平有效。
vdd_io10	V32	io 电源	io 电源
vss_io10	W35	io地	io地
sdcsn[0]	W31	0	SDRAM 片选,低电平有效。
sdcsn[1]	W33	0	SDRAM 片选,低电平有效。
	W29		
Sdwen	Y34	0	SDRAM 写使能,低电平有效。
Sdrasn	Y32	0	SDRAM 行地址,低电平有效。

Sdcasn	AA35	0	SDRAM 地址, 低电平有效。
vdd_io11	Y30	io 电源	io电源
vss ioll	AA33	io地	io地
	AA31		
sddqm[0]	AB34	0	SDRAM 数据选择,低电平有效。
<u> </u>	AA29		
sddqm[1]	AC35	0	SDRAM 数据选择,低电平有效。
sddqm[2]	AB32	0	SDRAM 数据选择,低电平有效。
sddqm[3]	AC33	0	SDRAM 数据选择,低电平有效。
1 2 2	AB30		
vss core9	AD34	核地	核地
Sdc1k	AC31	0	SDRAM 时钟输出
vdd core9	AE35	核电源	核电源
	AC29	[X 6.04]	
Pio [0]	AE33	I/0	通用 io 与定义 prom
[_, -	宽度复用
Pio [1]	AD32	I/0	通用 io 与定义 prom
		_, _	宽度复用
Pio [2]	AF34	I/0	通用 io
Pio [3]	AD30	I/0	通用 io 与串口外部可选时钟复用
Pio [4]	AG35	I/0	通用 io
Pio [5]	AE31	I/0	通用 io
Pio [6]	AH34	I/0	通用 io
vdd io12	AF32	io 电源	io 电源
vss io12	AG33	io地	io地
Pio [7]	AH32	I/0	通用 io
Pio [8]	AJ35	I/0	通用 io 与 cts2 复用
Pio [9]	AG31	I/0	通用 io 与 rts2 复用
pio [10]	AL35	I/0	通用 io 与 rxd2 复用
	AE29		
vdd core10	AK34	核电源	核电源
vss core10	AF30	核地	核地
pio [11]	AJ33	I/0	通用 io 与 txd2 复用
pio [12]	AJ31	I/0	通用 io 与 cts1 复用
pio [13]	AN35	I/0	通用 io 与 rtsl 复用
pio [14]	AH30	I/0	通用 io 与 rxd1 复用
Pio[15]	AM34	I/0	通用 io 与 txd1 复用
	AK32	<u> </u>	
vdd io13	AL33	io 电源	io 电源
vss io13	AL31	io地	io地
_	AP34		-
	AG29		
	AJ27		

	AN33		
pci arb gnt n[6]	AM32	0	PCI 仲裁器应答
pci arb gnt n[5]	AN31	0	PCI 仲裁器应答
pci_arb_gnt_n[4]	AM30	0	PCI 仲裁器应答
pci arb gnt n[3]	AP32	0	PCI 仲裁器应答
pci arb gnt n[2]	AK28	0	PCI 仲裁器应答
pci_arb_gnt_n[1]	AR33	0	PCI 仲裁器应答
pci arb gnt n[0]	AL29	0	PCI 仲裁器应答
vdd io14	AN29	io 电源	io电源
vss io14	AK26	io地	io 地
pci arb req[6]	AP30	I	PCI 仲裁器申请
pc1_arb_req[b]	AJ25	1	101 円級部 中间
pci_arb_req[5]	AR31	I	PCI 仲裁器申请
pci_arb_req[4]	AL27	I	PCI 仲裁器申请
pci_arb_req[4] pci arb req[3]	AR29	I	PCI 仲裁器申请
	AN29 AM28	I	PCI 仲裁器申请
pci_arb_req[2]	AN27	I	PCI 仲裁器申请
pci_arb_req[1]	AN27	I	PCI 仲裁器申请
pci_arb_req[0]	AMZ0 AP28	核电源	核电源
vdd_corel1	AF 28 AL 25		核地
vss_core11		核地工作	
pci_ad [0]	AR27	I/0	PCI 数据/地址总线
Pci_ad[1]	AR24	I/0	PCI 数据/地址总线
pci_ad [2]	AP26	I/0	PCI 数据/地址总线
pci_ad [3]	ANOF	I/0	PCI 数据/地址总线
pci_ad[4]	AN25	1/0	PCI 数据/地址总线
11 :-15	AD25	:- 中海	:- 中海
vdd_io15	AR25	io 电源	io 电源
vss_io15	AL23	io地	io地
pci_ad[5]	AP24	I/0	PCI 数据/地址总线
pci_ad [6]	ANO2	I/0	PCI 数据/地址总线
pci_ad [7]	AN23	I/0	PCI 数据/地址总线
pci_cbe[0]	ADDO	I/0	PCI 命令和字节使能
pci_ad [8]	AR23	I/0	PCI 数据/地址总线
1110	AD22	拉山區	拉山酒
vdd_core12	AP22	核电源	核电源
vss_core12	AL21	核地	核地
pci_ad[9]	AN21	I/0	PCI 数据/地址总线
pci_66	AK20	I	PCI 总线 66MHz 使能
pci_ad [10]	AR21	I/0	PCI 数据/地址总线
pci_ad [11]	AM20	I/0	PCI 数据/地址总线
pci_ad[12]	AP20	1/0	PCI 数据/地址总线
	AJ19	- /-	POT W.H. (H.H. V./)
pci_ad[13]	AN19	I/0	PCI 数据/地址总线

15147	AT 10	T /0	DOT #6-HE /U. L.I. & /-D
pci_ad[14]	AL19	I/0	PCI 数据/地址总线
pci_ad[15]	AR19	I/0	PCI 数据/地址总线
pci_cbe[1]	AK18	I/0	PCI 命令和字节使能
vdd_io16	AP18	io 电源	io 电源
vss_io16	AM18	io地	io地
pci_par	AR17	I/0	PCI 数据奇偶校验错误
pci_serr	AL17	I/0	PCI 系统错误指示
pci_perr	AN17	I/0	PCI 校验错误指示
	AJ17		
pci_stop	AP16	I/0	PCI 停止数据传送信号
pci_devsel	AM16	Ι	配置器件选择信号
pci_trdy	AR15	I/0	PCI 目标设备准备好
pci_idry	AK16	I/0	初始化准备
pci_frame	AN15	I/0	帧指示信号
vdd_core13	AL15	核电源	核电源
vss_core13	AP14	核地	核地
	AJ15		
pci_cbe[2]	AR13	I/0	PCI 命令和字节使能
pci_ad [16]	AM14	I/0	PCI 数据/地址总线
pci_ad [17]	AN13	I/0	PCI 数据/地址总线
pci_ad [18]	AK14	I/0	PCI 数据/地址总线
pci_ad [19]	AP12	I/0	PCI 数据/地址总线
pci_ad[20]	AL13	I/0	PCI 数据/地址总线
Pci_ad[21]	AR11	I/0	PCI 数据/地址总线
	AJ13		
vdd_io17	AN11	io 电源	io 电源
vss io17	AM12	io地	io地
 pci_ad[22]	AP10	I/0	PCI 数据/地址总线
pci ad[23]	AK12	I/0	PCI 数据/地址总线
pci idsel	AR9	Ι	配置器件选择信号
Pci cbe[3]	AL11	I/0	PCI 命令和字节使能
pci ad[24]	AP8	I/0	PCI 数据/地址总线
Vdd core14	AM10	核电源	核电源
Vss core14	AN9	核地	核地
pci ad [25]	AM8	I/0	PCI 数据/地址总线
pci ad [26]	AR7	I/0	PCI 数据/地址总线
pci ad [27]	AL9	I/0	PCI 数据/地址总线
pci_ad [28]	AR5	I/0	PCI 数据/地址总线
F22_00 [80]	AJ11	2, 0	2048111-0-11-0-20
Pci_ad[29]	AP6	I/0	PCI 数据/地址总线
Pci ad[30]	AK10	I/0	PCI 数据/地址总线
vdd io18	AN7	io 电源	io 电源
vss io18	AL7	io 地	io 地
A 22 TO 10	AL (10 炬	10 1년

Pci_ad[31]	AR3	I/0	PCI 数据/地址总线
Pci_req	AK8	0	总线请求
pci_gnt	AP4	I	总线给予
	AM6		
	AN5		
	AL5		
	AP2		
	AJ9		
	AG7		
vss_io19	AN3	io地	io地
pci_clk	AM4	I	PCI 时钟输入
vdd_io19	AL3	io 电源	io 电源
pci_rst	AK4	I/0	PCI 复位信号
pci_intd_n	AM2	I	PCI 总线中断 D
pci_intc_n	AH6	Ι	PCI 总线中断 C
vss_core15	AN1	核地	核地
vdd_ core15	AJ5	核电源	核电源
pci_intb_n	AJ3	I	PCI 总线中断 B
	AF6		
pci_inta_n	AK2	I	PCI 总线中断 A
	AE7		
cpci_enum	AL1	I/0	CPCI 热拔插信号
vss_core16	AG5	核地	核地
vdd_core16	AJ1	核电源	核电源
cpci_handle	AH4	I	CPCI 热拔插开关
rombsd_pad_3	AG3	I	Rom_bank 大小定义
rombsd_pad_2	AF4	I	Rom_bank 大小定义
rombsd_pad_1	AH2	I	Rom_bank 大小定义
rombsd_pad_0	AE5	I	Rom_bank 大小定义
pad_skew_0	AG1	I	时钟树延时输入
pad_skew_1	AD6	I	时钟树延时输入
vss_core17	AF2	核地	核地
vdd_core17	AD4	核电源	核电源
pci_host	AE3	I	Pci host/guest 模式切换
	AC7		
sim_fast_reset	AE1	I	PCI 快速复位
cpci_en	AC5	I	Cpci 模式使能
cpci_led	AD2	0	Cpci 状态指示
wdogn	AB6	OD	看门狗输出,低电平有效。
vss_io20	AC3	io地	io地
vdd_io20	AB4	io 电源	io 电源
txd3	AC1	0	串口3数据输出
	AA7		

rxd3	AB2	I	串口3数据输入
rts3	AA5	0	串口 3 请求发送
cts3	AA3	I	串口 3 清除发送
vss core18	Y6	核地	核地
_		-	, , , _
vdd_core18	AA1	核电源	核电源
timer0	Y4	0	定时器 1 输出
timer1	Y2	0	定时器 2 输出
	W7	_	NEW D. Adv. Adv. Ed.
Dsuen	W3	I	调试使能信号
Dsutx	W5	0	调试数据输出
vss_io21	W1	io地	io地
vdd_io21	V6	io 电源	io 电源
Dsurx	V2	I	调试数据输入
Dsubre	V4	I	硬件调试中断输入,高电平有
			效。
Dsuact	U1	0	调试活动指示,高电平有效。
Vdd_io22	U5	io 电源	io 电源
Vss_io22	U3	io地	io地
	U7		
Tclk	T2	I	JTAG 时钟
Tdi	T4	I	测试数据输入
Tdo	R1	Tri state 0	测试数据输出
	Т6		
vss_core19	R3	核地	核地
vdd_core19	R5	核电源	核电源
Tms	P2	I	测试模式选择信号
	R7		
Trst	N1	I	测试复位信号
Resetn	P4	I	系统复位信号, 低电平有效, 要
			求保持大于两个时钟周期。
Bexcn	N3	I	总线异常指示低电平有效。
Errorn	P6	OD	处理器错误指示,低电平有效。
address[0]	M2	0	处理器地址总线
address[1]	N5	0	处理器地址总线
vss io23	L1	io地	io地
_ =	N7	† · · · ·	
vdd io23	L3	io 电源	io 电源
address[2]	M4	0	处理器地址总线
address[3]	K2	0	处理器地址总线
address[4]	M6	0	处理器地址总线
address[5]	J1	0	处理器地址总线
address[6]	L5	0	处理器地址总线
Vss core20	H2	核地	核地
135_001640	114	似地	1/3,45

Vdd_core20	K4	核电源	核电源
address[7]	Ј3	0	处理器地址总线
	H4		
address[8]	G1	0	处理器地址总线
address[9]	J5	0	处理器地址总线
scan_mode	E1	Ι	scan 模式的选择(高电平有效)
	L7		
address[10]	F2	0	处理器地址总线
address[11]	К6	0	处理器地址总线
address[12]	G3	0	处理器地址总线
vss_io24	G5	io地	io地
vdd_io24	C1	io 电源	io 电源
	Н6		
address[13]	D2	0	处理器地址总线
address[14]	F4	0	处理器地址总线
address[15]	E3	0	处理器地址总线
	E5		
address[16]	B2	0	处理器地址总线
	Ј7		

注:

pll_corevdd和pll_corevss: 模拟电源和地pll_corevdd = 1.8±10% pll_iovdd和pll_iovss : 模拟电源和地pll_iovdd = 3.3±10%

vdd_io和vss_io: I/O电源和地 vdd_io=3.3±10%vdd_core和vss_core: 核电源和地 vdd_core =1.8±10%

表 1-2 输出驱动列表

	次 · 互 和 田 5 E	.,,,,,,,,,		
6mA	8 mA	12 mA	16 mA	24 mA
pci_arb_gnt_n	errorn	address[27:0]	pio	sdclk
pci_ad	data[31:0]	oen	txd3	
pci_cbe_n	pardata[6:0]	writen	dsutx	
pci_par	read	rwen[3:0]	dsuact	
pci_frame_n	ramsn[4:0]	sdcan		
pci_idry_n	ramoen[4:0]	sdwen		
pci_trdy_n	romsn[1:0]	sdcasn		
pci_stop_n	iosn	sdrasn		
pci_devsel_n	wdogn	sddqm		
pci_req_n	rts3			
pci_perr_n	timer0			
pci_serr_n	timer1			
pci_inta_n	pll_out			
cpci_enum	tdo			
pci_rst_n	cpci_led			

二 处理器核心IU

2.1 概述

处理器核心 IU 实现了 SPARC V8 标准定义的整数指令集,以及所有的乘法和除法指令。寄存器窗口数目为 8,采用循环窗口方式。具有硬件乘法器和除法器,加速了乘除法的运算。并且实现了 IU 的容错设计。特性如下:

- 5级指令流水
- 独立的指令 Cache 和数据 Cache
- 8个寄存器窗口
- 16*16 的硬件乘法器
- 基 2 迭代硬件除法器
- 寄存器三模冗余结构,寄存器堆 EDAC 容错

2.2 指令集

BM3803MG 指令分为 6 种功能类别: 加载/存储, 算术/逻辑/移位, 控制转移, 读/写控制寄存器, 浮点操作及其它指令。参见 SPARC V8 结构手册所列的所有实现的指令。

2.3 指令流水线结构

处理器核心 IU 的结构:




图 2-1 整数处理单元 IU 模块图

整数单元采用了单发射的5级指令流水线:

- 1) FE (取指令): 如果使用了指令 cache,则从指令 cache 中取指令;否则,将通过存储控制器从存储器中取指令。在该周期结束后指令有效,并锁存在 IU 中;
- 2) **DE**(译码):译码指令并读操作数。操作数可以来自于寄存器文件或内部旁路数据。这个阶段会产生 **CALL** 和分支指令的目标地址;
- 3) EX (执行):本周期执行 ALU、逻辑以及移位操作。对于存储器操作,例如 LD,以及 JMPL/RETT,则会产生相关的地址;
- 4) ME(访存): 访问数据 cache。对于 cache 读操作,将会在本周期末得到数据,并且按照合适的方式进行数据对齐。执行周期产生的数据将会在本周期写入数据 cache;
- 5) WR (写回): 由 ALU、逻辑单元以及移位单元或者 cache 读的数据 将在本周期写入寄存器文件。

下表 2-1 显示了每个指令需要执行的周期数(假设 cache 访问命中,也不会产生 Load 相关):

指令	周期
JMPL	2
Double load	2
Single store	2
Double store	3
SMUL/UMUL	4
SDIV/UDIV	35
Taken Trap	4
Atomic load/store	3
All other instructions	1

表 2- 1 BM3803MG 的指令执行周期

2.4 浮点处理单元 (FPU)

浮点处理单元可以处理单精度数和双精度数,实现了所有的 SPARC V8 浮点指令。浮点指令的执行与 IU 串行,当 FPU 中指令没有执行完时, IU 处于等待状态。这意味着%fsr 寄存器中的 QNE 位一直为 0,而任何试图执行 STDFQ 指令的操作都会产生一个浮点执行异样。

2.5 IU相关的内部寄存器

处理器状态寄存器 PSR (Processor State Register)

位域	31-28	27-24	23	22	21	20	19-14	13	12	11-8	7	6	5	40
名称	IMPL	VER	N	Z	V	C	保留	EC	EF	PIL	S	PS	ET	CWP
读写	R	R	R/W	R/W			R/w	R	R	R/W	R/	W		R/W
初始值	В	3					0x20	0	1					

- IMPL (31:28): 处理器实现的等级,只读。
- VER (27:24): 版本号,与实现特性相关。(IMPL 和 VER 初步定为 0xB3)
- ICC (23:20):整数单元的条件码,被以字母 CC 结尾的指令操作。N,表示 ALU 的逻辑运算单元的 32 位结果是否为负数; Z,表示运算结果是否是零; V,表示运算结果是否超出 32 位数的范围,1表示溢出;

- C,表示运算的结果是否引起进位。
- EC (13): 表示是否支持协处理器。
- EF (12): 表示是否支持浮点处理器。
- PIL(11:8): 指定处理器将要接受陷阱的级别。
- S(7): 制定处理器处于用户态还是管理态, S表示处于管理员状态;
- PS (6): 保留最近一次中断发生时 S 位中的值;
- ET (5): 当 ET=0 时禁止陷阱,当 ET=1 时表示陷阱可用。
- CWP(4:0): 当前窗口指针,可以在r寄存器中识别当前寄存器窗口的计数器。

本处理器的初始值是: 0xb302-1080;

窗口无效屏蔽寄存器(WIM Window Invalid Mask Register, WIM)

窗口无效屏蔽寄存器,IU 利用 WIM 来决定一条 SAVE、RESTORE 或者 RETT 指令是否会产生窗口下溢和溢出陷阱。

I	W31	W30	W29		W2	W1	W0	l
	11 3 1	** 50	112/	• • • • • •	* * * ~	** 1	110	i

对于 IU 中的每一寄存器窗口,都对应一个有效状态位,即 WIM[n] 对应着 CWP=n 的寄存器组。可以通过指令 RDWIM 来读取 WIM 的值,也可以通过 WRWIM 指令对 WIM 进行写操作。没有实现的窗口位始终是'0',因此可以通过执行 WRWIM 指令将所有的 WIM 值置 1,然后执行 RDWIM 指令,得到位向量,从而判断实现窗口的数目。(由于对特殊寄存器的流水处理中没有数据前推,因此对于特殊寄存器的访问,应该在读写之间插入 3 条 nop 指令。)

BM3803MG 具有 8 个寄存器窗口,因此 W31-W8 的值始终为零。 W1-W7 初始值为全零,但会随着程序的运行而变化。

异常基址标志寄存器TBR(Trap Base Register)

异常基址标志寄存器包含有 3 个字段。这三个字段构成了控制转移的目的地址。

TBA (31-12)	TT (11-4)	ZERO (3-0)
-------------	-----------	------------

- TBA(31:12): 陷阱的基地址,这个基址由软件设置,包含高位的 20 位有效位和陷阱地址表,通过 WRTBR 指令实现对 TBA 字段的读写。
- TT(11:4): 陷阱类型字段, 当陷阱发生时硬件对这 8 个字段进行写入, 保持值不变, 直到下一个陷阱发生。

• ZERO: 全零,便于以后扩展使用。 初始值为全零。

乘法/除法寄存器(Multiply/Divide Register, Y)

32 位 Y 寄存器的内容为整数乘法双精度结果的最高有效字,作为执行整数乘法指令(SMUL,SMULcc,UMUL,UMULcc)的结果或用到整型乘法步指令(MULScc)的例行程序的结果。Y 寄存器还保存一个整型除法指令(SDIV, SDIVcc, UDIV, UDIVcc)的双精度被除数的最高字。

Y 寄存器由 RDY 和 WRY 指令读写。Y 寄存器初始值为 0。

辅助状态寄存器(Ancillary State Registers, ASR)

SPARC 提供了 31 个辅助状态寄存器 (ASRs),编号从 1 到 31。

为了将来的使用,体系结构将编号 1 到 15 的 ASR 保留,软件无法 访问这些寄存器。

编号 16 到 31 的 ASR 对实现相关的应用,比如计时器、计数器、诊断寄存器,自测寄存器和陷阱控制寄存器有效。对任意一个 ASR 存取的语义都是实现相关的。一个特殊的辅助状态寄存器是否为特权寄存器是实现相关的。

可以通过指令 RDASR 和 WRASR 对辅助状态寄存器进行读写操作。 若被存取访问的寄存器为特权寄存器,则读/写辅助状态寄存器的指令是 特权指令。

ASR16 和 ASR17 用于 IU 的诊断测试。(详细介绍参见第二章第八节) ASR24 到 ASR31 是用于调试控制的断点寄存器。(详细介绍参见第八章调试节口关于断点寄存器的介绍)

浮点状态寄存器FSR (Floating Point State Register)

31-30	29-28	27-23	22	21-20	19-17	16-14	13-12	11-10	9-5	4-0
RD	保留	TEM	NS	保留	VER	ftt	保留	FCC	AEXEC	CEXEC

- rd(31:30): 舍入方向, 定义 FPU 浮点算术操作时的舍入方向。
- tem(27:23): 异常使能标志,使能由 FPops 引起的异常。这些值同 cexc (当前异常域值) 相与以决定是否对 IU 产生浮点异常。所有使能域的命名与 cexc 中一致,0=不使能异常,1=使能异常。

- ns(22): 使 FPU 产生详细定义的所要实现的结果,该结果可能不符合 IEEE 754-1985 标准。例如,为了获得更优的性能,当 NS 置位时, 将欠规格化的浮点操作数或结果转换为 0。
- ver(19:17): 识别一个或多个特定的 FPU 结构实现版本,在 SPARC IU 实现中,可能有一个或多个 FPU,或者没有。该域值识别了特定的 FPU 实现版本。
- ftt(16:14): 浮点异常类型位,识别浮点异常类型,ftt 域值编码浮点异常直到指令 STFSR 或者另一个 FPop 指令执行。
- fcc(11:10): 包含 FPU 条件代码。这些位由浮点比较指令(FCMP, FCMPE)更新,由指令 STFSR, LDFSR 读写,FBfcc 以它的控制传输为基础。
- aexc(9:5): fp_exception 异常不使能 TEM 时,积存 IEEE 浮点异常。在 FPop 执行完后, TEM 和 cexc 值被逻辑与,结果非 0,产生 fp_exception 异常,否则,新的 cexc 值与 aexc 相或并保存在 aexc 中。因此,当屏蔽 trap 时,aexc 中的异常积存。
- cexc(4:0): 表明最近执行的 Fpop 指令引起的一个或多个 IEEE 浮点异常。异常不发生,对应位清零

2.6 处理器的启动方式

处理器初始化的时候,PC 指针的值设定为 0x0000-0000,因此程序将从这一地址空间开始执行程序。在整个 BM3803MG 的设计中,这一地址也是 PROM 的地址,因此程序的启动应该从 PROM 的 0x0000-0000 地址开始执行。如果从外部 PROM 启动,需要设置相应 PROM 的存储器数据宽度,通过设置 PIO[1:0]两位的输入来表明。"00"表示 8 位,"01"表示16 位;"1X"表示 32 位。

另一种启动方式,在 Reset 信号之后,如果 DSUBRE 和 DSUEN 信号有效,则 BM3803MG 处理器处于从 DSU 启动的调试方式,此时处理器处于调试模式,并且等待接受来自 DSU 的调试命令。

2.7 处理器的复位

BM3803MG 处理器的外部复位引脚保持一个时钟周期,就可以使得处理器进入复位。处理器进入复位之后,经过 7 个时钟周期后,处理器给出 PROM 的片选、地址和读使能信号。

2.8 异常

BM3803MG 处理器的陷阱模型以及优先级:

Trap	TT	优先级	说 明
re <mark>set</mark>	0x00	1	上电复位
write error	0x2B	2	写 <mark>buffer错误</mark>
instruction_access_error	0x01	3	取指时出错
illegal_instruction	0x02	5	UNIMP 或其他未实现指令
privileged_instruction	0x03	4	用户模式下特殊指令的执行
fp_disabled	0x04	6	不使能FPU时使用浮点指令
cp_disabled	0x24	6	不使能协处理器时使用协处理器指令
watchpoint_detected	0x0B	7	硬件断点匹配
window_overflow	0x05	8	SAVE 进入无效窗口
window_underflow	0x06	8	RESTORE 进入无效窗口
register_hardware_error	0x20	9	寄存器堆EDAC错误
mem_address_not_aligned	0x07	10	访问存储器时地址未对齐
fp_exception	0x08	11	FPU 异常
cp_exception	0x28	11	协处理器异常
data_access_exception	0x09	13	load /store 指令访问错误
tag_overflow	0x0A	14	Tagged 运算溢出
divide_exception	0x2A	15	被0除
interrupt_level_1	0x11	31	异步中断 1
interrupt_level_2	0x12	30	异步中断 2
interrupt_level_3	0x13	29	异步中断 3
interrupt_level_4	0x14	28	异步中断 4
interrupt_level_5	0x15	27	异步中断 5
interrupt_level_6	0x16	26	异步中断 6
interrupt_level_7	0x17	25	异步中断 7
interrupt_level_8	0x18	24	异步中断 8

interrupt_level_9	0x19	23	异步中断 9
interrupt_level_10	0x1A	22	异步中断 10
interrupt_level_11	0x1B	21	异步中断 11
interrupt_level_12	0x1C	20	异步中断 12
interrupt_level_13	0x1D	19	异步中断 13
interrupt_level_14	0x1E	18	异步中断 14
interrupt_level_15	0x1F	17	异步中断 15
trap_instruction	0x80-0xFF	16	软件异常指令 (TA)

2.9 容错设计

IU 的容错设计包括两部分: 所有寄存器采用三模冗余结构; 存储器单元部分寄存器堆(Regfile)采用 EDAC。

BM3803MG 对寄存器堆中的数据采用 Hamming 码进行 EDAC 保护,可以检测多位错,纠正一位错。当监测到可以纠正的数据错误时,流水线断流,将纠正后的数据写按原读出的地址写回寄存器堆,之后,重启流水线,从断流位置重新运行程序;当监测到不可纠正的数据错误时,采用了陷阱方式处理,引起寄存器硬件错陷阱。

- ASR16 [31:28] EDAC 的控制位:
 - "0000", 进行计数;
 - "0100", 是错误清零;
 - "1010", 打开造错功能, 包括校验造错和数据位造错:
- ASR16 的[27:24]: 保留位;
- ASR16 的[23:16]: 为校验位造错的数据,可读写;
- ASR16 的[15:0]: 单位错的计数值,写被忽略;
- ASR17的[31:0]:数据位造错,可读写。

三 Cache存储器

3.1 概述

BM3803MG 处理器采用哈佛结构,具有独立的指令总线和数据总线,分别与各自的 Cache 控制器相连。为了提高核心处理器的速度,对指令 Cache 和数据 Cache 都采用了多路组相联 (multi-set-caches) 技术。Cache 的替换标准基于 LRU (最近最少使用) 算法。当有新数据要存储到 Cache 中时,替代 Cache 中的 LRU 部分。Cache 空间的大小是数据 Cache 32K 字节,指令 Cache 16K 字节。(实际的存储空间对于 32K 字节的数据 Cache 还需要 4K 字节的 Tag 标签位加上 8K 字节的校验位,总共需 44K 字节的空间;对于 16K 字节的指令 Cache 则另外需要 4K 字节的标签位和 8K 字节的校验位,共需 28K 字节的空间)。

3.2 Cache映射

主存储器中的大部分区域能通过 Cache 空间存取。可缓存的地址空间包括 PROM 和 RAM 块,表 3-1 给出了处理器的缓存能力。

地址范围	区域	能否 Cache
0x0000-0000-0x1FFF-FFFF	PROM 区域	可以
0x2000-0000-0x3FFF-FFFF	I/O 区域	不可以
0x4000-0000-0x7FFF-FFFF	RAM 区域	可以
0x8000-0000-0xFFFF-FFFF	内部	不可以

表 3-1 Cache 的存储器的地址空间列表

操作

在正常操作时,处理器访问指令和数据应用 SPARC 标准定义的 ASI 0x8-0xB。利用 LDA/STA 指令,可以访问不同的地址空间。在地址映射中,只有 ASI[3:0]有用,ASI[7:4]不起作用。

- 操作 ASI 0-3 强制 Cache 不命中,如果数据以前缓存过则更新 Cache,如果数据不在 Cache 中并且地址指向了可缓存区则分配新块。
- 操作 ASI 4 和 7 强制 Cache 不命中,如果数据以前缓存过则更新 Cache。

					\
垂	2°	DM 120	03MG É	KI A CI	分扣
1X	J-7	DIVIDO	JOIVICE	וכא ויו	ナナル

ASI	Usage
0x0, 0x1, 0x2, 0x3	强制cache不命中(若数据已缓存则进行替换)
0x4, 0x7	强制cache不命中(命中则更新)
0x5	刷新指令cache
0x6	刷新数据cache
0x8, 0x9, 0xA, 0xB	正常cache访问 (若数据已缓存则进行替换)
0xC	指令cache tags
0xD	指令cache tags
0xE	数据cache tags
0xF	数据cache data

3.3 Cache的控制

指令 Cache 操作由 Cache 控制寄存器 (CCR) 控制。可以通过地址 0x8000-0014 读写该寄存器。CCR 各位的定义如下所示:

31:30	29:28	27:26	25:24	23	22	21	20:17	16	15	14	13:6	5	4	3:2	1:0
LRP	IRP	ISTS	DSTS	DS	FD	FI	保留	IB	IP	DP	保留	DF	IF	DC	ICS
r	r	r	r	rw	rw	rw		rw				rw	rw	rw	rw

- [31:30]: (只读), 数据 Cache 的替换策略;
- [29:28]: (只读), 指令 Cache 的替换策略;
- [27:26]: (只读) 指令 Cache 的相联数;
- [25:24]: (只读) 数据 Cache 的相联数;
- [23]: 数据 Cache 的 Snoop 使能功能位;
- [22]: Flush 数据 Cache。若置位将 flush 数据 Cache;
- [21]: Flush 指令 Cache。若置位将 flush 指令 Cache;
- [20:17]: 保留;
- [16]: 指令 burst 取, 若置位将使能指令取指;
- [15]: 指令 Cache flush 暂停,当这一位设置时指令 Cache 的 Flush 操作将暂停;
- [14]: 数据 Cache flush 暂停;
- [13:6]: 保留;
- [5]: 当中断来到时数据 Cache 冻结;
- [4]: 当中断来到时指令 Cache 冻结;

- [3:2]: 数据 Cache 的状态,表明当前数据 Cache 的状态。 "01" Cache 冻结、"11" Cache 使能,"X0":禁止。
- [1:0]: 指令 Cache 的状态,表明当前指令 Cache 的状态。 "01" Cache 冻结、"11" Cache 使能,"X0":禁止。

与 Cache 相关的控制寄存器还有 Cache 容错控制寄存器 CCR1 (0x8000-0110), Cache 造错寄存器 CCR2 (0x8000-0114), Cache 错误计数寄存器 CCR3 (0x8000-0118) 三个寄存器。这三个控制寄存器主要和 Cache 的容错功能有关,寄存器中各位的详细说明参看 Cache 的容错功能模块。(本章第四节)

3.4 Cache 的容错功能控制

对于 Cache 部分,采用了奇偶校验的容错策略,当奇偶校验出错时,直接从外部存储器中读取数据。

Cache 容错功能的诊断主要通过设置扩展 Cache 控制寄存器实现。主要功能包括对不同 Cache 区域的计数选择,测试 Cache 区域容错的功能。

CCR1寄存器(地址为0x8000-0110)

31	29	28		14	13	11	10	9	8	7		4	3	0
版	本号		保留		CMI	EEN	CNTRST	×3	CPSEL		保留		EPC)S

CCR1

- [31:29]: Cache版本号寄存器,该三位只读不写,值是001。
- [28:14]: 保留位。
- [13:11]: CMEEN(Cache Make Error Enable), Cache造错使能标志位。 "011"表示造错开启, 其他值造错无效。
- [10]: CNTRST(CNT Reset), Cache校验计数器清零标志。值为1时, 清除所有错误计数器。
- [9:8]: CPSEL(Cache Parity Select), Cache制造错误的目标区域选择。
 "00"表示指令Cache的data区; "01"表示指令Cache的tag区; "10"表示数据Cache的tag区;
- [7:4]: 保留位。
- [3:0]: EPOS(Error Position), Cache造错位置高4位。当目标区域选择为data区,[3:0]对应数据的4个校验位; 当目标区域选择为tag区,[3:0]: 对应tag的4个校验位;


CCR2寄存器(地址为0x8000-0114)



• [31:0]: 造错位置标识低32位。如果Cache造错使能,且目标区域为data 区,则[31:0]对应data[31:0]; 如果目标区域为tag区,则按照下图确定:

LOOK (1位)	TAG (19(立)	VALID(4位)	
	CCR2高24位 造错bit位置标志		低8位不参与造错

CCR3寄存器(地址为0x8000-0118)



CCR3是错误计数器,只读不可写。其中[31:26]位是 DCache的tag错误计数器; [25:16]是DCache的data错误计数器; [15:10]是ICache的tag错误计数器。[9:0]是ICache的data错误计数器。

四 中断和陷阱

4.1 概述

BM3803MG 支持中断和陷阱两种异常,陷阱是由与特定指令相关的硬件引起,在引起异常产生的指令运行期间发生;当对处理器的外部事件发生中断时,可以产生中断类型的异常,中断类型的产生不与任何特定的指令相关,并在指令执行期间发生。

异常处理根据一个特定的异常向量表来完成程序的跳转,异常向量表 存有异常处理的前四条指令,而<mark>异常处理向量的基地址是由软件建</mark>立的, 它的转换是由<mark>异常类型</mark>决定的。

异常处理中首先将窗口指针进行调整,将窗口指针指向下一个寄存器 窗口,同时利用硬件将两个程序计数器存到新窗口的两个寄存器中。

4.2 BM3803MG陷阱类型

陷阱类型符合 SPARC V8 规范, 主要包括如下陷阱:

陷阱	TT	描述	优先级
reset	0x00	上电复位	1
write error	0x2b	写缓冲错误	2
Instruction_access_exception	0x01	取指时不可更正的EDAC错误	3
illegal_instruction	0x02	UNIMP或其他未实现的命令	5
privileged_instruction	0x03	用户模式下执行特权指令	4
fp_disabled	0x04	不使能FPU执行浮点指令	6
cp_disabled	0x24	不使能协处理器执行协处理器指令	6
Watchpoint_detected	0x0B	指令或数据观测点匹配	7
window_overflow	0x05	SAVE进入无效窗口	8
window_underflow	0x06	RESTORE进入无效窗口	8
register_hadrware_error	0x20	寄存器堆 EDAC错误	9
mem_address_not_aligned	0x07	访问存储器时地址未对齐	10
fp_exception	0x08	FPU异常	11
data_access_exception	0x09	加载/存储指令访问错误	13
tag overflow	0x0A	Tagged运算溢出	14
divide_exception	0x2A	被0除	15
trap_instruction	0x80 -0xFF	软件陷阱指令 (TA)	16

陷阱描述

- 复位:复位异常由外部复位请求引起。它使得处理器在实际地址 0x0 开始执行。异常产生后,将使得 PSR 中的 'et'和's'位分别被初始化为'0'和'1'。
- 写错误:数据存储到存储器时发生的异常。
- 指令访问错误: 当访问一条指令时发生的错误。
- 非法指令: 执行带有未实现操作数的指令,或者 UNIMP 指令以及 会引起非法处理器状态的指令时发生的异常。
- 特权指令: 当 PSR 中的管理位为 0 (即处于用户模式) 而执行特权 指令时产生的异常。
- fp-disabled : 当 FPU 无效或者不存在时执行 FPU 指令产生的异常。
- cp-disabled : 当协处理器无效或者不存在时执行协处理器指令产生的异常。
- 探测监测点(watchpoint-detected): 指令返回存储器地址或加载/存储数据存储器地址,这些地址与以前加载的实现相关的"watchpoint" 寄存器的内容相匹配。
- 窗口上溢: SAVE 指令使得当前窗口指针(CWP)指向无效窗口时引起的异常。
- 窗口下溢: RESTORE 或 RETT 指令使得 CWP 指向无效窗口引起的异常。
- 寄存器硬件错误(在只读寄存器访问时发生): 检测到寄存器堆不可 更正的错误。
- 存储器地址未对齐: 加载/存储指令产生与指令地址未正确对齐的存储器地址或 JMPL, RETT 指令产生字未对齐地址时产生的异常。
- fp 异常: 浮点异常类型编码在 FSR 中的 ftt 位。

当 FPU 指令产生 IEEE_754 异常并且相应的异常使能(TEM)位为 1; 或 FPU 指令未实现; 或 FPU 指令不完整; 或在 FPU 中存在序列或者硬件错误,这些情况都会产生 fp 异常。

- 数据访问异常: 执行加载/存储数据指令时,发生数据访问错误而产生的异常。
- tag 上溢: 执行标记的算术指令并且算术上溢发生; 或操作数的标记位至少有一位不为 0 时产生的异常。
- 被 0 除异常: 执行整数除指令时被 0 除产生的异常。
- 异常指令(软件异常): 执行 Ticc 指令并且异常条件评估为真时

产生的异常。

当在同一时钟周期内发生多个同步异常时,具有最高优先级的异常被命中,而较低优先<mark>级异常被忽略</mark>。

4.3 BM3803MG中断

BM3803MG可以支持 11 种外部中断,这些中断都是由外部请求所引起,而与指令的操作无关。中断产生时,中断等待处理寄存器(ITP)中的相应位被置位。这些等待位再和中断屏蔽寄存器的值相与,把结果提交给中断优先选择器。当位中的最高优先级中断被提交给 IU,如果在位中没有未屏蔽的中断存在则提交位中的最高优先级未屏蔽的中断。

当 IU 确认中断,则相应的等待位自动清零。在中断强制寄存器中可以通过置位强制中断。这时 IU 给强制位清零而不是等待位清零。复位以后,中断屏蔽寄存器全部清零,其他控制寄存器不定义。

中断列表

中断号 类型 源 15 0x1F unused 14 PCI 中断 0x1E13 0x1Dunused 12 0x1CUART3 DSU 跟踪缓冲器 11 0x1BUnused (AT697E) 未用 10 0x1A9 定时器 2 0x19 定时器 1 8 0x187 0x17 IO[3] 6 0x16 IO[2] 5 0x15 IO[1] 4 0x14 IO[0] 3 0x13UART 1 2 UART 2 0x12 AHB 总线错误 1 0x11

表 4-2 中断概述

外部中断信号

BM3803MG 考虑了来自芯片外部中断输入。在同一时间,可以有四

个外部中断输入。四个外部中断的中断号是 4, 5, 6, 7。在 I/O 中断寄存器(IOIT)中,每个 I/O 中断包含四个域: ENx, LEx, PLx, ISELx。

置 ENx 位为 1,中断有效,为 0则中断无效。ISELx 位定义了在 32 位的通用接口的哪一个端口应该产生中断 x。这 32 位的端口包括 PIO[15:0] 和 D[15:0]。

同时每个 I/O 中断都有它的触发模式,同时各自配置触发极性。当 LEx 置 1,相应的 I/O 中断边沿触发,同时当 PLx 置 1,引脚信号处于上 升沿时中断触发,若置 0,则在下降沿时触发中断; 当 LEx 置 0,相应的 I/O 异常电平触发,同时当 PLx 置 1,引脚信号处于高电平时中断触发,若置 0,则在低电平时触发中断。下表进一步进行了说明:

LEx	PLx	Trigger
0	0	低电平
0	1	高电平
1	0	下降沿
1	1	上升沿

表 4-3 I/O 中断配置

中断优先级

BM3803MG 处理 15 种中断,中断 15 (TT=0x1F) 具有最高优先级,中断 1 (TT=0x11) 具有最低优先级。通过设置中断屏蔽和优先级处理寄存器 (ITMP) 可以改变中断优先级,每一个中断通过置位分配属于哪一级,档位 1 优先级高于档位 0。每一档位中,中断又分为 15 级。

中断控制寄存器

中断控制主要包括四个中断相关的寄存器,中断级别和优先控制寄存器、中断请求寄存器、强制中断寄存器、中断清除寄存器。

中断级别和优先控制寄存器(0x8000-0090):

31-17	16	15-1	0
中断级别位	保留	中断屏蔽位	保留

中断优先级别共有 15 位,每一位的值是 1 或 0,表明中断属于哪个优先级。15-1 则表明该中断是否使能,1 表示中断使能,0 表示屏蔽。

中断请求寄存器(0x8000-0094)

31-16	15-1	0
保留	中断请求位	保留

中断请求位是1,表明存在一个相应的中断请求。

强制中断寄存器(0x8000-0098)

31-16	15-1	0
保留	强制中断位	保留

强制中断位的某一位是1,表明该位进入中断

中断清除寄存器(0x8000-009C)

31-16	15-1	0
保留	清除中断位	保留

当向相应位写入1时,清除某一中断位。

五 存储器接口

5.1 概述

BM3803MG 通过外部存储器控制器可以访问 PROM、存储器映射的 I/O 设备、SRAM 和 SDRAM。系统可配两个 PROM、一个 I/O 设备、5个 SRAM 以及两个 SDRAM。存储器的地址空间为 2G 字节,它的地址映射如下表所示:

	- 14 MH HH - O-T	
地址范围	大小	映射
0x0000-0000 -	512M	PROM
0x1FFF-FFFF	312111	I KOW
0x2000-0000 -	512M	I/O
0x3FFF-FFFF	312111	1/0
0x4000-0000 -	1G	SRAM/SDRAM
0x7FFF-FFFF	10	SKAW/SDKAW

表 5-1 存储器地址空间分配

存储器接口配置通过三个存储器控制寄存器进行: MCFG1、MCFG2、MCFG3。其中 MCFG1 主要用于配置 PROM 和 I/O 设备, MCFG2 和 MCFG3 用于配置 SRAM 和 SDRAM。

	1	
比特位	名称	描述
31:29		保留
28:27	IOwdh	I/O 设备总线宽度("00"=8,"01" =16,"1x" =32)
26	Brdy	总线准备好(BRDYN) 使能,用于 I/O 设备。高电平有
		效。
25	Bexc	总线错误(BEXCN)使能,用于全部外部存储器空间
		(PROM、I/O 和 RAM),高电平有效。
24		保留
23:20	IOWS	I/O 设备访问等待周期数。初始值为 15。
		("0000"=0,"0001"=1, "0010"=2,, "1111"=15)
19	IOen	I/O 设备访问使能,高电平有效。
16:12	PRWWS	PROM 写等待周期数。初始值为 31。
		("00000"=0,"00001"=1,"00010"=2,,"11111"=31)。
11	PRWen	PROM 写使能,高电平有效。
10		保留
9:8	PRwdh	PROM 数据宽度("00"=8,"01"=16, "1x"=32)。此字段
		的初值由 GPIO 的第 1、0 两位配置。

表 5-2 MCFG1 各位的配置

7:5		保留
4:0	PRRWS	PROM 读等待周期数。初始值为 31。
		$("00000" = 0, "00001" = 1, "00010" = 2, \ldots, "11111" = 31) .$


表 5-3 MCFG2 各位的配置

比特位	名称	描述
31	Sdref	SDRAM 刷新,如果置位,SDRAM 刷新将被使能;
30	Trp	SDRAM T_{RP} 时间。如果清零,则 T_{RP} 为 2 个时钟周期,如果置位,则 T_{RP} 为 3 个时钟周期。
29:27	Trfc	SDRAM T _{RFC} 时间。 T _{RFC} 为(设置数值+3)个系统时钟周期。
26	SdrCAS	SDRAM CAS 延时。如果清零,则 CAS 延时为 2 个时钟周期,如果置位,则 CAS 延时为 3 个时钟周期。
25:23	Sdrbs	SDRAM BANK 的大小("000"=4 Mbyte,"001"=8 Mbyte, "010"=16 Mbyte "111"=512 Mbyte)。
22:21	Sdrcls	SDRAM Column 的大小。 ("00"=256, "01"=512, "10"=1024, 当[22:21]="11"并且[25:23]="111"时,为 4096, 当[22:21]="11"并且[25:23]/="111"时,为 2048。)
20:19	Sdrcmd	SDRAM 命令。当写入非 0 数值时,将产生 SDRAM 命令。 "01"=PRECHARGE, "10"=AUTO-REFRESH, "11"=LOAD-COMMAND-REGISTER. 命令执行后,此数值清零。
18:15	SrWWS	SRAM 写等待周期数,初始值为 15。 ("0000"=0,"0001"=1,"0010"=2,,"1111"=15)。
14	Sdren	SDRAM 使能。如果置位,SDRAM 使能。
13	Srdis	SRAM 不使能。如果置位,SRAM 不使能。
12:9	SrBS	SRAM bank 大小。定义每个 SRAM 大小。 ("0000"=8 Kbyte, "0001"=16 Kbyte,, "1111"=256 Mbyte)。
8		保留。
7	Brdy	总线准备好(BRDYN) 使能。如果置位,则使能BRDYN用于第 5 bank 的 SRAM。

6	RMW	"读改写"方式使能,高电平有效。
5:4	Srwdh	SRAM 数据总线宽度("00"=8,"01"=16, "1x"=32)。
3:0	SrRWS	SRAM 读等待周期数,初始值为 15。 ("0000"=0,"0001"=1,"0010"=2,,"1111"=15)。

表 5-4 MCFG3 寄存器列表

比特位	名称	描述
31:27		保留
26:12	SdrRV	SDRAM 刷新计数器重载值。计算 AUTO-REFRESH 命令间隔时间公式为: t _{REFRESH} = ((reload value) + 1) / SYSCLK
11:0		保留






图 5-1 存储器控制器连接示意图

5.2 RAM 接口

RAM地址范围可达1G字节,支持两种RAM类型:SRAM和SDRAM。 地址映射的关系如下:

空间地址RAM[4]0x6000-0000 开始RAM[3]0x4000-0000 开始,前四块之间平均分配。最RAM[2]大可用空间是 128M 字节。当分配大小是 256MRAM[1]字节时,低端只有两块。

表 5-5 RAM 地址空间分配

RAM[0]到 RAM[3]的起始地址从 0x4000-0000 开始, 依据定义的大小顺序分配。RAM[4]大小固定有 256M 字节空间。

SRAM 和 SDRAM 的地址分配: SDRAM 块的起始地址取决于所用到的 SRAM。如果存储器配置寄存器(MCFG2)中的 SRAM 不使能位(SRDIS)和 SDRAM 使能位(SDREN)置为 1, SDRAM 的起始地址就为 0x4000-0000。如果 SRAM 不使能位(SRDIS)置 0, SDRAM 使能位(SDREN)置 1, SDRAM 的起始地址就为 0x6000-0000。如果 SDREN 置 0,则不使用 SDRAM。

关于地址分配:

- 当 SRAM 块是 256M 时,第五块 SRAM 仍然存在,而低端只有 1、2 两块 RAM。
- 当 SDRAM 有效时,第五块 SRAM 无效,高端地址被 SDRAM 使用。

SRAM接口

SRAM 接口可以控制 5 个 SRAM 模块,存储器控制访问采用标准的管脚配置,主要信号包括: 片选 (RAMSN)、输出使能 (RAMOEN)和写使能 (RWEN)。其中前四个 RAM 块的大小能够通过设置 MCFG2 中 [12:9]的相应位进行配置,按照 2 倍的关系在 8K 字节和 256M 字节范围内选择,这些块的选择由管脚的片选 RAMSN[4:0]操作,第 5 块的使用由 RAMSN[4]控制,具有固定的大小,位于上面的地址空间 0x60000-0000,大小为 256M 字节。

SRAM 数据总线的位宽,可以配置成 8 位,16 位和 32 位。可以通过配置 MCFG2 的[5:4]两位确定位宽大小,其值是"00"表示 8 位总线,"01"表示 16 位总线,"1x"表示 32 位。此外 MCFG2 [6]位可以控制 SRAM 是否工作在"读改写"模式。

对于第五块 SRAM,还可以通过外部信号 BRDYN 的低电平,来延迟适配外部读写的时间。这种方式实际上可以将第五块 SRAM 空间作为 I/O 空间使用。这个 BRDYN 的使用需要通过配置寄存器 MCFG2[7]位,这样只有当外部 BRDYN 信号为低电平时,才表明完成读写周期。

SRAM 的读访问时序如下图所示:




图 5-2 SRAM 读访问时序图

SRAM 的写访问时序如下图所示:




图 5-3 SRAM 写访问时序图

SDRAM接口

同步动态随机存储器接口分为两个 SDRAM 块,SDRAM 存储器的访问控制应用了标准的管脚配置,包括:片选(SDCSN)、写使能(SDWEN)、数据屏蔽(SDDQM)和时钟引脚(SDCLK)。两块 SDRAM的块大小通过设置 MCFG2 中的 SDRAM 块大小域的值设定,块的大小按照两倍的关系能够在 4M 到 512M 字节范围内编程。控制器支持 64M.、256M 和 512M 的器件,这些器件带有 8 到 12 列地址位,13 行地址位和

4个块, SDRAM 只支持 32位数据总线。

SDRAM 的地址总线应连接到 A[14:2], 块地址应连接到 A[16:15]。 少于 13 个地址引脚的器件只能用 A[14:2]的最低位。

• SDRAM时序参数的配置

为了对于不同的 SDRAM 器件能够提供合适的访问周期,某些 SDRAM 参数能够通过 MCFG2 编程。

可编程参数如下:

10.5	次 J-U SDKAM 引 编注印几 参数次				
功能	参数	范围	单元		
CAS延迟	T_{CAS}	2 - 3	clocks		
预充	T_{RP}	2 - 3	clocks		
自动更新命令 周期	T_{RFC}	3 - 11	clocks		
自动更新间隔	Трегресн	10 - 32768	clocks		

表 5-6 SDRAM 可编程时序参数表

SDRAM命令

SDRAM 控制器能够处理三种 SDRAM 命令。被执行的命令通过 MCFG2 中的 SDRAM 命令域编程。当域值写为非零时,处理 SDRAM 命令:

"01" : 发送预充电 (Precharge) 命令;

"10" : 发送自动更新命令:

"11":发送加载模式寄存器(LMR)命令。

当处理 LMR 命令时,应用 MCFG2 中的 CAS 延时编程。命令执行 完后,命令域清零。当改变 CAS 延时的值时,同时产生 LMR 命令。

控制器还提供更新命令。通过设置 MCFG2 中的更新使能位(SDREF) 为 1 激活命令。对于所有的 SDRAM 块,应用自动更新命令可以使能周期更新。两个自动更新命令之间的周期在 MCFG3 的更新计数器重载区编程。

根据 SDRAM 类型,所需周期为 7.8us 或 15.6us,即对应频率 100MHZ 下的 780 或 1560 个时钟周期。

更新周期计算公式如下:

刷新周期=(重载值+1)/时钟频率

SDRAM初始化

复位后,SDRAM 自动执行 SDRAM 初始化序列。同时对于两个块,它 包 含 PRE-CHARGE 命 令 , 两 个 AUTO-REFRESH 命 令 和 LOAD-MODE-REG 命令。对于读操作,控制器用页突发模式编程,对于

写操作,利用 single location 访问编程。CAS 等待时间默认为 3,并能通过软件更新。

SDRAM读访问

在读周期包括三个主要的操作:首先,执行对所需的块和行的ACTIVE命令;然后,在编程的CAS延时后,传送READ命令;最后,以PRE-CHARGE命令结束读周期。在两次访问之间,没有块被left open。如果内部总线发出突发模式访问请求则执行突发模式读操作。

SDRAM写访问

在写周期包括三个主要的操作:首先,执行对所需的块和行的ACTIVE命令;然后,在编程 CAS 延时后,传送 WRITE命令;最后,以 PRE-CHARGE命令结束写周期。

内部总线的突发写操作产生没有空闲周期(in-between)的写命令的突发模式。

• 访问错误

处理器通过 BEXCN 信号指示访问错误。如果通过设置 MCFG1 中的 bexcnen 位为 1 使能访问错误,接受数据的同时接受 BEXCN 信号。如果 访问外部设备时 BEXCN 信号为低,内部总线会收到错误响应。

若处于取指操作,则进入 trap 0x01;

若处于读数据操作,则进入 trap 0x09;

若处于写数据操作,则进入 trap 0x2B。

5.3 PROM访问接口

PROM 的接口分为 2 个 PROM 块,每块的大小是 256M 字节。PROM 存储器访问控制采用了标准的管脚配置,包括: 片选、输出使能、读、写块。PROM 块的块大小是不可编程的,PROM 的其中一块由 ROMSN[0] 选择信号控制,用于选择地址空间较低的部分,高半部分地址 0x1000-0000 到 0x1FFF-FFFF 则由 ROMSN[1]选择信号控制。

PROM 的访问主要通过配置 MCFG1 寄存器选择各种状态,通过对 [16:12]和[4:0]的设置可以分别设置 PROM 写读访问的等待周期,等待周期从 0 到 31; [9:8] 是选择 PROM 的数据宽度; [11]位是确定 PROM 的写使能。PROM 的读访问接口时序图如下图所示:






图 5-4 PROM 读访问接口时序图

5.4 I/O空间访问接口

I/O 空间具有 512M 字节,是单独的一块,I/O 访问控制应用了标准的管脚配置,包括片选、输出使能、读、写块。I/O 块大小是不可编程的,全部 I/O 区是由 IOSN 选择信号控制。

I/O 访问和存储器的访问相似,不同的是对于 I/O, IOSN 选择信号相对于地址信号延迟一个时钟周期,同时 I/O 还可以通过外部的 BRDYN 信号来控制延迟的访问。对于 I/O 访问的控制主要通过配置寄存器 MCFG1,其中 MCFG1 的[28:27]位定义数据总线的宽度、[26]位设定 BRDYN 使能,[25]设定总线错误使能,[23:20]定义等待周期,[19]则是使能 I/O 空间。 I/O 空间访问时序如下图所示:





5.5 错误管理

BM3803MG 处理器支持片上纠错检错功能,能够纠正 32 位字中的一个错误,能够检测 32 位中的两个错误。处理器对 8 位的 PROM、32 位的 RPOM、8 位的 SRAM、32 位的 SRAM 和 SDRAM 存储器访问具有 EDAC 功能。

通过如下的存储器容错配置寄存器实现对存储器的纠检错功能的控制。

存储器容错配置寄存器MECFG1(0x8000-0100)

实现对 SRAM 和 SDRAM 不同 BANK 的 EDAC 使能位的控制,同时在验证 EDAC 使能模式下记录数据的校验位。

比特位	可读可写	名称	描述
31	r/w	Sr1EEn	SRAM bank1 EDAC 使能,高有效。
30	r/w	Sr2EEn	SRAM bank2 EDAC 使能,高有效。
29	r/w	Sr3EEn	SRAM bank3 EDAC 使能,高有效。
28	r/w	Sr4EEn	SRAM bank4 EDAC 使能,高有效。
27	r/w	Sr5EEn	SRAM bank5 EDAC 使能,高有效。
26	r/w	romEEn	Prom EDAC 使能,高有效。此字段的初
			值在上电复位时由 GPIO 的第 2 位配置。
25:23			保留。
22	r/w	EWB2	EDAC 写旁路(EWB2),EWB2、1、0=
			"011"时有效。
21	r/w	ERB	EDAC 读旁路(ERB),高有效。
20	r/w	EWB1	EDAC 写旁路(EWB1),EWB2、1、0=
			"011"时有效。
19	r/w	SdEEn	SDRAM EDAC 使能,高有效。
18	r/w	EWB0	EDAC 写旁路(EWB0), EWB2、1、0="011"

			时有效。
17:14	r/w	PRBS	PROM bank size。定义每个 PROM 大小。
			("0000"=8 Kbyte, "0001"=16
			Kbyte,,"1111"=256 Mbyte)。用于 8 位
			prom 的 EDAC。此字段的初值在上电复
			位时由外部管脚 ROMBSD [3:0]配置。
13:10			保留。
9:8	r/w	TCBarea	TCB area。将每个 bank 的 SRAM 和每个
			bank的 SDRAM 平均分成 4 份区域。在通
			过设置此字段而指向的区域中,被访问的
			数据的校验位才可以存入 TCB 字段。第 5
			个 bank 的 SRAM 除外,其不受 TCBarea
			字段控制。
7			保留。
6:0	r/w	TCB	Test check bits(TCB)。用于测试校验,如
			果 MECFG1 中 ERB 被使能,且对于 32
			位数据宽度 SRAM 和 SDRAM, 那么在读
			数据时,根据 TCBarea 字段,读得的正常
			的校验位存入此字段。

MECFG1[26] romEEn 此配置位,可以通过写 MECFG1 来配置,同时还可以在上电复位时通过 GPIO[2]来配置。如果 GPIO[2]为'1',则 romEEn 配置位在上电复位时为'1'。

MECFG1[17:14] PRBS 此配置位,可以通过写 MECFG1 来配置,同时还可以在上电复位时通过外部管脚 ROMBSD[3:0]来配置。

EWB 写旁路说明 (对于 SRAM 和 SDRAM):

- 不论 EDAC 是否使能,只需 EWB 有效,且 32 位数据宽度 SRAM 和 SDRAM,且整个字的写操作,则写数据位和写校验位制造错误,即 数据位按 MECFG2 翻转来写和校验位按 MECFG1 的 PR 字段翻转来写。
- 不论 EDAC 是否使能,只需 EWB 有效,且 8 位数据宽度 SRAM,且整个字的写操作,则写校验位制造错误,即校验位按 MECFG1 的 PR字段翻转来写。
- 对于 8 位数据宽度 SRAM,只需 EWB 有效,且 stb 或 sth 指令,则用于直接进行数据位造错,即,造错数据就是所写数据。
- 只要 EWB 有效,则纠错不使能。
- 只要 EWB 无效,对于 32 位 SRAM 和 SDRAM,则写正常的数据位和写正常的校验位,即不制造错误。
- 当 EDAC 使能时,如果 EWB 无效,对于 8 位 SRAM,则写正常的数

据位和写正常的校验位,即不制造错误。

- 当 EDAC 使能时,如果 EWB 无效,则纠错使能,又叫 EDAC 写使能。 ERB 读旁路说明(对于 SRAM 和 SDRAM):
- 不论 EDAC 是否使能,只需 8 位、32 位数据宽度 SRAM 和 SDRAM 读访问时, ERB 有效,则校验位存入 TCB 字段。否则, TCB 字段保持。
- 只要 ERB 有效,则检错不使能。
- 只要 ERB 无效,则 TCB 字段保持。
- 当 EDAC 使能时,如果 ERB 无效,则检错使能,又叫 EDAC 读使能。

MECFG1 配置中EDAC、EWB、ERB详细说明(对于SRAM和SDRAM):

- 组合 1: 当设置 EDAC 使能,且 EWB 无效,且 ERB 清零时,属于正常的 EDAC 检错和纠错设置。可以写入正确的数据位和正确的校验位,不能读出实际的校验位。
- 组合 2: 当设置 EDAC 使能,且 EWB 无效,且 ERB 置位时,可以写入正确的数据位和正确的校验位,以及读出实际的数据位和实际的校验位。对于 32 位 SRAM 和 SDRAM 此组合设置同第 6 组合设置相同。此组合设置在正常工作中和测试过程中,用于写入正确的数据位和正确的校验位,以及读出实际的数据位和实际的校验位。此组合设置不检错,也不纠错。
- 组合 3: 当设置 EDAC 使能,且 EWB 有效,且 ERB 清零时,配合设置全 0 的 MECFG2 和 MECFG1 的 PR 字段,属于正常的 EDAC 检错和不纠错设置。
- 组合 4: 当设置 EDAC 使能,且 EWB 有效,且 ERB 置位时,对于 32 位 SRAM 和 SDRAM 可以写入错误的数据位和错误的校验位,以 及读出实际的数据位和实际的校验位,校验位将存入 TCB 字段。对于 8 位 SRAM 不能写入错误的数据位,可以写入错误的校验位,可 以读出实际的数据位和实际的校验位,校验位将存入 TCB 字段。此组合设置在测试过程中,对于 32 位 SRAM 和 SDRAM 用于写入错误的数据位和错误的校验位,以及读出实际的数据位和实际的校验位。 对于 8 位 SRAM 用于写入错误的校验位,以及读出实际的数据位和实际的校验位。 此组合设置不检错,也不纠错。此组合设置同第 8 组合设置相同。
- 组合 5: 当设置 EDAC 不使能,且 EWB 无效,且 ERB 清零时,对

于 32 位 SRAM 和 SDRAM 可以写入正确的数据位和正确的校验位,不能读出实际的校验位。对于 8 位 SRAM 可以写入正确的数据位,不能写校验位,不能读出实际的校验位。此组合设置可以在测试过程中,对于 32 位 SRAM 和 SDRAM 用于写入正确的数据位和正确的校验位,不能读出实际的校验位。此组合设置不检错,也不纠错。此组合设置通常不用。

- 组合 6: 当设置 EDAC 不使能,且 EWB 无效,且 ERB 置位时,对于 32 位 SRAM 和 SDRAM 可以写入正确的数据位和正确的校验位,以及读出实际的数据位和实际的校验位。对于 8 位 SRAM 可以写入正确的数据位,不能写校验位,可以读出实际的数据位和实际的校验位。对于 32 位 SRAM 和 SDRAM 此组合设置同第 2 组合设置相同。此组合设置在测试过程中,对于 32 位 SRAM 和 SDRAM 用于写入正确的数据位和正确的校验位,以及读出实际的数据位和实际的校验位。此组合设置不检错,也不纠错。
- 组合 7: 当设置 EDAC 不使能,且 EWB 有效,且 ERB 清零时,对于 32 位 SRAM 和 SDRAM 可以写入错误的数据位和错误的校验位,不能读出实际的校验位。对于 8 位 SRAM 不能写入错误的数据位,可以写入错误的校验位,不能读出实际的校验位。此组合设置在测试过程中,对于 32 位 SRAM 和 SDRAM 用于写入错误的数据位和错误的校验位。对于 8 位 SRAM 用于写入错误的校验位,以及可以通过stb 和 sth 指令来直接进行数据位造错。此组合设置不检错,也不纠错。此组合设置通常不用。
- 组合 8: 当设置 EDAC 不使能,且 EWB 有效,且 ERB 置位时,对于 32 位 SRAM 和 SDRAM 可以写入错误的数据位和错误的校验位,以及读出实际的数据位和实际的校验位,校验位将存入 TCB 字段。对于 8 位 SRAM 不能写入错误的数据位,可以写入错误的校验位,可以读出实际的数据位和实际的校验位,校验位将存入 TCB 字段。此组合设置在测试过程中,对于 32 位 SRAM 和 SDRAM 用于写入错误的数据位和错误的校验位,以及读出实际的数据位和实际的校验位。对于 8 位 SRAM 用于写入错误的校验位,以及读出实际的数据位和实际的校验位。对于 8 位 SRAM 用于写入错误的校验位,以及读出实际的数据位和实际的校验位。此组合设置不检错,也不纠错。此组合设置同第4组合设置相同。

PROM的EDAC功能配置说明:

- 当访问 8、32 位 PROM, 读操作时,当 ERB 读旁路有效时,读得的 正常的校验位将存入 MECFG1 中的 TCB 字段。
- PROM 的 EDAC 功能,与 EWB 写旁路和 ERB 读旁路无关。
- PROM 没有造错功能。

存储器容错配置寄存器MECFG2(0x8000-0104)

主要用于控制造错模式下,数据比特位中某位的翻转。

比特位	可读可写	名称	描述
31: 0	r/w	DR	Data reversal 数据位翻转,高有效。

说明: 当 MECFG1 中 EWB 设置有效时,对于 32 位数据宽度 SRAM 和 SDRAM 整个字的写操作,则写入数据位按 MECFG2 来翻转。当 MECFG1 中 EWB 设置有效时,写入数据位按 MECFG2 来翻转。

存储器容错配置寄存器MECFG3(0x8000-0108)

	比特位	可读可写	名称	描述
1	31: 7			保留。
(6: 0	r/w	PR	Data reversall 校验位翻转,高有效。

说明: 当 MECFG1 中 EWB 设置有效时,对于 8、32 位数据宽度 SRAM 和 SDRAM 整个字的写操作,则写入校验位按 MECFG3 来翻转。当 MECFG1 中 EWB 设置有效时,写入校验位按 MECFG3 来翻转。

存储器容错配置寄存器MECFG4(0x8000-010C)

MCTRL 版本号是 0x0011;

SRAM和SDRAM出错处理

- 1. 如果MECFG1配置成mecfg1_1(EDAC配置成使能状态,即,MECFG1中的 Sr1EEn、Sr2EEn、Sr3EEn、Sr4EEn、Sr5EEn 和 SdEEn 置位,并且 EWB 无效和 ERB 清零),那么
 - a) 如果读存储器时出现单位错误(不论是数据位或校验位),那么存储器控制器将此数据进行纠正并回写存储器。这种情况不产生任何陷阱和中断。
 - b) 时出现非单位错误,那么,

如果此时处于读数据,那么将导致进入数据访问异常 trap0x09; 如果此时处于取指,那么将导致进入指令访问异常 trap0x01。

- c)存储器时写字节或写半字时,要写入的字节或半字所在的字出现单位错误(不论是数据位或校验位),那么存储器控制器将要写入的字节或半字所在的字进行纠正,再改写这个字要写入的字节或半字,再将整个字写入存储器。这种情况不产生任何陷阱和中断。
- d)存储器时写字节或写半字时,要写入的字节或半字所在的字出现 非单位错误,那么将导致进入写访问异常 trap0x2b。
- 2. 如果 MECFG1 配置成 mecfg1_3 (MECFG1 中的 Sr1EEn、Sr2EEn、Sr3EEn、Sr4EEn、Sr5EEn 和 SdEEn 置位,并且 EWB 有效和 ERB 清零,并且 MECFG1 中的 PR 字段和 MECFG2 配置为全 0),这种情况,写操作是写入正确的数据位和正确的校验位。读操作的数据校验位不存入 MECFG1 中的 TCB 字段,那么
 - a) 如果读存储器时出现单位错误(不论是数据位或校验位),那么如果此时处于读数据,那么将导致进入数据访问异常 trap0x09;如果此时处于取指,那么将导致进入指令访问异常 trap0x01。
 - b) 如果读存储器时出现非单位错误,那么 如果此时处于读数据,那么将导致进入数据访问异常 trap0x09; 如果此时处于取指,那么将导致进入指令访问异常 trap0x01。
 - c)对于32位的sram,如果写存储器时写字节或写半字时,要写入的字节或半字所在的字出现单位错误(不论是数据位或校验位),那么

如果设置 rmw 使能,将导致进入写访问异常 trap0x2b。如果设置 rmw 不使能,将不作任何处理。

对于 8 位的 sram 和 32 位 sdram, 如果写存储器时写字节或写半字时, 要写入的字节或半字所在的字出现单位错误(不论是数据位或校验位), 那么

将不作任何处理,同设置 rmw 使能与否无关。

d)对于 32 位的 sram,如果写存储器时写字节或写半字时,要写入的字节或半字所在的字出现非单位错误,那么

如果设置 rmw 使能,将导致进入写访问异常 trap0x2b。 如果设置 rmw 不使能,将不作任何处理。

对于 8 位的 sram 和 32 位 sdram,如果写存储器时写字节或写半字时,要写入的字节或半字所在的字出现非单位错误,那么

将不作仟何处理, 同设置 rmw 使能与否无关。

- 3. 如果 EDAC 配置成不使能状态,即,MECFG1 中的 Sr1EEn、Sr2EEn、Sr3EEn、Sr4EEn、Sr5EEn 和 SdEEn 清零,这种情况不检错和不纠错,不产生任何陷阱和中断。
- 4. 如果 ERB 置位,而不论 EWB 如何配置,也不论 EDAC 使能如何配置,这种情况不检错和不纠错,不产生任何陷阱和中断。当读存储器时,读得的正常的校验位存入 MECFG1 中的 TCB 字段。

8位、32位PROM出错处理:

- 1. 如果 prom 的 EDAC 配置成使能状态,即,MECFG1 中的 romEEn 置位,那么当对 8 位、32 位 prom 进行访问时,
 - a) 如果读操作出现单位错误(不论是数据位或校验位),那么存储器 控制器将此数据进行纠正并向下传递,但不回写存储器。这种情 况不产生任何陷阱和中断。
 - b) 如果读操作时出现非单位错误,那么, 如果此时处于读数据,那么将导致进入数据访问异常 trap0x09; 如果此时处于取指,那么将导致进入指令访问异常 trap0x01。
- 2. 其它配置情况不检错和不纠错,
 - a) 如果读 prom 数据,不产生任何陷阱和中断。
 - b) 如果读 prom 指令,出现单位错误或非单位错误,那么将导致进入 指令访问异常 trap0x01。(校验位不理会)

其他

对于 32 位 SRAM 和 SDRAM,字节写或半字写不能通过 MECFG2 和 MECFG3 对数据位和校验位造错。

对于 8 位 SRAM,字节写或半字写不能通过 MECFG3 对校验位造错。 作纠错处理的前提是纠错使能并检出单位错,同时纠错使能。如果作 纠错处理,则不报错。

对于 8 位、32 位 SRAM, 在 EDAC 写使能情况下,如果进行字节或半字写操作,则自动进入"读改写"操作而不论 rmw 配置位如何配置。

- 32 位数据宽度数据位 PROM 存储器同它的 8 位数据宽度校验位 PROM 存储器,除了数据信号以外,其它信号共用。
- 32 位数据宽度数据位 SRAM 存储器同它的 8 位数据宽度校验位 SRAM 存储器,共用相同的片选、地址、读使能信号。校验位 SRAM 存

储器的写使能信号用 BM3803 的 wrn[0]。

32 位数据宽度数据位 SDRAM 存储器同它的 8 位数据宽度校验位 SDRAM 存储器,除了数据信号和 DQM[3:0]以外,其它信号共用。校验位 SDRAM 存储器的 DQM[0]接 BM3803 输出信号 SDDQM[3]信号,校验位 SDRAM 存储器的 DQM[3:1]接高。

六 PCI接口和仲裁器

6.1 概述

BM3803MG PCI 接口为 32 位 AHB to PCI 总线桥,实现了 AHB2.0 总线和 PCI2.3 33MHz PCI 总线之间的协议转换。BM3803MG PCI 接口可配置成主机桥(Host Bridge)形式或从属桥(Guest Bridge)形式,对应PCI 总线上的 Host 设备和 Guest 设备。此模块实现了标准 32 位 PCI 接口的所有必选信号和可选信号中全部的 PCI 中断信号。

PCI 总线上的 BM3803MG Host 设备和 BM3803MG Guest 设备如图 6-1。图 6-1 左图,BM3803MG 处于 Host 模式,配置总线上其他 PCI 设备,并为其他设备提供总线仲裁。图 6-1 右图,BM3803MG 处于 Guset 模式,被 PCI Host 设备配置,在总线 Host 的管理下进行总线通信。




图 6-1 PCI 总线设备

6.2 AHB-PCI模块结构图




图 6-2 AHB-PCI 桥模块结构框图

PCI接口结构如图 6-2, PCI master/target 接口将 AHB 系统连接到 PCI 总线上; BM3803MG 处理器通过 AHB slave 模块控制和配置 AHB-PCI 桥模块; BM3803MG 处理器可通过 DMA 通道配置和访问 PCI 总线设备。Host 模式下的 AHB-PCI 桥包含一个内嵌的 PCI 仲裁模块, 此模块可管理7个外部 PCI 设备。PCI-AHB 地址空间映射(PCI-AHB window)使 PCI 总线 Master 设备可以直接访问 CPU 存储器和 AHB 设备。

AHB 总线 Master 设备可以通过 AHB-PCI 地址空间映射(AHB-PCI window)读写存储器和 I/O 空间来访问 PCI 总线设备。

6.3 PCI接口复位




图 6-3 PCI 总线复位

如图 6-3 所示。Host 模式下的 BM3803MG PCI 接口,在 BM3803MG 芯片复位时同时复位,发出 PCI 总线复位信号,并报告 PCI 总线复位是否完成。BM3803MG 向 AHB 地址 0x8000-00D0 寄存器写入 0x05 可以使PCI 总线复位。

Guest 模式下的 BM3803MG PCI 接口,在接收到 PCI 总线上的 RST#信号时 PCI 侧逻辑复位,接收到 BM3803MG 复位信号时 AHB 侧逻辑复位。

6.4 PCI接口AHB侧地址空间

BM3803MG PCI 接口,映射到四块独立的 AHB 总线空间,如图 6-4 所示。




图 6-4 AHB-PCI 地址映射

空间分配如下:

寄存器空间(bridge registers): 0xC000-0000 - 0xC7FF-FFFF AHB-PCI 不可预取地址空间映射(NP): 0xD000-0000 - 0xDFFF-FFFF AHB-PCI 可预取地址空间映射(PF): 0xE000-0000 - 0xFFFF-FFFF AHB-PCI I/O 地址空间映射(I/O): 0xC800-0000 - 0xCFFF-FFFF 其中 AHB 侧桥寄存器空间,基地址为 0xC000-0000,偏移地址如表 6-1 所示。

	次 6-1 ALD 网 TCI 相关成为 可有 H				
Byte Offset	Mode	Name	Description		
000h	R/W	WDMA_PCI_ADDR	Write DMA start address on the PCI bus		
004h	R/W	WDMA_AHB_ADDR	Write DMA transfer start address on the AHB bus		
008h	R/W	WDMA_CONTROL	Write DMA size & control		
00Ch 01Ch		reserved			
020h	R/W	RDMA_PCI_ADDR	Read DMA start address on the PCI bus		
024h	R/W	RDMA_AHB_ADDR	Read DMA transfer start address on the AHB bus		

表 6-1 AHB 侧 PCI 相关映射寄存器

028h	R/W RDMA_CONTROL		Read DMA size & control	
02Ch 03Ch			reserved	
040h	R/W	CPU_IMASK	Interrupt mask	
044h	R/W/C	CPU_ISTATUS	Interrupt status	
048h	W	CPU_ICMD	Interrupt command	
04Ch	R	CPU_VERSION	Bridge version and miscellaneous information	
050h 06Ch			reserved	
070h	R/W	PCIAHB_ADDR_NP	PCI-AHB window non-prefetchable range control	
074h	R/W	PCIAHB_ADDR_PF	PCI-AHB window prefetchable range control	
078h	R/W	PCIAHB_TIMER	PCI-AHB window discard timer	
07Ch	R/W	AHBPCI_TIMER	AHB-PCI window discard timer	
080h	R/W/C	PCI_CONTROL	PCI control bits	
084h	R or R/W	PCI_DV	PCI device and vendor ID	
088h	R or R/W	PCI_SUB	PCI subsystem device and vendor ID	
08Ch	R or R/W	PCI_CREV	PCI class code and revision ID	
090h	R/W/C	PCI_BROKEN	PCI arbiter broken master register	
094h	R or R/W	PCIAHB_SIZ_NP	PCI-AHB window non-prefetchable range size	
098h	R or R/W PCIAHB_SIZ_PF		PCI-AHB window prefetchable range size	
09Ch 3FCh	reserved			

6.5 PCI仲裁器

PCI 仲裁模块在 BM3803MG 处于 PCI Host 模式时有效,此模块提供 BM3803MG PCI 接口自身的仲裁信号和最多七个其他 PCI 设备的仲裁信号。此模块的功能是:

- 使能 PCI 总线 Master 设备以开始 DMA 传输;
- 避免 PCI 总线冲突;
- 保证所有的 PCI 总线 Master 设备以同等的机会有规则地传送数据。 仲裁器能发现屏蔽并报告出错的 PCI 总线设备,以使其不影响 PCI 系统的性能。如果一个 PCI Master 设备请求 PCI 总线 16 个时钟周期以上而不开始一次总线操作,仲裁器就认为此 PCI 总线设备功能不正常。

PCI_Broken 寄存器的低 8 位反映 PCI 总线 Master 设备的状态,其中任 1 位为 1 则说明对应的 PCI Master 设备功能不正常而且被禁止访问 PCI 总线。向此位写 1,则重新使能相应的 PCI Master 设备。

6.6 PCI侧寄存器空间

Guest 模式下,BM3803MG PCI 接口实现了 PCI 标准配置空间,除此之外,PCI 侧寄存器还包括标准 PCI 中断的桥寄存器和 PCI 版本寄存器

(这些寄存器地址在 0x80-0x8c 之间)。PCI 侧寄存器的地址空间如表 6-2 所示。

Offset	Mode	Name	Description
00h3Ch	-	-	Standard PCI Header
40h7Ch	-	-	reserved
80h	R/W	PCI_IMASK	Interrupt mask
84h	R/W/C	PCI_ISTATUS	Interrupt status
88h	W	PCI_ICMD	Interrupt command
8Ch	R	PCI_VERSION	Bridge version and miscellaneous
			information
90hFCh	-	-	reserved

表 6-2 PCI 配置寄存器地址空间

PCI 接口处于 Guest 模式时,实现了 PCI2.3 协议规定的标准 PCI 配置寄存器中,六个 PCI 地址空间定义寄存器 bar0---bar5 中的 bar3-bar5,如表 6-3 所示。

West of Hard Walter 1			
Space	Size	Resource	
BAR0BAR2		reserved	
BAR3	user defined	PCI-AHB window non-prefetchable area	
BAR4	user defined	PCI-AHB window prefetchable area	
BAR5	256 bytes	same as configuration space (Guest Bridge only)	

表 6-3 PCI 目标接口地址空间

当 BM3803MG PCI 接口处于 Host 模式时,并不存在 PCI 侧寄存器,但可以通过配置读写对其他 PCI 总线设备进行配置(6.8)。

PCI Host设备为PCI总线上的BM3803MG PCI Guest设备资源(包括 Memory和I/O)分配地址空间,需设置PCI配置空间的BAR3、BAR4、BAR5 三个基地址寄存器¹;其中BAR5 为配置空间PCI总线基地址,这样可以让BM3803MG PCI Guest通过Memory读写取代通过配置读写来访问其他设备配置空间中的各种寄存器的方式,如读写中断寄存器(参见中断相关章节),或者重新配置配置空间中的BAR3 或/和BAR4 寄存器以实现地址空间重新分配。

中断相关寄存器使用见6.9。

- 航天时代电子公司 772 所

¹ BM3803MG PCI 设备配置空间中, PCI 头标区偏移 0x1c、0x20、0x24 的三个寄存器,即 BAR0, BAR1, BAR2 三个基地址寄存器未实现。

6.7 地址空间映射

AHB-PCI 地址空间映射

AHB-PCI 地址空间映射将 AHB 总线读写操作转化为 PCI 总线读写操作。

AHB 总线 Master 设备使用 AHB-PCI 地址空间映射直接访问 PCI 设备。AHB-PCI 地址空间映射捕获指向 PCI 接口 AHB 空间的 AHB 操作,并将这些操作传输到 PCI 总线上。这些操作并不需要 3803 的 IU 等其他模块介入。

AHB-PCI 地址空间映射包括不可预取存储器映射空间、可预取存储器映射空间,可预取 I/O 映射空间三部分,AHB 侧地址范围在 PCI 接口 AHB 侧地址范围之内。




图 6-5 AHB-PCI 地址空间映射

AHB-PCI 地址空间映射使用扁平寻址方式,AHB 总线操作的地址与其转化成的 PCI 总线操作的地址相同。

具体说,BM3803MG 访问 AHB 地址空间段 0xC800-0000 - 0xFFFF-FFFF 时,可以自动产生相应的 PCI 总线操作,即 PCI 接口访问 PCI 地址空间 0xC800-0000 - 0xFFFF-FFFF 地址时:

- 0xC800-0000 0xCFFF-FFFF 落在 AHB-PCI I/O 地址空间映射;将产生 PCI I/O 读写操作。
- 0xE000-0000 0xFFFF-FFFF 落在 AHB-PCI 可预取地址空间映射;将 产生 PCI 可预取存储器读写操作。
- 0xD000-0000 0xDFFF-FFFF 落在 AHB-PCI 不可预取地址空间映射。
 将产生 PCI 不可预取存储器读写操作。

如上所述,BM3803MG可以利用地址空间映射机制,通过AHB总线

读写操作直接访问 0xC800-0000 - 0xFFFF-FFFF范围的PCI总线地址²(包括可预取地址空间映射和不可预取地址空间映射以及I/O地址空间映射),其余的PCI地址空间则只能通过PCI接口的DMA机制访问。

PCI-AHB 地址空间映射

PCI-AHB 地址空间映射将 PCI 总线读写操作转化为 AHB 总线读写操作。

PCI 总线的其他 Master 设备通过 PCI -AHB 地址空间映射直接访问 BM3803MG 本地存储器和片内 AHB 总线设备。PCI-AHB 地址空间映射 捕获指向自己 PCI 空间的 PCI 操作,并将这些操作传输到 AHB 总线上。同 AHB-PCI 地址空间映射类似,这些操作并不将 IU 等其他模块牵连其中。

PCI-AHB 地址空间映射包括 Bar3、Bar4、Bar5 三部分,分别为不可 预取 PCI 存储器映射空间、可预取 PCI 存储器映射空间,和 PCI 接口 PCI 侧寄存器空间。地址转换的机制随 PCI 接口模式不同而不同。




图 6-6 PCI-AHB 地址映射

PCI-AHB 地址空间映射包括 Bar3、Bar4、Bar5 三部分:

- 不可预取存储器映射空间被映射到 PCI 设备的 BAR3, 处理指向此空间范围内的 PCI 操作不会进行数据预取。
- 可预取存储器映射空间被映射到 PCI 设备的 BAR4,处理指向此空间 范围内的 PCI 操作会自动进行数据预取。
- PCI 接口 PCI 侧寄存器空间在 PCI 总线上被映射成 BAR5。这样使用存储器读写也可以修改 PCI 接口配置寄存器。

_

² 当然这个范围内的资源也可以通过 DMA 访问。

Bar3和Bar4的大小在256字节和1G字节之间。其对应的AHB侧地址使用AHB侧寄存器定义。分别由PCIAHB_ADDR_NP和PCIAHB_ADDR_PF定义其AHB基地址,PCIAHB_SIZ_NP和PCIAHB_SIZ_PF两个寄存器定义其大小。

在Host模式下,PCI-AHB 地址空间映射不进行地址转换,即PCI总线读写操作和其转换成的AHB总线读写操作目标地址一致。反过来说Host模式下PCI接口的PCI-AHB 地址空间映射的PCI侧地址范围由AHB侧寄存器定义。

在 Guest 模式下,PCI 接口的 PCI-AHB 地址空间映射的 PCI 侧地址范围由 BAR3 base address、BAR4 base address、BAR5 base address 决定(PCI spec2.3)。PCI 空间和 AHB 空间之间存在如下转换:

不可预取空间:

AHB address = PCIAHB_ADDR_NP + (PCI address - BAR3 base address);

可预取空间:

AHB address = $PCIAHB_ADDR_PF + (PCI address - BAR4 base address)$

6.8 DMA

PCI 接口的很大一部分功能是通过 DMA 机制进行的,DMA 通道如图 6-6 所示,在 DMA 机制中 DMA 控制器在控制 PCI 总线的同时也控制 AHB 总线,实现独立于 CPU 的数据传输:




图 6-7 DMA 通道

DMA 机制可以在 AHB 总线和 PCI 总线之间实现大量的 Memory 或 I/O 数据传输而仅需要少量的 CPU 干预,也可以执行配置周期和 I/O 操作。

CPU 分配和初始化一段存储器缓冲区,然后初始化设置 DMA 寄存器,并指定 PCI 交易的类型和目标地址。交易被初始化为 AHB Master

后,CPU 再无任何动作,PCI Master 会自动执行所需要的 PCI 总线数据 交易(除非用户终止 DMA 传输)。DMA 传输状态将报告给 CPU_ISTATUS 寄存器,可以通过此寄存器引起 BM3803MG 处理器中断。

在 DMA 操作中,DMA 读是指从 PCI 地址空间中向 BM3803MG 的 AHB 地址空间中读取数据; DMA 写是指把 BM3803MGAHB 地址空间中的数据写入 PCI 地址空间。

发起 DMA 操作需要三个寄存器: PCI 地址寄存器、AHB 地址寄存器和 DMA 控制寄存器,而 DMA 读寄存器和 DMA 写寄存器具有不同地址。 DMA 写控制寄存器(地址为 0xC000-0008)、DMA 读控制寄存器(地址为 0xC000-0028),即 DMA 传输的 AHB 地址(WDMA_AHB_ADDR、RDMA AHB ADDR)会随着 DMA 的进行自动增长,直至 DMA 结束。

DMA 控制寄存器 DMA_CONTROL (包括读和写) 定义了 PCI 总线上数据传输的 PCI 命令和控制操作,结构见下图:




图 6-8 DMA 控制寄存器

- Bit[0] 置 1 可以启动DMA,完成时自动清零³,DMA完成/退出时会在中断状态寄存器(CPU_ISTATUS)相应的位置 1(见中断章节相关描述):
- Bit[1] 置 1 可以终止正在进行的 DMA;
- Bit[3] 置 1 可以使 DMA 完成时在 PCI 总线上产生中断信号。

Transfer size 为 DMA 传输字节长度,最大为 16MB,取值为 0x1-0xFFFFFC; (16MB 应该是 24 位)

表 6-4 DMA 操作类型

Command 部分表示发起的 DMA 操作类型,见下表:

 Channel
 Command
 Description

 Read DMA
 0000
 Interrupt Acknowledge

 0010
 I/O Read

 0110
 Memory Read

 1010
 Configuration Read

³在 DMA 开始之后,等待并判断 DMA 完成时可以查询此位

	1100	Memory Read Multiple
Write DMA	0001	Special Cycle
	0011	I/O Write
	0111	Memory Write
	1011	Configuration Write

例如,代码

*(unsigned int *)0xc00000000 = 0xc00000000; // Write DMA start address on the PCI bus

*(unsigned int *)0xc0000004 = 0x40000000; // Write DMA transfer start address on the AHB bus

*(unsigned int *)0xc0000008 = 0x10071; // Write DMA size & control

发起把 AHB 地址 0x4000-0000 处 0x100 字节写往 PCI 地址 0xC000-0000 处的 DMA Memory Write 操作。

代码

*(unsigned int *)0xc0000020 = 0x40000000;


*(unsigned int *)0xc0000024 = 0x40001000;

*(unsigned int *)0xc0000028 = 0x100a1;

则读出了槽位地址在 0x4000-0000 处的 PCI 设备配置空间中 0x100 字 节的内容。

BM3803MG PCI Host 设备通过配置 DMA 进行 PCI 配置时,应尽量使用单字 DMA 读写。配置 DMA 读写时 PCI 地址的确定由 PCI 总线底板的槽位及选择关系决定。

通过DMA操作产生PCI总线类型0和类型1配置周期时的PCI总线地址格式如下图所示:



Type 1

图6-9 Type 0和Type 1地址空间配置

BM3803MG AHB 总线为大端总线,而 PCI 总线为小端总线,所以他们之间的 DMA 传输需按照一定的要求来保证数据顺序一致。

当 BM3803MG DMA 目标或源地址为 32 位的 RAM 空间且进行 DMA 传输的 PCI 设备为两个 BM3803MG PCI 设备时,需遵循以下原则以避免 字节序错位:

- PCI地址和AHB地址后两位相等时,进行任意类型字节长度的DMA;
- PCI 地址和 AHB 地址 2 字节(半字)对齐时, DMA 长度为 2 或 2 的倍数;
- PCI 地址和 AHB 地址 4 字节 (字) 对齐时, DMA 长度为 4 或 4 的倍数。

当 3803 DMA 目标或源地址为 8 位 RAM 空间时,则需要 PCI 地址和 AHB 地址 4 字节对齐, DMA 长度为 4 字节或 4 的倍数。

推荐使用 PCI 地址和 AHB 地址 4 字节对齐, DMA 长度为 4 字节或 4 的倍数的 DMA 方式, 此时无论何种情况都不会被大小端问题影响。

6.9 PCI模块中断

PCI 模块中断既可以通过 AHB 总线向 BM3803MG 的 IU 模块发出中断请求,也可以通过 PCI 总线发出中断(Guest 模式)或响应来自 PCI 总线的中断请求(Host 模式)。前者称为处理器中断,后者称为 PCI 中断。

处理器中断

PCI 接口的处理器中断为 BM3803MG 处理器的二级中断,PCI 部分配置为 Host 或 Guest 时,其实现稍有不同。AHB 侧有三个中断相关寄存器:

0xC000-0040: CPU_IMASK CPU 中断掩码寄存器
 0xC000-0044: CPU_ISTATUS CPU 中断状态寄存器
 0xC000-0048: CPU ICMD CPU 中断命令寄存器




图 6-10 CPU 中断寄存器

- CPU_ISTATUS: CPU中断状态寄存器,此寄存器可读/可写/可清零。相应的中断源被激活,状态寄存器相应位自动置位为1,各个中断源是相互独立的且多个中断源可以同时触发。CPU可以监控并清除状态位,写1清除相应状态位,写0无效。
- CPU_IMASK: CPU中断掩码寄存器,此寄存器可读/可写。寄存器置位使能相应的中断源,清零屏蔽相应的中断源。上述操作不影响CPU_ISTATUS寄存器各位的值: 也就是说被屏蔽的中断仍会报告给相应的状态位。如果一个或多个中断源被触发且未被屏蔽,则PCI桥就会向CPU申请中断。
- **CPU_ICMD:** CPU 中断命令寄存器,只写寄存器,用于人为使能一些中断源。读操作返回 0。写 1 置位,写 0 无效。

PCI中断

PCI 侧配置空间中也有三个中断寄存器,PCI_IMASK、PCI_ISTATUST、PCI_ICMD,分别为PCI 中断掩码寄存器,PCI 中断状态寄存器,PCI 中断命令寄存器。这三个寄存器的CPU Doorbell 位和PCI Doorbell 位和CPU 中断寄存器的对应位配合使用产生中断请求(只在Guest 模式下有效)。这三个寄存器只能通过PCI 总线读写,如图所示。




图 6-11 PCI 中断寄存器

- PCI Doorbell: PCI设备可以通过访问此位向3803中断控制器发出中断请求。若PCI Doorbell中断在CPU_IMASK寄存器中使能,此时置位PCI Doorbell位,则BM3803MG的CPU中断中的PCI Doorbell中断有效。该位只写,写0无效,写1置位(且只在Guest bridge模式下有效)。
- CPU Doorbell: CPU Doorbell中断由BM3803MG写CPU_ICMD对应位触发。 若此时PCI_IMASK寄存器中断源被使能,则处理器可以通过PCI总线 INTA#发送用户自定义的中断,并访问PCI_ISTATUS寄存器查询中断 类型(只在Guest bridge模式下有效)。
- Read DMA end 和 Write DMA end的使用和CPU Doorbell类似,也是通过PCI总线的INTA#信号向PCI总线Host设备发出中断信号,中断由DMA完成事件触发。
- PCI_VERSION 寄存器与 CPU_VERSION 寄存器一致。(详细内容参见 CPU_VERSION 寄存器)。

七 GPIO、UART和定时器

7.1 GPIO

基本功能

通用接口 GPIO,为 32 位宽的双向 I/O 端口,分为高 16 位和低 16 位,其中高 16 位与数据总线复用,低 16 位由并行 I/O 端口访问。

低 16 位

GPIO 低 16 位对应 PIO[15:0],端口可与其他功能复用,当用作通用 I/O 端口时,每个端口都具有读写功能,相互独立且可被改写。 PIO[15:0] 的每个引脚连接两个控制寄存器: IODIR 和 IODAT,寄存器 IODIR 中的 IODIRx 位选择端口 x 的方向,若置 1,则相应的引脚配置成输出,置 0则相应的引脚配置成输入。当引脚配置成输入时,读 IODATx 位返回当前引脚值。当引脚配置成输出时,如果 IODATx 位置 1,端口 x 拉高; 反之 IODATx 位置 0,端口 x 拉低。

当通过转换 IODIRx 值使端口 x 从输入转换到输出模式时,相应引脚的 IODATx 值立即被驱动。当触发 IODIRx 位使得端口 x 从输出转换到输入模式时,引脚值立即被写入 IODATx。




图 7-1 PIO[15:0]结构框图

高 16 位

GPIO 高 16 位对应 D[15:0]。他们仅当所有的存储器(ROM,RAM,I/O)为 8 位或 16 位时被应用。如果 SDRAM 控制器使能,则高 16 位不可用。




图 7-2 D[15:0]结构框图

高 16 位仅能配置成基于字节的输出或输入。当 D[7:0]被参考作低字节时, D[15:8]被参考作中间字节。

D[15:0]的每个字节连接两个寄存器域。Direction 域在 IODIR 地址位被访问,数据域在 IODAT 地址位被访问。

IODIR 寄存器中的 MEDDIR 和 LOWDIR 位分别为中间字节 D[15:8] 和低字节 D[7:0]选择 Direction。

如果 MEDDIR 或 LOWDIR 被写入逻辑 1,则 D[15:0]中相应的字节 配置成输出,反之置 0,被配置成输入。

当配置成输入时,读 IODAT 寄存器中的 MEDDAT 值返回 D[15:8] 的当前值,读 IODAT 寄存器的 LOWDAT 值返回 D[7:0]的当前值;当配置成输出时,MEDDAT 的逻辑值被译成 D[15:8]总线的物理值,LOWDAT逻辑值被译成 D[7:0]的物理值。

当通过转换 MEDDIR 或 LOWDIR 值,把中间字节(或低字节)从输入转换到输出时,MEDDAT 或 LOWDAT 的值立即在相应的引脚被驱动。当通过触发 MEDDIR (或 LOWDIR)从输出转换到输入时,引脚值立即被写入 MEDDAT(或 LOWDAT)。

复用功能

复用功能如下所示:

I/O 端口	功能	类型	描述
PIO [15]	TXD1	输出	UART1 输出数据
PIO [14]	RXD1	输入	UART1 输入数据
PIO [13]	RTS1	输出	请求发送
PIO [12]	CTS1	输入	允许发送

PIO [11]	TXD2	输出	UART2 输出数据
PIO [10]	RXD2	输入	UART2 输入数据
PIO [9]	RTS2	输出	请求发送
PIO [8]	CTS2	输入	允许发送
PIO [3]	UART	<i>IA</i> 2	可选的外部时钟
	CLOCK	输入	
PIO [1:0]	PROM 宽度	44.5	初始化 PROM 的宽度(启
		输入	动时)

除了用作通用 I/O,绝大多数 GPIO 引脚具有复用功能,如串行通信,中断输入以及相应配置都可以通过这些管脚实现。除了上述复用功能外,每个 GPIO 接口引脚都可以配置成输入从而捕获外部器件中断,通过编程 I/O 中断寄存器, GPIO 接口能够配置成四个中断。

通过读写地址空间 0x8000-00A0 对 I/O 端口数据进行操作,通过读写地址空间 0x8000-00A4 对 IODIR (仅有低 18 位有效)进行操作,通过读写地址空间 0x8000-00A8 访问 I/O 端口中断配置寄存器。中断配置寄存器如下所示,每8比特一组,包括使能位 EN,边沿/电平触发方式(LE)、极性(PL)、以及32位 I/O 端口中哪个管脚信号作为中断输入的选择。

7.2 UART

UART 是非常灵活的串行通信模块,BM3803MG 实现了三个通用异步收发器。其中两个的管脚是与 GPIO 复用。每个 UART 由发送保持寄存器、接收保持寄存器、发送移位寄存器和接收移位寄存器组成;控制主要通过控制寄存器、状态寄存器、分频器寄存器、数据寄存器组成。串口数据的发送和接收通过对上述寄存器的操作实现。





图 7-3 结构框图

发送/接收操作

在 UART 控制寄存器中置 TE 位,可以进行发送操作。当进行发送时,数据将从发送保持寄存器传输到发送移位寄存器,并在串行输出口(TXD)转化为串行数据流,同时自动在每 8 位数据前增加一位 start 位,在数据后增加可选的奇偶校验位和 stop 位。首先发送的是数据最低位:

数据桢,无奇偶校验:



数据桢,包含奇偶校验:



在 UART 控制寄存器置 RE 位,可以进行接收操作。接收端等待在接收数据输入引脚上出现一个从高电平到低电平变化的起始位。若接收使能,则将在半个时钟之后采样串行输入。若串行输入采样为高,则起始位无效,将继续等待有效的起始位;若串行输入为低,起始位有效,接收端在每个时钟间隔内采样串行输入,直到发现数据位,以及奇偶校验位和 stop 位。然后将串行输入数据转移到 8 位接收移位寄存器,此时

需寄存器中的数据具有相同的值,才能确保获得新的数据。

接收时,首先接收最低位,然后数据被转发到接收保持寄存器 (RHR),并在 UART 状态寄存器中置数据准备好 (DR) 位,同时设置 奇偶校验位错、帧错以及溢出错误位等。若有新的数据接收,而此时接 收保持和移位寄存器中都包含未读数据,则接收移位寄存器中的数据将 丢失,同时置 UART 状态寄存器中的溢出错误位。

流控/回送方式

若流控使能 (FL),则 CTSN 输入必须为低电平时才能进行发送。若发送过程中,CTSN 不为低,将继续发送移位寄存器中的数据,且串行输出口保持无效状态,直到 CTSN 重新为低电平;接收时,当监测到有效的起始位,RTSN 将无效,且接收保持寄存器包含未读的字符。当保持寄存器被读时,RTSN 将自动重新监测。如果 CTSN 连接到了接收端的RTSN,则可以有效地避免数据溢出。

若LB位置位,UART将进入回送模式。在该模式下,发送端输出将在内部与接收端输入相连,RTSN也将连接CTSN,从而可进行回送测试,验证接收/发送端以及相关软件的工作情况。在该模式下,输出仍然保持无效状态,避免向外发送数据。

波特率产生

每个 UART 包含一 12 位的减法计数,可产生期望的波特率。分频器由系统时钟计时,在每次下溢时产生 UART TICK 信号,同时根据 UART 分频寄存器中的值重载 scaler。UART TICK 信号的频率是所需波特率的 8 倍。若 EC 位置位,则时钟由 PIO[3]触发。在这种情况下,PIO[3]的频率必须小于系统时钟频率的一半。

波特率产生公式:

分频器重载值=((系统时钟*10)/(波特率*8)-5)/10

中断产生

在以下的情况下, UART 将产生一个中断: 当发送使能、发送中断使能, 发送保持寄存器从满到空; 当接收使能, 接收中断使能, 接收保持寄存器从空到满; 当接收使能, 接收中断使能, 产生了奇偶校验位错、帧错或溢出错误等。

7.3 定时器和看门狗

定时器

BM3803MG 具有两个定时器,一个看门狗,它们共用同一预分频器。 预分频器为一个 10 位的减一计数器,由系统时钟定时,每个时钟周期减一,当产生下溢时,由预分频重载寄存器自动重新装载,同时为两个定时器和看门狗产生一计数 TICK 信号,所以有效的分频值等于预分频重载寄存器值加 1。定时器和看门狗共用同一减一计数器。




图 7-5 预分频器结构图

两个定时器是通用的 24 位定时器, 当预分频器产生定时脉冲时, 定时器的值就减一, 定时器操作是由专门的定时器控制寄存器控制, 通过设置定时器控制寄存器使能位来控制是否使能。每当定时器下溢, 就产生一中断, 这些中断就能够被中断屏蔽和优先级寄存器屏蔽。发生下溢之后, 通过设置定时器控制寄存器的加载位可以自动重载寄存器的值, 同时定时器继续运行。

每个定时器具有 3 个寄存器: 计数器, 重载计数值寄存器, 控制寄存器。




图 7-6 定时器结构框图

看门狗

系统复位后,看门狗处于不使能状态,通过设置控制寄存器中的 Watchdog 使能位使能看门狗,在每次下溢时都能产生一个外部信号 WDOG,这个信号可以用来产生系统复位。在计数器到 0 之前,如果看 门狗计数器更新值被写入到 WDOG 寄存器,则计数器重新置计数值。




图 7-7 看门狗结构框图

八 调试接口

8.1 概述

BM3803MG 处理器具有调试支持单元,辅助软件在目标硬件上进行调试。此单元包括两个模块:调试支持单元 DSU 和调试通讯链接模块 DCL。通过 DSU 可以将处理器置于调试模式,允许处理器中所有寄存器及 Cache 存储器的读写访问。DSU 同时具有一大小为 512*16 字节的缓冲区,保存被执行的指令或总线上的传输数据。调试通讯通过串口实现总线上数据传输。




图 8-1 调试支持单元和通讯连接

可能通过任何在内部总线上的主设备来调试处理器。PCI接口被固定作一个内部总线上的主设备,从任何PCI主设备可以得到所有的调试特征。

8.2 调试支持单元

调试支持单元用来控制跟踪缓冲区和处理器调试模式,DSU 主设备 在内部总线上占有一个地址空间。通过这个地址空间,任何其他主设备 都可以访问处理器的寄存器和跟踪缓冲区的内容。

DSU 控制寄存器在任何时候都可以被访问。而处理器的寄存器和

cache 只能在处理器进入调试模式时访问。跟踪缓冲区只能在跟踪被禁用或者完成时被访问。在调试模式下,DSU 控制处理器,流水线暂停。

通过下列事件可以进入调试模式:

- 执行一条断点指令:
- 整数单元硬件断点观察点命中:
- 外部中断信号的上升沿(DSUBRE);
- 设置 DSU 控制寄存器中的 BN 位;
- 导致处理器进入错误模式的陷阱;
- DSU 控制寄存器中定义的陷阱发生:
- 在一条单步操作后:
- DSU 断点命中。

DSU 的外部引脚(DSUEN)使能后才能进入调试模式。DSUEN引脚拉高,使能调试模式。当进入调试模式后,发生随后动作:

- 程序计数器 (PC) 和 nPC 被存入临时寄存器 (可通过调试单元 访问):
- 输出信号 (DSUACT) 指示出(进入)调试状态;
- 时钟单元停止, 冻结定时器和看门狗。

引起处理器进入调试模式的指令不被执行,且处理器状态保持不变。通过清除 DSU 控制寄存器中的 BN 位或 DSUEN 位可以使处理器重新恢复执行。定时器单元将被重新使能且从保存的 PC 和 nPC 处继续执行。调试模式也可以在处理器错误模式后进入,比如一个应用程序终止后挂起了处理器。错误模式可以被复位,处理器从任意地址重新开始执行。

时间标志

DSU 有一个时间标志计数器。跟踪中,时间标志计数器值被记录,作为执行操作的时间参考。处理器运行时,计数器每时钟周期减一。处理器进入调试模式时计数器停止,重新开始执行时计数重新开始。

跟踪缓冲区

跟踪缓冲区是一个环形缓冲区,存储执行的指令或者内部总线上传输的数据,其大小为 512 行,每行 16 字节。跟踪缓冲区由 DSU 控制寄存器和跟踪缓冲区控制寄存器控制。当处理器进入调试模式时,跟踪暂停。

跟踪缓冲区有三种工作模式:

- 指令跟踪模式(只记录执行的指令)
- 总线跟踪模式(只记录内部总线上传输的数据)
- 混合跟踪模式(同时记录执行指令和总线数据)

跟踪缓冲区控制寄存器包含了两个计数器(总线计数器和指令计数器),表示下一次跟踪记录写入跟踪缓冲区的位置。由于缓冲区是环形的,因此计数器值实际上指向缓冲区最旧记录位置,每次对存储跟踪缓冲区完成后,计数器指自动增加。

指令跟踪

缓冲区控制寄存器中的指令跟踪使能位置 1,使能指令跟踪模式。 在指令跟踪期间,除多周期指令,一条指令占用缓冲区的一行。多 周期指令占用跟踪缓冲区两行或三行:

- 对于存储指令,缓冲区中第一行[95:64]用于记录存储地址;第二行相同字段存储写入的数据。对 STD 指令,需要使用三行记录,第一行[95:64]字段,记录存储地址,第二行相同字段存储写入数据的高 32bit,第三行相同字段存储写入数据的低 32bit。当一行的 bit 126 置 1 时,表示这是一条指令的第二行或第三行记录。
- 双字加载指令(LDD)使用两行跟踪缓冲区,第一行[95:64]字段存储读出数据高 32bit,第二行相同字段存储读出数据的低 32bit。
- 乘法和除法指令使用两行跟踪缓冲区。对乘法指令,第一行[95:64] 字段记录计算结果的高 32bit,第二行[95:64]字段记录计算结果的低 32bit;对除法指令,第一行[95:64]字段记录为符号扩展,第二行[95:64]字段记录 32bit 运算结果。Bit 126 置位,表示同一指令记录的第二行。
- 双精度浮点指令使用两行跟踪缓冲区。第一行[95:64]字段存储计算结果的高 32bit,第二行[95:64]字段存储计算结果的低 32bit。 Bit 126 置位,表示同一指令记录的第二行。

记录格式如下:

			31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
127	:	96	Time tag Time tag																															
95	:	64	Load/Store parameters																															
63	:	32													1	Prog	ram	Cot	ınte	r													Inst trap	Error mode
31	:	0	Opcode																															

表 8-1 跟踪缓冲区数据分配,指令跟踪模式

Bits	Name	定义
127	指令断点命中	如果出现DSU指令断点命中,设置为'1'
126	多周期指令	多周期指令(LDD,ST或FPOP)的第二、三instance时设为'1'
125:96	时间标志	时间标志计数器的值
95:64	Load/Store参数	指令结果、存储地址或者存储数据
63:34	程序计数器	程序计数器(不记录最低两位,因为它们总是0)
33	指令陷阱	如果被跟踪的指令进入陷阱则设置为'1'
32	处理器错误模式	如果被跟踪的指令引起处理器进入错误模式则设置为'1'
31:0	Opcode	指令操作码

当跟踪被冻结时,产生11号中断。

总线跟踪

通过使跟踪缓冲区控制寄存器的跟踪 AHB 使能位为 1 使能总线跟踪模式。

在总线跟踪期间,跟踪缓冲区的一行记录一次内部总线上的操作。 记录格式如下:




表 8-2 跟踪缓冲区数据分配,内部总线跟踪模式

Bits	Name	定义
127	AHB 断点命中	如果 DSU AHB 断点命中则设为'1'
126	-	未使用
125:96	时间标志	时间标志计数器的值
95:92	IRL	处理器中断请求输入
91:88	PIL	处理器中断级别(psr.pil)
95:80	trap type	处理器陷阱类型(psr.tt)
79	Hwrite	AHB HWRITE
78:77	Htrans	AHB HTRANS
76:74	Hsize	AHB HSIZE
73:71	Hburst	AHB HBURST
70:67	Hmaster	AHB HMASTER
66	Hmastlock	AHB HMASTLOCK
65:64	Hresp	AHB HRESP
63:32	Load/Store data	AHB HRDATA or HWDATA
31:0	Load/Store address	AHB HADDR

混合跟踪

在混合模式下,缓冲区被分为两半:指令存在低一半,总线传输存在高一半。AHB 索引计数器的 MSB 位自动保持为高,指令索引计数器的 MSB 保持为低,即指令跟踪记录的起始地址为 0x9001-0000, AHB 跟踪记录的起始地址为 0x9001-1000。

DSU存储器映射

表8-3 DSU存储器映射表

Address	Register
0x8000-00c4	DSU串口状态寄存器
0x8000-00c8	DSU串口控制寄存器
0x8000-00cc	DSU串口分频寄存器
0x9000-0000	DSU控制寄存器
0x9000-0004	Trace buffer控制寄存器
0x9000-0008	Time tag counter
0x9000-0010	AHB断点地址1
0x9000-0014	AHB掩码1
0x9000-0018	AHB断点地址2
0x9000-001C	AHB掩码2

0x9001-0000 - 0x9001-1FFF	跟踪缓冲区
0	Trace bits 127 - 96
4	Trace bits 95 - 64
8	Trace bits 63 - 32
C	Trace bits 31 - 0
0x9002-0000 - 0x9002-029F	IU/FPU寄存器堆(详细说明见附录)
0x9008-0000	Y寄存器
0x9008-0004	PSR寄存器
0x9008-0008	WIM寄存器
0x9008-000C	TBR寄存器
0x9008-0010	PC寄存器
0x9008-0014	NPC寄存器
0x9008-0018	FSR寄存器
0x9008-001C	DSU陷阱寄存器 ③
0x9008-0048	ASR18
0x9008-0060	ASR24
0x9008-0064	ASR25
0x9008-0068	ASR26
0x9008-006C	ASR27
0x9008-0070	ASR28
0x9008-0074	ASR29
0x9008-0078	ASR30
0x9008-007C	ASR31
0x9010-0000 - 0x9010-7FFF	指令cache tags ①
0x9010-0000-0x9010-1FFF	第一路
0x9010-2000-0x9010-3FFF	第二路
0x9010-4000-0x9010-5FFF	第三路
0x9010-6000-0x9010-7FFF	第四路
0x9014-0000 - 0x9014-7FFF	指令cache数据
0x9014-0000-0x9014-1FFF	第一路
0x9014-2000-0x9014-3FFF	第二路
0x9014-4000-0x9014-5FFF	第三路
0x9014-6000-0x9014-7FFF	第四路
0x9018-0000 - 0x9018-3FFF	数据cache tags ②
0x9018-0000-0x9018-1FFF	第一路
0x9018-2000-0x9018-3FFF	第二路
0x901C-0000 - 0x901C-3FFF	数据cache数据
0x901C-0000-0x901C-1FFF	第一路
0x901C-2000-0x901C-3FFF	第二路

注①:由于Cache结构,一行指令Cache的TAG在跟踪缓冲区中的映射为连续的8个字,读写8个字中的任何一个都是对同一个TAG操作

注②:由于Cache结构,一行数据Cache的TAG在跟踪缓冲区中的映射为连续的4个字,读写4个字中的任何一个都是对同一个TAG操作

注③: DSU陷阱寄存器(DTR)是一个只读寄存器,指出哪种SPARC陷阱导致处理器进入调试模式。当通过设置DSU控制寄存器中的BN位强制进入调试模式时,陷阱类型是 0x0B。

DSU断点

DSU 包含了两个断点寄存器来匹配任何内部的总线地址或者执行的指令。断点命中的典型应用是冻结跟踪缓冲区,但也可以把处理器置于调试模式。

冻结操作可以被延迟,通过把 DSU 控制寄存器中的 TDELAY 字段置为一非零的值来实现。这种情况下,TDELAY 的值会在每一次额外的跟踪后减一,递减至零时冻结跟踪缓冲区。如果 DSU 控制寄存器中的BT 置 1,则跟踪缓冲区冻结时,DSU 强制处理器进入调试模式。

注:因为流水延迟,在处理器被置于调试模式前,最多有4个额外的指令可能被执行。

每个断点包含一个掩码寄存器,通过该寄存器可以允许在一段地址上触发断点。断点检测过程中,掩码寄存器中置"1"的掩码位与地址比较,控制断点位置。

8.3 DSU通讯连接

DSU 通讯连接包含一个串口,该串口在内部总线上作为一个主设备。




图 8-2 DSU 通讯连接块图

该串口支持简单的通信协议传输访问参数和数据。连接命令由一个控制字节、32 位地址和可选的写入数据组成。如果 DSU 控制寄存器的

LR 位置位,则每次 AHB 传输之后发送响应的字节。如果未设置 LR 位,则写访问不返回任何数据,读访问只返回读到的数据。

数据帧

数据以 8-bit 为基础进行发送:




图 8-3 DSU 串口数据帧

DSU控制命令

通过通讯链路,可以对内部总线上任何地址进行读/写操作。当处理器从执行模式进入调试模式时,可以选择是否发送一个响应字节。通过设置长度字段为 n-1 (其中 n 标明传输字的长度),可以进行块传输。写访问时,发送控制字节、目标地址段首地址以及需要写入的数据,数据写入地址以目标地址段首地址为基地址,以字为单位自动递增。读访问时,发送控制字节和目标地址段首地址,返回相应大小的数据。




图 8-4 DSU 命令

串口通信时钟产生

串口通过一个 18 位递减计数的分频器来产生需要的波特率。分频器由系统时钟控制,每次下溢时产生一个串口 tick。每次下溢之后分频器重新载入串口重载寄存器的值。串口 tick 频率应该是期望波特率的 8 倍。

如果不进行软件编程,波特率能够被自动检测。这通过寻找接收数据(相应于两个 bit 周期)的两个下降沿的最短周期实现。当发现三个相同的 2-bit 周期时,相应的分频器重载值锁存入重载寄存器,设置 UART 控制寄存器中的 BL 位。如果 BL 位通过软件复位,波特率发现过程重新开

始。当接收器收到一个'break'时,波特率发现重新开始,这允许外部的发送器改变波特率。为了正确的监测波特率,在复位或者发送'break'之后应该向接收器发送值 0x55。

分频值计算公式如下:

$$scaler = \frac{\frac{sysclk \times 10}{baudrate \times 8} - 5}{10}$$

8.4 从DSU引导

在复位时使 DSUEN 和 DSUBRE 有效,将使处理器直接进入调试模式而不执行任何指令。此时可以通过通讯连接初始化系统,下载程序进行调试。另外,可以编程外部引导 PROM (flash)。

九 片内寄存器

片内控制寄存器的地址

地址	寄存器描述	地址	寄存器描述
0x8000-0000	存储器控制寄存器 MCFG1	0x8000-00A0	I/O 端口输入输出寄存器
0x8000-0004	存储器控制寄存器 MCFG2	0x8000-00A4	I/O 端口方向寄存器
0x8000-0008	存储器控制寄存器 MCFG3	0x8000-00A8	I/O 端口中断配置寄存器
0x8000-000C	AHB 总线失效地址寄存器	0x8000-00B0	第二中断屏蔽寄存器
0x8000-0010	AHB 状态寄存器	0x8000-00B4	第二中断等待处理器寄存器
0x8000-0014	Cache 控制寄存器	0x8000-00B8	第二中断状态寄存器
0x8000-0018	Power-down 寄存器	0x8000-00BC	第二中断清除寄存器
0x8000-001C	写保护寄存器 1		
0x8000-0020	写保护寄存器 2	0x8000-00C4	DSU 串口状态寄存器
0x8000-0024	产品配置寄存器	0x8000-00C8	DSU 串口控制寄存器
0x8000-0040	定时器1计数寄存器	0x8000-00CC	DSU 串口通信分频寄存器
0x8000-0044	定时器1总数重载寄存器		
0x8000-0048	定时器 1 控制寄存器	0x8000-00D0	PCI 复位控制
0x8000-004C	看门狗寄存器		
0x8000-0050	定时器 2 计数寄存器		
0x8000-0054	定时器 2 总数重载寄存器		
0x8000-0058	定时器 2 控制寄存器	0x8000-00E0	UART3 数据寄存器
0x8000-0060	预分频 计数寄存器	0x8000-00E4	UART3 状态寄存器
0x8000-0064	预分频 重载寄存器	0x8000-00E8	UART3 控制寄存器
0x8000-0070	UART1 数据寄存器	0x8000-00EC	UART3 预分频寄存器
0x8000-0074	UART1 状态寄存器		
0x8000-0078	UART1 控制寄存器	0x8000-0100	存储器容错配置寄存器 MECFG1
0x8000-007C	UART1 预分频寄存器	0x8000-0104	存储器容错配置寄存器 MECFG2
0x8000-0080	UART2 数据寄存器	0x8000-0108	存储器容错配置寄存器 MECFG3
0x8000-0084	UART2 状态寄存器	0x8000-010C	存储器容错配置寄存器 MECFG4
0x8000-0088	UART2 控制寄存器		
0x8000-008C	UART2 预分频寄存器	0x8000-0110	扩展 Cache 控制器 1
0x8000-0090	中断屏蔽和优先寄存器	0x8000-0114	扩展 Cache 控制器 2
0x8000-0094	中断等待处理寄存器	0x8000-0118	扩展 Cache 控制器 3
0x8000-0098	中断强制寄存器	0x8000-011C	保留
0x8000-009C	中断清除寄存器		

AHB 状态寄存器

包括 AHB 失效地址寄存器(0x8000-000C)和 AHB 状态寄存器(0x8000-0010),失效地址寄存器存储访问的地址,而状态寄存器则存储访问的错误类型,当错误发生时寄存器将被更新,并且 NE 位被置位。当 NE 位被置位,中断 1 将产生,通知处理器这个错误,一个错误处理完成之后,NE 位必须被软件重新复位。

0x8000-000C 记录当访问发生错误时的总线地址。

0x8000-0010 记录如下的信息:

- HSIZE (2:0): HSIZE 传输的大小;
- HMAST (6:3): 记录访问失效时的 HMASER, 即总线主设备的值;
- RW (7): 读写, 当读周期发生错误时, 此位置 1, 否则清零;
- NE (8): 错误有效位, 当错误发生时, 置位;
- (31:9): 保留。

任意时刻读写这两个寄存器可以获得当前总线的读写状态,读寄存器 0x8000-000C 地址的值就是 0x8000-000C,读写 0x8000-0010 地址将得到 0x0000-0082,表明是读状态,总线读写的大小是 2 表明是四个字节。

Power-down 寄存器

idle (31:0) (只写)

通过对地址 0x8000-0018 写入任意值可以实现此功能,写入任意值之后,将进入到 LOAD/STORE 指令模式。为了更快的进入到 Power-down模式,建议向 0x8000-0018 写入任意值之后,再跟一"dummy"load 指令。在 Power-down模式下,IU 单元处于悬挂状态,当未屏蔽的中断进入时,Power-down模式才会被终止,在 Power-down模式下其他功能和外设都处于正常状态,此时 IU 单元将停止。实际的工作原理是停止了 DCache对总线上存储器的访问过程,让 DCache 处于数据存取状态中,从而让 IU停下来。因此对于不可 Cacheable 的存储空间的访问,Power-down产生的效果才更为明显

写保护寄存器WPR

地址为: 0x8000-001C 和 0x8000-0020

EN (31) BP (30)	TAG (29:15)	MASK (14:0)	
-----------------	-------------	-------------	--

• MASK (14:0): 地址掩码位选择块的大小 (4);

- TAG (29:15): 比较地址 (3);
- BP (30): 如果设置则确定块保护模式 (2);
- EN (31): 使能位(1)。

仅仅对地址空间从 0x4000-0000 开始到 0x7FFF-FFFF 之间的地址段 具有写保护作用。ROM 的写使能通过设置 MCFG1 中的写使能位进行设 置。

说明:

- 设置使能保护单元;
- 选择块保护模式:
- 比较地址用于选择进行保护的地址;
- 掩码地址用于选择不同的块的大小。

写保护信号有效的基本条件是,首先对读写的地址与 TAG 进行 XOR 运算,然后与 MASK 进行 AND 运算,当最后地址等于零的情况下称为命中。当使能位置 1,下列两种情况将使得写保护信号有效:

- 如果没有命中,也没有在块模式下,写保护信号有效;
- 命中,处于块保护模式下,写保护信号有效。

注意在这样的设计中,前一个写保护信号给出的条件,这样的一个结果说明当命中某一地址,而不是块模式时,写保护无法给出有效信号。当写保护使能有效,并且在存储器的操作中命中相应的存储器,将进入0x2b陷阱。

产品配置寄存器PCR

地址为: 0x8000-0024

31	30	29	28–26	25	24–20	19–17	16–15	14–12	11–10	9	8	7	6	5–4	3–2	1
mmu	nsp	sdctrl	wtpnb	ітас	nwindows	icsz	ilsz	dcsz	dlsz	divinst	mulinst	wdog	memstat	fpu	pci	wprt

- wprt (1:0): WPROTEN 存在与否的标识。初始值是"01";
- pci (3:2): "11", PCI 核的类型;
- fpu (5:4): "01" 浮点处理器是 meiko 类型;
- memstat(6): "1", 有总线状态寄存器;
- wdog(7): "1", 有看门狗;

- mulinst(8): "1", 有硬件乘法器;
- divinst(9): "1", 有硬件除法器;
- dlsz(11:10): "10" 数据 Cache 的 LINE 的大小 log2 值;
- dcsz(14:12): "011"数据 Cache 的大小, log2 值 8K;
- ilsz(16:15): "11" 指令 Cache 的 LINE 的大小 log2 值;
- icsz(19:17): "011"指令 Cache 的大小, log2 值 8K;
- nwindows(24:20): "00111" 具有 8 寄存器窗口数目;
- imac(25): '1' 支持 MAC 指令;
- wtpnb(28:26): "100" 4 ↑ Watchpoint;
- sdrctrl(29): '1' 表明存在 SDRAM 功能;
- dsu(30): '1' 表明具有 DSU;
- mmu(31): '0', 表明没有 MMU。

整个寄存器的初始值是: 0x7277-bbdd。

其他寄存器的设置

其他各个寄存器可以参看所对应模块章节。

十 片内锁相环和时钟

BM3803MG 具有两个完全独立的输入时钟信号,CLK 和 PCI_CLK。CLK 是处理器工作时时钟信号的输入管脚,在片内连接一锁相环进行倍频,可以通过外部四个管脚(PLL_MIN)设置不同的倍频系数,同时有 BP 信号输入,可以选择不用锁相环而直接采用外部时钟输入。BP低电平采用锁相环,高电平选择输入的时钟信号,这时锁相环被旁路。PCI CLK 直接输入到 PCI 模块。

PLL_MIN[3:0]表示锁相环的倍频系数,当 BP 为 0 时,PLL_MIN 不能为零(取零时无法保证锁相环频率的锁定)。PLL_MIN 倍频数从 1 到 15,按照相应的二进制取值。通过 CLK 输入的外部时钟的工作频率是 2MHz-30MHz,内部能够提供的最高工作频率是 250MHz,锁相环的接口电平采用 3.3V,可以满足内部设计的要求。

电源稳定到锁相环稳定时间为 100us。

十一 封装和电气特性(TBD)

芯片的信号管脚确定为 229 个,加上电源和地共有 317 个可连接管脚。封装采用 PGA391 封装。




图 11-1 封装外壳底视图




图 11-2 封装外壳俯视图




图 11-3 封装外壳侧视图

A寄存器描述

表 A-1 寄存器图例

位号

域名

读/写

复位后的初始值

31	30	29	28	27	26		•••	•••	9	8	7	6	5	4	3	2	1	0				
	ţ	或			保留						位											
	r=只读				w =只写									r	/w =	可诗	可生	į				
0		4		1	1 x=未定					复位	后无	影响	句									

IU相关的内部寄存器

表A-2 处理器状态寄存器(Processor State Register , PSR)

31	1	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		IM	PL			V	ER		N	Z	V	С			保	留			EC	EF		P.	IL		S	PS	ЕТ		(CWP	ı	
		1	•				r			r/	w				r/	W			r	r		r/	w			r/w				r/w		
		E	3				3			()		0	0	1	0	0	0	0	1		()		1	0	0			0		

位号	助记符	描述
31:28	IMPL	规范实现标识 定义为 B
27:24	VER	处理器版本号, 定义为 3
23	N	整数单元的条件码 表示ALU 的逻辑运算单元的2 位结果是否为负数 1 = 负数 0 = 非负
22	Z	整数单元的条件码 表示运算结果是否是零 1 = 零 0 = 非零
21	V	整数单元的条件码 表示运算结果是否超出2位数的范围 1 = 溢出 0 = 不溢出
20	С	整数单元的条件码 表示运算的结果是否引起进位 1 = 进位 0 = 不进位
13	EC	表示是否使能协处理器 1 = 使能 0 = 禁能
12	EF	表示是否使能 浮点处理器 1 = 使能 0 = 禁能
11:8	PIL	指定处理器可响应中断的级别

位号	助记符	描述
7	S	表示处理器处于管理模式还是用户模式 1 = 管理模式 0 = 用户模式
6	PS	保存最近一次陷阱发生时S位的值
5	ET	表示陷阱是否使能 1 = 陷阱使能 0 = 陷阱禁用
4:0	CWP	当前窗口指针

表A-3 窗口无效屏蔽寄存器(WIM Windows Invaild Mask Register, WIM)

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8	7	6	5	4	3	2	1	0
保留			,	Win	dow	s		
	7	6	5	4	3	2	1	0
Г				r/	w			
0				(0			

位号	助记符	描述
0 < n < 7	Windows[n]	表示窗口是否有效 0 = 有效 1 = 无效

表A-4 异常基址标志寄存器(Trap Base Register , TBR)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
									TE	BA													Т	Т					ZE	RO	
									r/	w													1	r					r/	w	
													()														0	0	0	0

位号	助记符	描述
31:12	TBA	陷阱的基地址 由软件设置,包含陷阱表基地址的高20位
11:4	TT	陷阱类型字段 陷阱发生由硬件写入,并保存到下一个陷阱发生
3:0	ZERO	全零

表A-5 陷阱类型

陷阱	TT	优先级	描述
Reset	0x00	1	上电复位
Write error	0x2B	2	写buffer错误
Instruction_access_error	0x01	3	取指时出错
Illegal_ instruction	0x02	5	UNIMP 或其他未实现指令
Privileged_ instruction	0x03	4	用户模式下特殊指令的执行
Fp_ disabled	0x04	6	禁能FPU 时使用浮点指令
Cp_ disabled	0x24	6	禁能协处理器时使用协处理器指令
Watchpoint detected	0x0B	7	硬件断点匹配
Window_ overflow	0x05	8	SAVE 进入无效窗口
Window_ underflow	0x06	8	RESTORE进入无效窗口
Register_hardware_error	0x20	9	寄存器堆EDAC错误
Mem_address_not_aligned	0x07	10	访问寄存器时地址未对齐
Fp_ exception	0x08	11	FPU异常
Cp_ exception	0x28	11	协处理器异常
Privileged_ instruction	0x03	4	用户模式下特殊指令的执行
Fp_ disabled	0x04	6	禁能FPU 时使用浮点指令
Cp_ disabled	0x24	6	禁能协处理器时使用协处理器指令
Watchpoint detected	0x0B	7	硬件断点匹配
Window_ overflow	0x05	8	SAVE 进入无效窗口
Window_ underflow	0x06	8	RESTORE进入无效窗口
Reset	0x00	1	上电复位
Write error	0x2B	2	写buffer错误
Instruction_access_error	0x01	3	取指时出错
Illegal_ instruction	0x02	5	UNIMP 或其他未实现指令
Privileged_ instruction	0x03	4	用户模式下特殊指令的执行
Fp_disabled	0x04	6	禁能FPU 时使用浮点指令
Cp_ disabled	0x24	6	禁能协处理器时使用协处理器指令
Watchpoint detected	0x0B	7	硬件断点匹配
Window_ overflow	0x05	8	SAVE 进入无效窗口
Window_underflow	0x06	8	RESTORE 进入无效窗口
Watchpoint detected	0x0B	7	硬件断点匹配
Window_ overflow	0x05	8	SAVE 进入无效窗口
Window_underflow	0x06	8	RESTORE进入无效窗口

表A-6 乘法/除法寄存器(Multiply/Divide Register, Y)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		•																		•										•	
)	(
															r/	w															
															()															

表A-7 辅助状态寄存器(Ancillary State Registers, ASR) ASR16

31	1 3	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	•	CI	3			保	:留	TCB CNT																								
		r				1	r					r/	w											r/	w							
		х				()					>	ζ.											()							

位号	助记符	描述
31:28	СВ	EDAC控制位 0 = 计数 4 = 错误清零 A = 造错使能
23:16	ТСВ	校验位造错
15:0	CNT	单位错计数器

ASR17

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
															DO	СВ															
															r/	w															
															>	ζ.															

Ī	位号	助记符	描述
	31:0	DCB	数据位造错

观察点寄存器(ASR24、ASR26、ASR28、ASR30)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
														WA	DDR															保留	IF
														r/	w															r	r/w
															x															0	0

位号	助记符	描述
31:2	WADDR	表示观察点的地址范围
0	IF	取值使能 1 = 使能 0 = 禁能

屏蔽地址寄存器(ASR25、ASR27、ASR29、ASR31)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
														WM	ASK	-														DL	DS
														r/	w															r/w	r/w
														3	x															0	0

位号	助记符	描述
31:2	WMASK	表示与观察点的比较位 1 = 比较使能 0 = 比较禁能
1	DL	表示是否使能加载数据命中 1 = 使能加载 0 = 禁能加载
0	DS	表示是否使能存储数据命中 1 = 使能 0 = 禁能

浮点寄存器

表A-8 浮点状态寄存器(Floating Point State Register , FSR)

3	1	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	RI	D	保	:留		,	TEM	1		NS	保	留	,	VER	ł.		FTT		保	留	FO	CC		A	EXE	EC			С	EXE	С	
	r/v	w	r/	w			r/w			r	r/	w		r			r		r/	w	1	r			r					r		
	х			x			0			х	>	ζ.		0			x		()	2	ζ.			x					0		

位号	助记符	描述
31:30	RD	舍入方向
27:23	TEM	陷阱使能掩码 1 = 陷阱使能 0 = 陷阱禁能
22	NS	FPU 实现标志位
19:17	VER	表示一个或多个FPU的实现位
16:14	FTT	浮点陷阱类型
11:10	FCC	浮点条件代码位
9:5	AEXEC	TEM禁能fp_exception异常时保存IEEE浮点异常。当浮点操作执行完,TEM和cexc逻辑与,结果非0,产生fp_exception异常,否则,新的cexc值与aexc相或并保存在aexc中。因此,当屏蔽陷阱时,异常保存在aexc中
4:0	CEXEC	表示最近执行Fpop指令所引起的一个或多个IEEE浮点异常

表A-9 FSR的浮点陷阱类型(FTT)字段

FTT	陷阱类型	描述
0	None	无陷阱
1	IEEE_754 exception	表示产生一个符合IEEE 754-1985标准的陷阱
2	Unfinished_FPop	表示一个实现的FPU不能产生ANSI/IEEE 754-1985标准所定义的正确结果或陷阱
3	Unimplemented_FPop	表示未被实现的FPop解码的一个FPU实现
4	Sequence_error	表示FPU中三种异常错误条件之一
5	Hardware_error	表示FPU发现发生了严重内部错误
6	Invaild_fp_register	表示FPop中的一个(或多个)操作数未对齐

表A-10 FSR的浮点数条件码字段(FCC)

FCC	描述
0	$f_{rs1} = f_{rs2}$
1	$f_{rs1} \leq f_{rs2}$
2	$ m f_{rs1} > f_{rs2}$
3	f _{rs1} ? f _{rs2} (无序) 如果f _{rs1} 或者 f _{rs2} 是signaling NaN或quiet NaN,表示两者无法比较

 f_{rs1} 和 f_{rs2} 指存放在f寄存器中单精度或双精度浮点数的值。 注意: 当FCMP或者FCMPE指令产生IEEE_exception陷阱时FCC并不改变。

表A-11 浮点数异常字段

AEXC	CEXC	名称	描述
NVA	NVC	Invalid	表示将要执行操作的操作数是否为无效操作数 1 = 无效操作数 0 = 合法操作数
OFA	OFC	Overflow	表示在数据格式中舍入后的结果是否会上溢 1 = 上溢 0 = 未上溢
UFA	UFC	Underflow	表示在制定的数据格式中舍入的结果是否会下溢 1 = 下溢 0 = 不下溢
DZA	DZC	Division-by-zero	X÷0, X是欠规格化或规格化的 注意: 0÷0不设置dzc位 1=被零除, 0=未被零除
NXA	NXC	Inexact	与无限精确的正确结果相比,表示舍入结果是否可认为是精确结果 1 = 不精确 0 = 精确

存储器接口相关寄存器

表A-12 存储器控制寄存器 1 (MCFG 1)

Address = 0x8000-0000

31 30 29	28 27	26	25	24	23 22 21 20	19	18 17	16 15 14 13 12	11	10	9 8	7 6 5	4 3 2 1 0
保留	IOWDH	BRDY	BEXC	保留	IOWS	IOEN	保留	PRWWS	PRWE	1 保留	PRWDI	H 保留	PRRWS
r	r/w	r/w	r/w	r	r/w	r/w	r	r/w	r/w	r	r/w	r	r/w
0	х	0	0	0	F	0	0	11111	0	0	х	0	11111

位号	助记符	描述
31:29 24 7:5		保留
28:27	IOWDH	I/0设备总线宽度("00"=8, "01"=16, "1x"=32)
26	BRDY	总线准备好(BRDYN) 使能,用于I/O设备。高电平有效。
25	BEXC	总线错误(BEXCN)使能,用于全部外部存储器空间(PROM、I/O和RAM),高电平有效。
23:20	IOWS	I/0设备访问等待周期数。初始值为15。("0000"=0,"0001"=1,"0010"=2,···,"1111"=15)
19	IOEN	I/0设备访问使能位 高电平有效
16:12	PRWWS	PROM写等待周期数。初始值为31。("00000"=0,"00001"=1,"00010"=2,…,"11111"=31)
11	PRWEN	PROM写使能 高电平有效
9:8	PRWDH	PROM 数据宽度("00"=8,"01"=16,"1x"=32)。此字段的初值由GPIO的第1、0两位配置。
4:0	PRRWS	PROM读等待周期数。初始值为31。("00000"=0, "00001"=1, "00010"=2,…, "11111"=31)。

表A-13 存储器控制寄存器 2 (MCFG 2)

31	30	29 28 27	26	25 24 23	22 21	20 19	18 17 16 15	14	13	12 11 10 9	8	7	6	5 4	3 2 1 0
SDREF	TRP TRFC		SDRCAS	SDRBS	SDRCLS	SDRCMD	SRWWS	SDREN	SRDIS	SRBS	保留	BRDY	RMW	SRWDH	SRRWS
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r	r/w	r/w	r/w	r/w
x	x	х	x	x	х	x	F	0	0	x	0	x	x	x	F

位号	助记符	描述
31	SDREF	SDRAM 刷新,如果置位,SDRAM刷新将被使能;
30	TRP	SDRAM TRP时间。如果清零,则 TRP为2个时钟周期,如果置位,则 TRP为3个时钟周期。
29:27	TRFC	SDRAM TRFC 时间。 TRFC为(设置数值+3)个系统时钟周期。
26	SDRCAS	SDRAM CAS 延时。如果清零,则 CAS 延时为2个时钟周期,如果置位,则CAS 延时为3个时钟周期。
25:23	SDRBS	SDRAM BANK的大小 "000"=4 Mbyte, "001"=8 Mbyte, "010"=16 Mbyte "111"=512 Mbyte
22:21	SDRCLS	SDRAM Column的大小。 "00"=256, "01"=512, "10"=1024, 当[22:21]="11"并且[25:23]="111"时,为4096 当[22:21]="11"并且[25:23]/="111"时,为2048。
20:19	SDRCMD	SDRAM 命令。当写入非0数值时,将产生SDRAM命令。 "01"=PRECHARGE, "10"=AUTO-REFRESH, "11"=LOAD-COMMAND-REGISTER. 命令执行后,此数值清零。
18:15	SRWWS	SRAM写等待周期数,初始值为15。("0000"=0,"0001"=1,"0010"=2,…,"1111"=15)。
14	SDREN	SDRAM使能 1 = 使能 0 =禁能
13	SRDIS	SRAM禁能 1 = 禁能 0 =使能
12:9	SRBS	SRAM bank 大小。定义每个SRAM大小。 "0000"=8 Kbyte, "0001"=16 Kbyte, …, "1111"=256 Mbyte
7	BRDY	总线准备好使能 1 = 使能并用于第5 BANK的 SRAM
6	RMW	读改写方式使能位,高电平有效
5:4	SRWDH	SRAM数据总线宽度 '00'=8'01'=16'1x'=32
3:0	SRRWS	SRAM读等待周期数 初始值为15 '0000'=0 '0001'=1 '0010'=2 '1111'=15

表A-14 存储器控制寄存器 3 (MCFG 3)

Address = 0x8000-0008

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		保留 SDRRV																					伢	保留								
	r r/w																									r						
I		0 x																				0										

位号	助记符	描述
26:12	SDRRV	SDRAM刷新计数器重载值 计算AUTO-REFRESH命令间隔时间公式为: T _{REFRESH} = ((reload value) + 1) / SYSCLK

表A-15 存储器容错配置寄存器 1 (MECFG 1)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SR 1EEN	SR2EEN	SR3EEN	SR4EEN	SR5EEN	ROMEEN	1	保留		EWB2	ERB	EWB1	SDEEN	EWB0		PR	BS			保	留		ТСВА	AREA	保留			,	ГСВ			
r/w	r/w	r/w	r/w	r/w	r/w		r		r/w	r/w	r/w	r/w	r/w		r/v	w			1			r/	w	r				r/w			
0	0	0	0	0	0		0		1	0	0	0	0	0					()		1	1	0				x			

位号	助记符	描述
31	SRIEEN	SRAM BANK1 EDAC 使能 1 = 使能 0 = 禁能
30	SR2EEN	SRAM BANK2 EDAC 使能 1 = 使能 0 = 禁能
29	SR3EEN	SRAM BANK3 EDAC 使能 1 = 使能 0 = 禁能
28	SR4EEN	SRAM BANK4 EDAC 使能 1 = 使能 0 = 禁能
27	SR5EEN	SRAM BANK5 EDAC 使能 1 = 使能 0 = 禁能
26	ROMEEN	Prom EDAC使能, 1 = 使能 0 = 禁能 此字段的初值在上电复位时由GPIO的第2位配置。
22	EWB2	EDAC写旁路 EWB2、1、0 = "011"有效
21	ERB	EDAC读旁路使能, 1 = 使能 0 = 禁能
20	EWB1	EDAC写旁路使能, EWB2、1、0 = "011"有效
19	SDEEN	SDRAM EDAC使能, 1 = 使能 0 = 禁能
18	EWB0	EDAC写旁路, EWB2、1、0 = "011"有效
17:14	PRBS	PROM bank size。定义每个PROM大小。 "0000"=8 Kbyte, "0001"=16 Kbyte, …, "1111"=256 Mbyte 用于8位prom的EDAC。此字段的初值在上电复位时由外部管脚ROMBSD [3:0]配置。
9:8	TCBAREA	TCB area。将每个bank的SRAM和每个bank的SDRAM平均分成4份区域。在通过设置此字段而指向的区域中,被访问的数据的校验位才可以存入TCB字段。第5个bank的SRAM除外,其不受TCBarea字段控制。
6:0	ТСВ	Test check bits(TCB)。用于测试校验,如果MECFG1中ERB被使能,且对于32位数据宽度SRAM和SDRAM,那么在读数据时,根据TCBarea字段,读得的正常的校验位存入此字段。

表A-16 存储器容错配置寄存器 2 (MECFG 2)

Address = 0x8000-0104

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
															D	R															
															r/	w															
																x															

位号	助记符	描述
31:0	DR	Data Reversal数据位翻转使能位 1 = 使能 0 = 禁能

表A-17 存储器容错配置寄存器 3 (MECFG 3)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
											,	保留																PR			
												r/w																r/w			
												0																x			

位号	助记符	描述
6:0	PR	Data Reversall数据位翻转使能位 1 = 使能 0 = 禁能

表A-18 存储器容错配置寄存器 4 (MECFG 4)

Address = 0x8000-010C

3	1	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
																	mp.r															
	MCTRL																															
																	r															
																0															1	1

位号	助记符	描述
31:0	MCTRL	版本号

表A-19 写保护寄存器 1(Write Protect Register1,WPR1)

Address = 0x8000-001C 0x8000-0020

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EN	BP		TAG																				N	1AS	K						
r/w	r/w								r/w															r/w							
х	х								x															X							

位号	助记符	描述
31	EN	使能位 1 = 使能 0 = 禁能
30	BP	比较地址位
29:15	TAG	块保护模式设置位 若设置则块模块使能
14:0	MASK	地址掩码位 选择块的大小

表A-20 写保护寄存器 2(Write Protect Register2, WPR2)

31	30	29 28 27 26 25 24 23 22 21 20 19 18 17 16 15	14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
EN	BP	TAG	MASK
r/w	r/w	r/w	r/w
х	х	x	x

位号	助记符	描述
31	EN	使能位 1 = 使能 0 = 禁能
30	BP	比较地址位
29:15	TAG	块保护模式设置位 若设置则块模块使能
14:0	MASK	地址掩码位 选择块的大小

系统寄存器

表A-21 产品配置寄存器 (PCR)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MMU	DSU	SDRCTRL	W	TPN	ΙB	IMAC	N	WII	NDC	OWS]	ICSZ	Z	IL	SZ	Ι	OCSZ	Z	DL	SZ	DIVINST	MULINST	WDOG	MEMSTAT	FF	U	P	CI	WP	PRT
r	r	r		r		r	r					r		1			r		1	r	r	r	r	r	1	ſ	1	r	1	r	
0	1	1	1	()	1	r r 1 0 1 1 1		1	0	1	1	1	1	0	1	1	1	0	1	1	1	1	0	1	1	1	0	1		

位号	助记符	描述
31	MMU	0 = 表示没有MMU
30	DSU	1 = 表示具有DSU
29	SDRCTRL	1 = 表示存在SDRAM功能
28:26	WTPNB	100 = 表示具有4个Watchpoint
25	IMAC	1 = 表示支持MAC指令
24:20	NWINDOWS	00111 = 具有8个寄存器窗口数目
19:17	ICSZ	011 = 表示指令Cache的大小
16:15	ILSZ	11 = 表示指令Cache的LINE大小
14:12	DCSZ	011 = 表示数据Cache的大小
11:10	DLSZ	10 = 数据Cache的LINE大小
9	DIVINST	1 = 包含硬件除法器
8	MULINST	1 = 包含有硬件乘法器
7	WDOG	1 = 包含有看门狗
6	MEMSTAT	1 = 包含有总线状态寄存器
5:4	FPU	01 = 表示浮点处理器是meiko类型
3:2	PCI	11 = 表示PCI的类型
1:0	WPRT	表示WPROTEN存在与否, 初始值为 '01'

表A-22 AHB失效地址寄存器

Address = 0x8000-000C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
																Α.															
															F	А															
															1	r															
															3	x															

位号	助记符	描述
31:0	FA	失效地址位 表示访问发生错误时的总线地址

表A-23 AHB状态寄存器

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
											保留												NE	RW		HM	AST		Н	SIZ	Е
											r/w												r/w	r		1	ſ			r	
											х												0	0		()			0	

位号	助记符	描述
8	NE	错误有效位 1 = 错误发生
7	RW	读写错误有效位 1 = 读周期发生错误 0 = 读周期未发现错误
6:3	HMAST	记录访问失效时HMASER值,即总线主设备值
2:0	HISZE	HSIZE传输大小

Cache寄存器

表A-24 Cache控制寄存器(CCR)

Address = 0x8000-0014

31	3	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
L	RP	•	IR	lP	IS	ΓS	DS	TS	DS	FD	FI				IB	IP	DP				保	留				DF	IF	D	С	IC	cs	
	r		I	•	1	:	1	r	r/w	r/w	r/w		r/w r/				r	r				r/	w				r/w	r/w	r/	w	r/	w
	х		Х	C .	,	(,	ĸ	х	0	0	x				х	х	х				2	ζ.				х	х	,	ζ.	Х	ζ.

位号	助记符	描述
31:30	LRP	数据Cache的替换策略
29:28	IRP	指令Cache的替换策略
27:26	ISTS	指令Cache的相联数
25:24	DSTS	数据Cache的相联数
23	DS	数据Cache的Snoop使能位
22	FD	数据Cache刷新使能位
21	FI	指令Cache刷新使能位
16	IB	指令取值使能位
15	IP	指令Cache正在刷新
14	DP	数据Cache正在刷新
5	DF	中断时数据Cache冻结控制位
4	IF	中断时指令Cache冻结控制位
3:2	DC	数据Cache状态位 '01'=Cache冻结 '11'=Cache使能 'x0'=禁止
1:0	ICS	指令Cache状态位 '01'=Cache冻结 '11'=Cache使能 'x0'=禁止

表A-25 Cache容错控制寄存器(CCR1)

31	ı İ	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	V	/ER								,	保留								C	MEE	EN	CNTRST	CP:	SEL		保	留			EP	OS	
		r									r									r/w		r/w	r/	w		r/	w			r/	w	
0		0	1								0									0		0	()		()			()	

位号	助记符	描述
31:9	VER	Cache寄存器版本号,定义为001
13:11	CMEEN	Cache造错使能标志位 '011'=造错开启 否则造错无效
10	CNTRST	Cache校验计数器清零标志位 1 =清零所有错误计数器
9:8	CPSEL	Cache造错目标区选择位 '00'=指令Cache的data区 '01'=指令Cache的tag区 '10'=数据Cache的data区 '11'=数据Cache的tag区
3:0	EPOS	Cache造错位置的高4位 若选择为data区,对应于数据的4个校验位;若选择为tag区,对应于tag的4个校验位

表A-26 Cache造错寄存器(CCR2)

Address = $0x8000_{0114}$

当Cache造错使能,且目标区域为Data区时:

31	30	29	28	27	26	25	24	23	22	21	20	19 1	.8 1	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
															EPO	os															
															r/v	v															
															0																

位号	助记符	描述
31:0	EPOS	造错位置标识低32位

当Cache造错使能,且目标区域为Tag区时:

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LOCK									,	TAG	ì										VA	LID					保	:留			
r/w										r/w											r/	w						r			
0										0											()					()			

位号	助记符	描述
31	LOCK	Cache LOCK位
30:12	TAG	Cache TAG区域数据
11:8	VALID	无效位

表A-27 Cache错误计数寄存器(CCR3)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		DTA	GCN	Т		DDATACNT ITAGCNT IDATA												ACN	ΙΤ												
		r	w							r/	w							r/	w							r/	w				
			0							()							()							()				

位号	助记符	描述
31:26	DTAGCNT	DCache Tag 错误计数器
25:16	DDATACNT	DCache Data错误计数器
15:10	ITAGCNT	ICache Tag 错误计数器
9:0	IDATACNT	ICache Data错误计数器

Power-down 寄存器

表A-28 Power-down寄存器

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		•													IDI	LE															
															V	v															
															Х																

位号	助记符	描述
31:0	IDLE	写入任意值 进入LOAD/STORE模式

定时器相关寄存器

表A-29 定时器 1 计数器寄存器

Address = x8000-0040

31	30	0 29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			保	留			TIMIVAL																								
			r/	w															r/	w											
			2	ĸ															>	ζ.											

位号	助记符	描述
23:0	TIM1VAL	计数值

表A-30 定时器 1 重载计数器

Address = 0x8000-0044

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			保	留														Т	TIM1	RLI)										
			r/	w															r/v	w											
			2	ĸ															Х	(

位号	助记符	描述	Ī
23:0	TIM1RLD	重载计数值	

表A-31 定时器 1 控制寄存器

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
												,	保留														WTDENI	保留	LD1	RL1	EN1
													r/w														r/w	r/w	r/w	r/w	r/w
													x														х	х	х	х	0

位号	助记符	描述
4	WTDEN1	Watchdog使能位
2	LD1	重载计数器使能位 1 = 重载使能 0 = 重载禁能
1	RL1	自动重载使能位 1 = 计数结束时自动重载使能
0	EN1	定时器使能设置位

表A-32 看门狗寄存器

Address = 0x8000-004C

3	1	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				保	留															W	DC											
				r/	w															r/	w.											
					ĸ															FFF	FFF											

位号	助记符	描述
23:0	WDC	重载计数值

表A-33 定时器 2 计数器寄存器

Address = 0x8000-0050

31	. 30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			保	留														Т	'IM2	VAI	L										
			r/	w															r/v	w											
			>	(Х	(

位号	助记符	描述
23:0	TIM2VAL	计数值

表A-34 定时器 2 重载计数器值

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			保	留														1	гім2	2RLI)										
			r/	w															r/	w											
			2	ζ.															2	x											

位号	助记符	描述
23:0	TIM2RLD	重载计数值

表A-35 定时器 2 控制寄存器

Address = 0x8000-0058

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
														保留	!														LD2	RL2	EN2
														r/w															r/w	r/w	r/w
														x															х	х	0

位号	助记符	描述
2	LD2	重载计数器使能位 1 = 重载使能 0 = 重载禁能
1	RL2	自动重载使能位 1 = 计数结束时自动重载使能
0	EN2	定时器使能设置位

表A-36 预分频器计数器寄存器

Address = 0x8000-0060

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
										保	留													C	COU	NTEI	R V	ALU	Е		
										r/	w															r/	w				
										>	ζ.															2	ĸ				

位号	助记符	描述
9:0	COUNTER VALUE	SDRAM刷新计数器重新加载值

表A-37 预分频器重载值寄存器

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
										保	留]	REL	OAD	VA	LUE	E		
										r/v	w															r/	w				
										Х	Ĭ.															3I	F				

位号	助记符	描述
9:0	RELOAD VALUE	重载计数值

UART口寄存器

表A-38 UART1 收发数据寄存器

Address = 0x8000-0070

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
											保	留															RT	ď			
											r/	w															r/v	W			
											C)															х				

位号	助记符	描述
7:0	RTD	数据位(发送数据、接收数据)

表A-39 UART1 状态寄存器

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	•			,							,	保留	!												FE	PE	ov	BR	ТН	TS	DR
												r/w													r/w	r/rw	r/iw	r/w	r	r	r
												х													х	х	х	х	х	х	х

位号	助记符	描述
6	FE	表示检测到一个帧错误
5	PE	表示检测到一个校验错误
4	ov	表示检测到一个或多个overrun
3	BR	表示受到一个break
2	TH	表示传输保持寄存器为空
1	TS	表示传输移位寄存器为空
0	DR	表示可获得新的数据

表A-40 UART1 控制寄存器

Address = 0x8000-0078

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
										,	保留												EC	LB	FL	PE	PS	TI	RI	TE	RE
											r/w												r/rw	r/w	r/rw	r/w	r/rw	r/w	r/w	r/w	r/rw
											х												х	х	х	х	х	х	х	х	x

位号	助记符	描述
8	EC	外部时钟使能位 若设置,则串口分频器时钟采用PI0[3]
7	LB	环回测试使能位 若设置,则串口进入环回测试模式
6	FL	流控使能位 若设置,则采用CTS、RTS实现流控
5	PE	校验使能位 若设置,则产生校验
4	PS	校验极性选择位 1 = 奇极性 0 = 偶极性
3	TI	发送中断使能位
2	RI	接收中断使能位
1	TE	发送使能位
0	RE	接收使能位

表A-41 UART1 分频寄存器

Address = 0x8000-007C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
										,	保留														SC	ALE	ER V	'ALI	JE		
											r/w																r/w				
											x																х				

位号	助记符	描述
8:0	SCALER VALUE	分频器重载值

表A-42 UART2 收发数据寄存器

Address = 0x8000-0080

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
											保	留															RT	'n			
											r/v	w															r/v	w			
											O)															х				

位号	助记符	描述
7:0	RTD	数据位(发送数据、接收数据)

表A-43 UART2 状态寄存器

Address = 0x8000-0084

31	30	0 29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		·									1	保留													FE	PE	ov	BR	ТН	TS	DR
												r/w													r/w	r/iw	r/w	r/w	r	r	r
												х													х	х	х	х	х	х	х

位号	助记符	描述
6	FE	表示检测到一个帧错误
5	PE	表示检测到一个校验错误
4	ov	表示检测到一个或多个overrun
3	BR	表示受到一个break
2	TH	表示传输保持寄存器为空
1	TS	表示传输移位寄存器为空
0	DR	表示可获得新的数据

表A-44 UART2 控制寄存器

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
										,	保留												EC	LB	FL	PE	PS	TI	RI	TE	RE
											r/w												r/rw	r/w	r/nw	r/w	r/w	r/w	r/w	r/w	r/rw
											х												х	Х	х	х	х	х	х	х	х

位号	助记符	描述
8	EC	外部时钟使能位 若设置,则串口分频器时钟采用PIO[3]
7	LB	环回测试使能位 若设置,则串口进入环回测试模式
6	FL	流控使能位 若设置,则采用CTS、RTS实现流控
5	PE	校验使能位 若设置,则产生校验
4	PS	校验极性选择位 1 = 奇极性 0 = 偶极性
3	TI	发送中断使能位
2	RI	接收中断使能位
1	TE	发送使能位
0	RE	接收使能位

表A-45 UART2 分频寄存器

Address = 0x8000-008C

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9	8 7 6 5 4 3 2 1 0
保留	SCALER VALUE
r/w	r/w
x	X

位号	助记符	描述
8:0	SCALER VALUE	分频器重载值

表A-46 UART3 收发数据寄存器

Address = 0x8000-00E0

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
											保	留															RT	ď			
											r/	w															r/v	w			
											()															х				

位号	助记符	描述
7:0	RTD	数据位(发送数据、接收数据)

表A-47 UART3 状态寄存器

Address = 0x8000-00E4

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
											,	保留													FE	PE	ov	BR	ТН	TS	DR
												r/w													r/w	r/w	r/iw	r/w	r	r	r
												х													х	х	х	х	х	х	х

位号	助记符	描述
6	FE	表示检测到一个帧错误
5	PE	表示检测到一个校验错误
4	OV	表示检测到一个或多个overrun
3	BR	表示受到一个break
2	TH	表示传输保持寄存器为空
1	TS	表示传输移位寄存器为空
0	DR	表示可获得新的数据

表A-48 UART3 控制寄存器

Address = 0x8000-00E8

31	30	0 29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		•								,	保留												EC	LB	FL	PE	PS	TI	RI	TE	RE
											r/w												r/nw	r/w	r/nw	r/w	r/nw	r/w	r/nw	r/w	r/w
											х												х	х	х	х	х	х	х	х	х

位号	助记符	描述
8	EC	外部时钟使能位 若设置,则串口分频器时钟采用PI0[3]
7	LB	环回测试使能位 若设置,则串口进入环回测试模式
6	FL	流控使能位 若设置,则采用CTS、RTS实现流控
5	PE	校验使能位 若设置,则产生校验
4	PS	校验极性选择位 1 = 奇极性 0 = 偶极性
3	TI	发送中断使能位
2	RI	接收中断使能位
1	TE	发送使能位
0	RE	接收使能位

表A-49 UART3 分频寄存器

Address = 0x8000-00EC

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
										,	保留														SC	CALE	ER V	'ALI	IJЕ		
											r/w																r/w				
											x																X				

位号	助记符	描述
8:0	SCALER VALUE	分频器重载值

中断寄存器

表A-50 中断级别/优先控制寄存器

Address = 0x8000-0090

:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
						•	II	ÆVI	EL							保留						•	IN	MAS	K	•						保留
								r/w								r/w								r/w								r/w
Γ								x								х ,								х								х

位号	助记符	描述
31:17	ILEVEL	中断级别位
15:1	IMASK	中断屏蔽位 1 = 中断使能 0 = 中断屏蔽

表A-51 中断请求寄存器

Address = 0x8000-0094

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	保留																				Ι	PEN	D							保留	
							r/	w															r								r/w
							>	ĸ															0								х

位号	助记符	描述
15:1	IPEND	中断请求位 1 = 存在一个相应的中断

表A-52 强制中断寄存器

31	30	29	28	30 29 28 27 26 25 24 23 22 21 20 19 18													14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	保留												•						•	•	IF	ORO	CE		•	•	•	•		保留	
							r/	w															r/w								r/w
							Х	ĸ															0								х

位号	助记符	描述
15:1	IFORCE	强制中断位 1 = 进入中断

表A-53 中断清除寄存器

Address = 0x8000-009C

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1	0
保留	ICLEAR	保留
r/w	г	r/w
x	0	x

位号	助记符	描述
15:1	ICLEAR	清除中断位 1 = 清除某一位中断位

GPIO相关寄存器

表A-54 I/O端口数据存储器

Address = 0x8000-00A0

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		ı	MEC	DA ⁻	Τ					L	_OW	/DA ⁻	Т										IOD	ATA	١						
			r/	w							r/	w											r/	w							
			2	K							>	(2	(

位号	助记符	描述
31:24	MEDDAT	与数据总线D[15:8]连接
23:16	LOWDAT	与数据总线D[7:0]连接
15:0	IODATA	Ⅰ/0 端口数据

表A-55 I/O端口方向寄存器

Address = 0x8000-00A4

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	保留										MEDDIR	LOWDIR							IO	DIR	[15:	0]			•						
		r/w												r/w	r/w								r/	w							
						2	X							х	х								2	ĸ							

位号	助记符	描述
17	MEDDIR	表示D[15:8]的方向
16	LOWDIR	表示D[7:0]的方向
15:0	IODIR	I/O端口[15:0]的方向 1 = 输出 0 = 输入

表A-56 IO端口中断控制寄存器

Address = 0x8000-00A8

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EN	LE	PL]	ISEL	_		EN	LE	PL						EN	LE	PL			ISEI	,		EN	LE	PL]	ISEL		
r/w	r/w	r/w			r/w			r/w	r/w	r/w	r/w r					r/w	r/w	r/w			r/w			r/w	r/w	r/w			r/w		
х	х	х			X			х	х	х	r/w 1						x	х			х			х	х	х			х		

位号	助记符	描述
31 23 15 7	EN	使能信号 1 = 相应中断使能 0 = 相应中断屏蔽
30 22 14 6	LE	触发方式 1 = 边沿触发 0 = 电平触发
29 21 13 5	PL	极性 1 = 相应中断上升沿有效 0 = 相应中断下降沿有效
2824 2016 128 40	ISEL	I/0端口选择 确定哪个I/0端口(31:0)产生GPI0中断n

PCI相关寄存器

表A-57 PCI总线复位寄存器(PCI_RESET)

Address = 0x8000-00D0

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8	7 6 5 4 3 2 1 0
保留	RESET
x	w
x	x

位号	助记符	描述
7:0	RESET	PCI接口复位 05 = 复位

表A-58 PCI总线DMA写操作起始地址寄存器(WDMA_PCI_ADDR)

Address = 0xC000-0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
															ΔГ	DR															
															AL	DK															
															r/	w															
															:	x															

位号	助记符	描述
31:0	ADDR	DMA写操作在PCI总线上的目标缓存器缓冲区地址 建议使用时,寄存器后两位设为0,此寄存器数据在DMA操作时自动增长

表A-59 AHB总线DMA写操作起始地址寄存器(WDMA_AHB_ADDR)

31 30 29 28 27 26 2	5 24 23 22 21	20 19 18	17 16 15	14 13	12	11 10	9	8 7	6	5	4	3	2 1	0
			ADDF											
			r/w											
			х											

位号	助记符	描述
31:0	ADDR	DMA写操作在AHB总线上的目标缓存器缓冲区地址 建议使用时,寄存器后两位设为0,此寄存器数据在DMA操作时自动增长

表A-60 DMA写操作控制寄存器(WDMA_CONTROL)

Address = 0xC000-0008

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
										ΓRA	NSF	ER S	SIZE	E										C	OMN	ИAN	ND	PCIINTERRUPT	保留	STOP TRANSFER	START TRANSFER
											r/v	w													r/	w		r/w	r/w	r/w	r/w
											х														2	ζ.		х	х	х	х

位号	助记符	描述
31:8	TRANSFER SIZE	表示DMA传送的字节数 范围是1-FFFFCH字节 建议进行IO、配置、中断应答DMA操作时使用单字读写方式
7:4	COMMAND	表示在PCI总线上传送数据的DMA命令 DMA写操作传送数据大小和控制寄存器只对WRITE命令敏感
3	PCI INTERRUPT	表示当DMA操作完成时将在PCI总线上产生中断请求 DMA abort不产生中断请求
1	STOP TRANSFER	表示在DMA操作时强行推出,可视为last-resort(最后的手段)
0	START TRANSFER	表示DMA通告是否忙 1 = 发起DMA操作,DMA完成后此位自动清零

表A-61 在PCI总线上传送的DMA命令(COMMAND)

通道	命令	描述
	0000	中断应答
	0010	I/0 读
读 DMA	0110	存储器读
	1010	配置读
	1100	存储器多行读
	1100	I/0 读
写 DMA	1100	I/0 写
⇒ DMA	1100	存储器写
	1100	配置读

表A-62 PCI总线DMA读操作起始地址寄存器(RDMA_PCI_ADDR)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
															AD	DR															
															r/	w															
															2	(

位号	助记符	描述
31:0	ADDR	DMA读操作在PCI总线上的目标缓存器缓冲区地址 建议使用时,寄存器后两位设为0,此寄存器数据在DMA操作时自动增长

表A-63 AHB总线DMA读操作起始地址寄存器(RDMA_AHB_ADDR)

Address = 0xC000-0024

31	30	0	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
																AD	DR															
																7110	DIC															
																r/	w															
																>	ζ.															

位号	助记符	描述
31:0	ADDR	DMA读操作在AHB总线上的目标缓存器缓冲区地址 建议使用时,寄存器后两位设为0,此寄存器数据在DMA操作时自动增长

表A-64 DMA读操作控制寄存器(RDMA_CONTROL)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
									ŗ.	ΓRA	NSF	ER S	SIZE	3										C	OMN	MAN	ID	PCIINTERRUPT	保留	STOP TRANSFER	START TRANSFER
											r/v	w													r/	w		r/w	r/w	r/w	r/w
											х														,	ĸ		х	х	х	х

位号	助记符	描述
31:8	TRANSFER SIZE	表示DMA传送的字节数 范围是1-FFFFCH字节 建议进行IO、配置、中断应答DMA操作时使用单字读写方式
7:4	COMMAND	表示在PCI总线上传送数据的DMA命令 DMA读操作传送数据大小和控制寄存器只对WRITE命令敏感
3	PCI INTERRUPT	表示当DMA操作完成时将在PCI总线上产生中断请求 DMA abort不产生中断请求
1	STOP TRANSFER	表示在DMA操作时强行推出,可视为last-resort(最后的手段)
0	START TRANSFER	表示DMA通告是否忙 1 = 发起DMA操作,DMA完成后此位自动清零

表A-65 CPU中断掩码寄存器

31	1 3	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				PCI S			•												IB-P ND(-	RI	EAD	DM	ÍΑ			CI-AI		WI	RITE	D	ИΑ
	係	早留		YSTEM ERROR	IN	Po NTEI	CI RRU	PT		保	留		D	-	CI RBEI	L	保留	DISCARD	FETCH ERROR	POST ERROR	AHB ERROR	PARITY ERROR	ABORT	END	保留	DISCARD	FETCH ERROR	POST ERROR	AHB ERROR	PARITY ERROR	ABORT	END
	r	/w		r/w		1	r			1	•			1	r		r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r
		X		х			x			2				2	ĸ		x	х	x	х	х	х	х	х	×	х	х	х	x	x	х	x

位号	助记符	描述
28	PCI SYSTEM ERROR	在主桥模式下PCI系统错误
27:24	PCI INTERRUPT	在主桥模式下PCI中断
19:16	PCI DOORBELL	在简单桥模式下PCI DOORBELL位
14	AHB-PCI WINDOW DISCARD	AHB-PCI窗口丢弃
13	AHB-PCI WINDOW FETCH ERROR	AHB-PCI窗口取值错误
12	AHB-PCI WINDOW POST ERROR	AHB-PCI窗口存储错误
11	READ DMA AHB ERROR	读DMA模式AHB错误
10	READ DMA PARITY ERROR	读DMA奇偶校验错误位
9	READ DMA ABORT	读DMA中止
8	READ DMA END	读DMA结束
6	PCI-AHB WINDOW DISCARD	PCI-ABH窗口丢弃
5	PCI-AHB WINDOW FETCH ERROR	PCI-AHB窗口取值错误
4	PCI-AHB WINDOW POST ERROR	PCI-AHB存储错误
3	WRITE DMA AHB ERROR	写DMA模式AHB错误
2	WRITE DMA PARITY ERROR	写DMA奇偶校验错误位
1	WRITE DMA ABORT	写DMA中止
0	WRITE DMA END	写DMA结束

表A-66 CPU中断状态寄存器

Address = 0xC000-0044

3	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			PCI SYSTI PCI														IB-F ND(R	EAD	DM.	ΙA		ı	CI-AI INDO		WI	RITE	DN	ИA	
	保留			IN	P(NTEI		РТ		保	留		D	P(OOR		L	保留	DISCARD	FETCH ERROR	POST ERROR	AHB ERROR	PARITY ERROR	ABORT	END	保留	DISCARD	FETCH ERROR	POST ERROR	AHB ERROR	PARITY ERROR	ABORT	END
	r/w	7	r/w			r			r	•			1	r		r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r
	x		x		:	x			х				>	ζ		x	х	х	x	x	x	x	x	×	x	х	x	х	х	x	x

位号	助记符	描述
28	PCI SYSTEM ERROR	在主桥模式下PCI系统错误
27:24	PCI INTERRUPT	在主桥模式下PCI中断
19:16	PCI DOORBELL	在简单桥模式下PCI DOORBELL位
14	AHB-PCI WINDOW DISCARD	AHB-PCI窗口丢弃
13	AHB-PCI WINDOW FETCH ERROR	AHB-PCI窗口取值错误
12	AHB-PCI WINDOW POST ERROR	AHB-PCI窗口存储错误
11	READ DMA AHB ERROR	读DMA模式AHB错误
10	READ DMA PARITY ERROR	读DMA奇偶校验错误位
9	READ DMA ABORT	读DMA中止
8	READ DMA END	读DMA结束
6	PCI-AHB WINDOW DISCARD	PCI-ABH窗口丢弃
5	PCI-AHB WINDOW FETCH ERROR	PCI-AHB窗口取值错误
4	PCI-AHB WINDOW POST ERROR	PCI-AHB存储错误
3	WRITE DMA AHB ERROR	写DMA模式AHB错误
2	WRITE DMA PARITY ERROR	写DMA奇偶校验错误位
1	WRITE DMA ABORT	写DMA中止
0	WRITE DMA END	写DMA结束

表A-67 CPU中断命令寄存器

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			保	留				DO	CP OOR		L										保	留									
		保留 r/w					r												r	/w											
			>						х	:												х									

位号	助记符	描述
23:20	CPU DOORBELL	在简单桥模式下CPU DOORBELL位

表A-68 CPU状态及版本寄存器

Address = 0xC000-004C

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
保留	TYPE VERSION
r/w	r
х	x x

位号	助记符	描述
15:12	ТҮРЕ	CPU状态 0 = 未定义 1 = 32位AHB-PCI简单桥模式 2 = 32位AHB-PCI主桥模式 3F = 保留
11:0	VERSION	CPU版本 由IC厂商定义

表A-69 不可预取范围PCI-AHB窗口控制寄存器(PCIAHB_ADDR_NP)

Address = 0xC000-0070

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	•					•					AD	DR														,	保留				EN
											r/v	w															r/w				r/w
											х																x				0

位号	助记符	描述
31:8	AHB BASE ADDRESS	简单桥模式下,PCI-AHB基址;主桥模式下,PCI窗口基地址 此地址必须32bit对齐,且可以和AHB设备或AHB总线上未分配地址空间重合
0	WINDOWS ENABLE	PCI总线操作转换位 1 = 使能PCI总线操作转换 0 = 所有PCI操作以Abort结束

表A-70 PCI-AHB窗口可预取范围控制寄存器(PCIAHB_ADDR_PF)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
											AD	DR															保留	1			EN
											r/	w															r/w				r/w
											X	ζ.															х				0

位号	助记符	描述
31:8	AHB BASE ADDRESS	简单桥模式下, PCI-AHB基址; 主桥模式下,PCI窗口基地址 此地址必须32bit对齐,且可以和AHB设备或AHB总线上未分配地址空间重合
0	WINDOWS ENABLE	PCI总线操作转换位 1 = 使能PCI总线操作转换 0 = 所有PCI操作以Abort结束

表A-71 PCI-AHB窗口定时丢弃寄存器(PCIAHB_TIMER)

Address = 0xC000-0078

31	30	0 29	28	3 2'	7 2	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
										保	:留													Ι	OISC	CAR	D TI	MEI	2			
										:	r															r/	w					
											x															10	00					

位号	助记符	描述
11:0	DISCARD TIMER	清空数据 为防止 总线锁死,PCI-AHB窗口定时(PCIAHB_TIMER定义AHB时钟周期的个数)清空数据

表A-72 AHB-PCI窗口的discard定时器寄存器(AHBPCI_TIMER)

Address = 0xC000-007C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
									保	留													Ι	OISC	CAR	D TI	MEI	R			
									1	ſ															r/	w					
									,	ζ.															10	00					

位号	助记符	描述
11:0	DISCARD TIMER	清空数据 定时清空PCI总线预取数据

表A-73 PCI控制寄存器

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
														保留															MasterEN	MemoryEN	BridgePCIReady
														r/w															r/w	r/w	r/w
														х															х	х	х

位号	助记符	描述
2	MasterEN	表示桥是否允许执行DMA 总桥模式总置1
1	MemoryEN	表示访问BAR地址空间是否使能 CPU通过检查它来确定桥是否被初始化 总桥模式总置1
0	BridgePCIrReady	在主桥 模式下,CPU在开始对PCI总线配置访问之前必须等此位置位,PCI reset后此位清除,225个PCI时钟周期之后置位

表A-74 PCI设备和供应商商配置寄存器(PCI_DV)

Address = 0xC000-0084

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
															D	v															
															ט	•															
															r/	w															
														:	5555	1556	5														

位	号	助记符	描述
31	:0	DV	PCI设备和供应商信息位

表A-75 PCI子系统设备和子系统供应商配置寄存器(PCI_SUB)

Address = 0xC000-0088

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
															SUE	B_ID															
															r/	w															
															()															

位号	助记符	描述
31:0	SUB_ID	PCI子系统设备和子系统供应商信息位

表A-76 PCI分类代码和版本配置寄存器(PCI_CREV)

Address = 0xC000-008C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
															CR	EV															
															r/	w															
														0:	k040	0000	00														

位号	助记符	描述
31:0	CREV	PCI分类代码和版本信息位

表A-77 PCI仲裁状态寄存器(PCI_BROKEN)

Address = 0xC000-0090

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
											保	留														;	STA	TUS	S		
											1	ſ															r/	w			
											X	ζ.															3	x			

位	号	助记符	描述
7:	:0	STATUS	在主桥模式下,表示PCI总线上Master设备的状态 1 = 相应的PCI Master设备禁止,表明严重的系统错误 写1清零 = 使能相应的PCI Master设备

表A-78 PCI-AHB窗口不可预取范围屏蔽寄存器(PCIAHB_SIZ_NP)

Address = 0xC000-0094

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
															G.	ΙΖ															
															۵.	IZ.															
															r/	w															
											FFF	C00															()			

位号	助记符	描述
31:0	SIZ	表示可预取空间大小 低8位恒为0,最小范围为0x100字节

表A-79 PCI-AHB窗口可预取范围屏蔽寄存器(PCIAHB_SIZ_PF)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
															Sl	ΙZ															
															r/	w															
											FFF	C00															()			

位号	助记符	描述
31:0	SIZ	表示可预取空间大小 低8位恒为0,最小范围为0x100字节

表A-80 PCI中断掩码寄存器

3	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			保	留				D	CF OOR		LL						保留	1					READ DMA END				保留	1			WRITE DMA END
			r/	w					1	•							r/w						r				r/w				r
			,	ζ.					>	ζ.							x						х				x			Ī	х

位号	助记符	描述
23:20	CPU PC DOORBELL	在简单桥模式下CPU DOORBELL位
8	READ DMA END	在简单桥模式下读DMA结束
0	WRITE DMA END	在简单桥模式下写DMA结束

表A-81 PCI中断状态寄存器

3	1 30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			保	:留				D	CF OOR		L						保留	1					READ DMA END				保留	,			WRITE DMA END
			r/	w					I	•							r/w						r				r/w				r
				x					Х								х						х				X				х

位号	助记符	描述
23:20	CPU PC DOORBELL	在简单桥模式下CPU DOORBELL位
8	READ DMA END	在简单桥模式下读DMA结束
0	WRITE DMA END	在简单桥模式下写DMA结束

表A-82 PCI中断命令寄存器

31	1 3	30	29	28	27	26	25	24	23	22	21	20	19	19 18 17 16		16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
						保	留						D	PO OOR	CI RBEI	L								保	留							
			r/w						1	r									r/	w												
	x						2	ĸ)	ζ.														

位号	助记符	描述
19:16	PCI DOORBELL	在简单桥模式下PCI DOORBEL位

表A-83 PCI状态及版本信息寄存器

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16	15 14 13 12	11 10 9 8 7 6 5 4 3 2 1 0
保留	TYPE	VERSION
r/w	r	r
х	х	х

位号	助记符	描述
15:12	ТҮРЕ	PCI状态 0 = 未定义 1 = 32位AHB-PCI简单桥模式 2 = 32位AHB-PCI主桥模式 3F = 保留
11:0	VERSION	PCI版本 由IC厂商定义

DSU相关寄存器

表A-84 DSU串口控制寄存器

Address = 0x8000-00C4

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
														保	留															BL	EN
														r	/w															r	r/w
															х															0	х

位号	助记符	描述
1	BL	若自动置位,波特率锁定
0	EN	接收/发送方向使能位

表A-85 DSU串口状态寄存器

Address = 0x8000-00C8

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
											,	保留	!												FE	保留	ov	保留	тн	TS	DR
												r/w													r	r/w	r	r/w	r	r	r
												х													0	х	0	х	0	0	0

位号	助记符	描述
6	FE	数据帧错误 表明检测到帧错误
4	OV	表示由于溢出,一个或多个字符丢失
2	TH	发送保持寄存器空标志位,表示发送保持寄存器为空
1	TS	发送移位寄存器空标志位,表示发送移位寄存器为空
0	DR	表示已收到数据但尚未被AHB主设备读出

表A-86 DSU串口波特率重载寄存器

Address = 0x8000-00CC

31 30 29 28 27 26 25 24 23 22 21 20 19 18	17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
保留	Scaler Reload Value
r/w	r/w
x	x

位号	助记符	描述
17:0	Scaler Reload Value	分频器重载值 = ((系统时钟*10)/(波特率*8) - 5)/10

表A-87 DSU断点寄存器

Address = 0x9000-0010 0x9000-0018

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	BADD											保留	EN																		
	r/w											r/w	r/w																		
	х											х	х																		

位号	助记符	描述
31:2	BADD	地址位
0	EN	指令执行时比较

表A-88 DSU屏蔽地址寄存器

 $Address = 0x9000-0014 \quad 0x9000-001C$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	BMA											LD	ST																		
	r/w												r/w	r/w																	
	X												х	х																	

位号	助记符	描述
31:2	BMA	屏蔽地址位
1	LD	load data比较位
0	ST	Store数据比较位

表A-89 DSU控制寄存器

31	1	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	•					DC	ENT						RE	DR	LR	SS	PE	EE	EB	DM	DE	ΒZ	BX	вв	BN	BS	BW	BE	FT	вт	DM	TE
						r/	w						r/w	r/w	r/w	r/w	r/w	r	r	r	r/w											
						2	x						х	х	х	х	х	х	х	х	х	х	х	х	х	х	x	х	х	х	х	х

位号	助记符	描述
31:20	DCNT	TraceBuffer延迟计数器 占用位数依赖于TraceBuffer大小,目前为(8 down to 0)九位宽
19	RE	复位错误模式 1 = 清除处理器的错误模式
18	DR	调试模式响应 1 = 当处理器进入调试模式,DSU通讯链送出一个响应
17	LR	链接响应 1 = AHB总线传输后,DSU通讯链送出一个响应
16	SS	单步 1 = 处理器执行一条指令后返回调试模式
15	PE	处理器错误模式,当处理器是错误模式时返回1,否则返回0
14	EE	外部DSUEN信号值
13	EB	外部DSUBRE信号值
12	DM	调试模式,表示处理器进入调试模式
11	DE	延迟计数使能,1 = TraceBuffer的延迟计数器在每次存储Trace时递减,当遇到DSU断点并且延迟计数器的值非0,将自动置位
10	BZ	错误陷阱中断,1 = 处理器在遇到除下列陷阱外的所有其他陷阱是进入调试模式: 特权指令、FPU禁止、窗口上溢、异步中断、ticc trap
9	BX	陷阱中断,1 = 处理器在遇到任何陷阱是都将进入调试模式
8	ВВ	DSU断点中断, 1 =遇到DSU断点时强制处理器进入调试模式
7	BN	立即中断, 1 = 强制处理器进入调试模式 0 = 处理器重新开始执行
6	BS	S/W断点中断,1 = 当断点指令被执行市强制进入调试模式
5	BW	IU观测点中断,1 = 在IU观测点处进入调试模式(0xb陷阱)
4	BE	错误时钟中断,1= 当处理器进入错误处理状态,强制处理器进入调试模式
3	FT	时钟冻结,1 = 在调试模式下,LEON时钟将暂停计时,保护软件应用程序
2	ВТ	Trace中断 1= 在Trace冻结时产生DSU中断
1	DM	延迟计数模式,1 = 进行AHB总线trace时延迟计数递减 0 = 延迟计数针对指令trace递减
0	TE	Trace使能 1 = 允许使用Trace Buffer

B IU/FPU寄存器堆地址列表


全局智	寄存器:				
%g0	0x9002-0280				
%g1	0x9002-0284				
%g2	0x9002-0288				
%g3	0x9002-028C				
%g4	0x9002-0290				
%g5	0x9002-0294				
%g6	0x9002-0298				
%g7	0x9002-029C				
窗口智	寄存器:				
cwp =					
%o0	0x9002-0020	%10	0x9002-0040	%i0	0x9002-0060
%o1	0x9002-0024	%11	0x9002-0044	%i1	0x9002-0064
%o2	0x9002-0028	%12	0x9002-0048	%i2	0x9002-0068
%o3	0x9002-002C	%13	0x9002-004C	%i3	0x9002-006C
%o4	0x9002-0030	%14	0x9002-0050	%i4	0x9002-0070
%o5	0x9002-0034	%15	0x9002-0054	%i5	0x9002-0074
%o6	0x9002-0038	%16	0x9002-0058	%i6	0x9002-0078
%o7	0x9002-003C	%17	0x9002-005C	%i7	0x9002-007C
cwp =	1				
%o0	0x9002-0060	%10	0x9002-0080	%i0	0x9002-00A0
%o1	0x9002-0064	%11	0x9002-0084	%i1	0x9002-00A4
%o2	0x9002-0068	%12	0x9002-0088	%i2	0x9002-00A8
%o3	0x9002-006C	%13	0x9002-008C	%i3	0x9002-00AC
%o4	0x9002-0070	%14	0x9002-0090	%i4	0x9002-00B0
%o5	0x9002-0074	%15	0x9002-0094	%i5	0x9002-00B4
%o6	0x9002-0078	%16	0x9002-0098	%i6	0x9002-00B8
%o7	0x9002-007C	%17	0x9002-009C	%i7	0x9002-00BC
cwp = 1	2				
%o0	0x9002-00A0	%10	0x9002-00C0	%i0	0x9002-00E0
%o1	0x9002-00A4	%11	0x9002-00C4	%i1	0x9002-00E4
%o2	0x9002-00A8	%12	0x9002-00C8	%i2	0x9002-00E8
%o3	0x9002-00AC	%13	0x9002-00CC	%i3	0x9002-00EC
%o4	0x9002-00B0	%14	0x9002-00D0	%i4	0x9002-00F0
%o5	0x9002-00B4	%15	0x9002-00D4	%i5	0x9002-00F4
%06	0x9002-00B8	%16	0x9002-00D8	%i6	0x9002-00F8
%o7	0x9002-00BC	%17	0x9002-00DC	%i7	0x9002-00FC
	2				

%o0	0x9002-00E0	%10	0x9002-0100	%i0	0x9002-0120
%o1	0x9002-00E4	%11	0x9002-0104	%i1	0x9002-0124
%o2	0x9002-00E8	%12	0x9002-0108	%i2	0x9002-0128
%o3	0x9002-00EC	%13	0x9002-010C	%i3	0x9002-012C
%o4	0x9002-00F0	%14	0x9002-0110	%i4	0x9002-0130
%o5	0x9002-00F4	%15	0x9002-0114	%i5	0x9002-0134
%o6	0x9002-00F8	%16	0x9002-0118	%i6	0x9002-0138
%o7	0x9002-00FC	%17	0x9002-011C	%i7	0x9002-013C
cwp =	4				
%o0	0x9002-0120	%10	0x9002-0140	%i0	0x9002-0160
%o1	0x9002-0124	%11	0x9002-0144	%i1	0x9002-0164
%o2	0x9002-0128	%12	0x9002-0148	%i2	0x9002-0168
%o3	0x9002-012C	%13	0x9002-014C	%i3	0x9002-016C
%o4	0x9002-0130	%14	0x9002-0150	%i4	0x9002-0170
%o5	0x9002-0134	%15	0x9002-0154	%i5	0x9002-0174
%o6	0x9002-0138	%16	0x9002-0158	%i6	0x9002-0178
%o7	0x9002-013C	%17	0x9002-015C	%i7	0x9002-017C
cwp =	5				
%o0	0x9002-0160	%10	0x9002-0180	%i0	0x9002-01A0
%o1	0x9002-0164	%11	0x9002-0184	%i1	0x9002-01A4
%o2	0x9002-0168	%12	0x9002-0188	%i2	0x9002-01A8
%o3	0x9002-016C	%13	0x9002-018C	%i3	0x9002-01AC
%o4	0x9002-0170	%14	0x9002-0190	%i4	0x9002-01B0
%o5	0x9002-0174	%15	0x9002-0194	%i5	0x9002-01B4
%06	0x9002-0178	%16	0x9002-0198	%i6	0x9002-01B8
%o7	0x9002-017C	%17	0x9002-019C	%i7	0x9002-01BC
cwp =					
%o0	0x9002-01A0	%10	0x9002-01C0	%i0	0x9002-01E0
%o1	0x9002-01A4	%11	0x9002-01C4	%i1	0x9002-01E4
%o2	0x9002-01A8	%12	0x9002-01C8	%i2	0x9002-01E8
%o3	0x9002-01AC	%13	0x9002-01CC	%i3	0x9002-01EC
%o4	0x9002-01B0	%14	0x9002-01D0	%i4	0x9002-01F0
%o5	0x9002-01B4	%15	0x9002-01D4	%i5	0x9002-01F4
%06	0x9002-01B8	%16	0x9002-01D8	%i6	0x9002-01F8
%o7	0x9002-01BC	%17	0x9002-01DC	%i7	0x9002-01FC
	_				
cwp =					
%o0	0x9002-01E0	%10	0x9002-0000	%i0	0x9002-0020
%o1	0x9002-01E4	%11	0x9002-0004	%i1	0x9002-0024
%o2	0x9002-01E8	%12	0x9002-0008	%i2	0x9002-0028
%o3	0x9002-01EC	%13	0x9002-000C	%i3	0x9002-002C


%o4	0x9002-01F0	%14	0x9002-0010	%i4	0x9002-0030
%o5	0x9002-01F4	%15	0x9002-0014	%i5	0x9002-0034
%o6	0x9002-01F8	%16	0x9002-0018	%i6	0x9002-0038
%o7	0x9002-01FC	%17	0x9002-001C	%i7	0x9002-003C
浮点寄	存器				
%f0	0x9002-0200	%f8	0x9002-0220		
%f1	0x9002-0204	%f9	0x9002-0224		
%f2	0x9002-0208	%f10	0x9002-0228		
%f3	0x9002-020C	%f11	0x9002-022C		
%f4	0x9002-0210	%f12	0x9002-0230		
%f5	0x9002-0214	%f13	0x9002-0234		
%f6	0x9002-0218	%f14	0x9002-0238		
%f7	0x9002-021C	%f15	0x9002-023C		
%f16	0x9002-0240	%f24	0x9002-0260		
%f17	0x9002-0244	%f25	0x9002-0264		
%f18	0x9002-0248	%f26	0x9002-0268		
%f19	0x9002-024C	%f27	0x9002-026C		
%f20	0x9002-0250	%f28	0x9002-0270		
%f21	0x9002-0254	%f29	0x9002-0274		
%f22	0x9002-0258	%f30	0x9002-0278		
%f23	0x9002-025C	%f31	0x9002-027C		

C PROM和SDRAM访问时序


1.PROM 读时序(0个等待周期)




2.PROM 读时序(n个等待周期)




3. PROM 写时序(0个等待周期)



4.PROM 写时序 (n 个等待周期)



5.SDRAM 读时序(Burst length = 1; CL = 3)



6.SDRAM 写时序(Burst length = 1; CL = 3)

