

Projektarbeit GPU Matrix-Vektor-Produkt

Daniel Emil Giring

vorgelegt bei

Dr. Ralf Seidler

Fakultät für Mathematik und Informatik

Friedrich-Schiller-Universität Jena

Contents

1	Motivation	3
2	Algorithmen zur Matrix-Vektor-Operation	3
2.1	Sharedmemory mit wiederholten Aufruf des Kernels, Kernel 1 . . .	3
2.2	Sharedmemory mit Atomics, Kernel 2	5
2.3	Nur Atomic Operationen, Kernel 3	5
2.4	Intra grid Groups, Kernel 4	5
2.5	Shuffle	6
3	Performance	6
3.1	Verwendete Grafikkarten	6
3.2	Problemgröße	7
3.3	Vergleich der Algorithmen	7
3.3.1	Kernel 3	7
3.3.2	Intragrids	7
3.3.3	Kernel 1 und 2	7
3.3.4	Shuffle	8
3.4	Vergleich der Grafikkarten	8
3.4.1	Kernell	8
3.4.2	Kernel 2	8
3.4.3	Atomic Operationen	8
3.5	Einfluss der Problemgröße	8
3.5.1	Kernel 1 und Kernel 2	8
3.5.2	Kernel 3	20
3.6	Einfluss der Blockgröße	20
3.7	Einfluss der Größe von Shared Memory/ L1 Memory	20
3.8	Differenz zur theoretischen Peak Performance	21
3.9	Performance Vergleich CPU	21
4	Fazit	22
	Quellenverzeichnis	23

1 Motivation

Matrix-Vektor-Operationen sind Elementar für eine Vielzahl von Berechnungen. Daher ist es von großer Bedeutung diese zu optimieren um Rechenzeit und andere Ressourcen zu sparen. Bei Matrix-Vektor Operation werden viele, bis auf den Indizes, gleiche Operationen durchgeführt. Daher eignen sich Grafikkarten gut für diese, da sie sehr effizient bei hochparallelen Anwendungen mit gleichen Operationen sind. Im folgenden werden vier Algorithmen zu Matrix-Vektor vorgestellt, deren Implementierung in Cuda besprochen und deren Performance diskutiert. Des Weiteren wird ein Vergleich zu einer CPU Implementierung gezogen.

2 Algorithmen zur Matrix-Vektor-Operation

Aus der linearen Algebra kennen wir das Matrix-Vektor-Produkts wie folgt: Sei $A \in \mathbb{R}^{n \times n}$, $x \in \mathbb{R}^n$. Dann errechnet sich das Matrix-Vektor-Produkt wie folgt: $b = Ax, b_j = \sum_{i=1}^n a_{i,j} \cdot x_i$. In den folgenden Implementierungen des Matrix-Vektor-Produkts auf Grafikkarten bekommt jeder Thread ein Produkt $a_{i,j} \cdot x_i$ zur Berechnung. Diese Produkte werden dann mittels einer Summer über i reduziert, sodass das Endergebnis in einen Vektor b gespeichert werden kann.

2.1 Sharedmemory mit wiederholten Aufruf des Kernels, Kernel 1

Für diese Implementierung benötigen wir neben einer $n \times n$ Matrix A und eine n -dimensionalen Vektor x einen Speicher für das Ergebnis und die Zwischenergebnisse buff, eine boolvariable doComputation sowie eine Größe toreduce. Bevor ein Kernel gestartet werden kann muss eine Blockgröße und ein grid definiert werden. Da wir mit einer zweidimensionalen Matrix rechnen eignen sich zweidimensionale Threadblöcke. In meiner Implementierung kann der Benutzer die Größe der Threadblöcke selbst einstellen, wobei sx die Anzahl der Spalten und sy die Anzahl der Zeilen eines Threadblockes darstellt. Aus Performancegründen ist es wichtig für sx und sy zweier Potenzen einzugeben. Außerdem muss beachtet werden, dass $sx \cdot sy \leq 1024$, da ein Threadblock maximal 1024 Threads enthalten kann. Die Anzahl an Threadblöcken, welche gestartet werden, werden in der dim3 Variable grid bzw, itgrid gespeichert. Dies wird hier auch wieder in zwei Dimensionen dargestellt, da man somit die zweidimensionale Matrix gut in zweidimensionale Blöcke aufteilen kann.

Am Anfang wir die boolvariable doComputation auf true gesetzt, toreduce auf n , da jeweils n Produkte zu einer Summe zu reduzieren sind. Dem Kernel wird die Matrix A , x , doComputation, die Anzahl der Spalten der Matrix (size), sowie toreduce übergeben. Nun kann der Kernel das erste mal gestartet werden.

Es werden bei der ersten Ausführung des Kernels $size/sx \cdot size/sy$ viele Threadblöcke gestartet. Man kann sich die Gesamtheit der Threadblöcke wieder wie eine Matrix vorstellen. In jedem Threadblock wird zunächst von den verschiedenen Threads das Produkt $a_{i,j} \cdot x_i$ ausgerechnet. Dabei wird die Matrix A so aufgeteilt, dass die verschiedenen Threadblöcke wie ein Gitter über der Matrix liegen. Somit wird jeder Matrixeintrag $a_{i,j}$ in genau einem Threadblock von

genau einem Thread mit dem dazugehörigen Vektoreintrag x_i multipliziert. Sei A eine $n \times n$ Matrix, so starten wir $n/sx \cdot sy$ Threadblöcke der Größe $sx * sy$. Jeder Threadblock rechnet somit sy Zeilen der Länge sx aus A . Das Ergebnis dieser Multiplikation schreiben die Threads dann in einen shared Memory innerhalb des Threadblocks. Der shared Memory wird so indiziert, dass dieser wieder als Matrix der Größe $sx * sy$ gelesen werden kann. Dabei werden Produkte in eine Zeile geschrieben, beide den die Faktoren $a_{i,j}$ auch in der Ursprungsmatrix A innerhalb einer Zeile standen. Über diese Zeile kann jetzt innerhalb des Threadblocks reduziert werden. Dafür wird sich die Reduzierung mittels Point-erarithmetik zu Nutzen gemacht. Jede Zeile wird in zwei Hälften geteilt, jeder Zeileneintrag ist einem Thread zugeordnet. Sei z gleich die Länge der Zeile, jeder Thread mit ThreadId.x i , $i < z/2$ addiert auf den Wert in Spalte i den Wert aus Spalte $i + z/2$ auf. Ist dies getan wird die vorderen Hälfte der Spalte wieder in zwei Hälften geteilt und das selbe Verfahren auf die vordere Zeile angewendet. Dies wird solange durchgeführt, bis am Ende eine Zeile der Länge 1 übrig bleibt. Diese liefert dann den Reduzierten Wert der Zeile. Damit liefert jeder Threadblock als Zwischenergebnis ein Spaltenvektor der Größe sy . Diese Spaltenvektoren werden jetzt in einem Zwischenspeicher buff geschrieben. Dabei werden die Ergebnisse der untereinanderliegenden Threadblöcke in gleicher Reihenfolge in buff untereinander, die Ergebnisse der nebeneinanderliegenden Threadblöcke in buff nebeneinander gespeichert. Das Zwischenergebnis ist eine Matrix mit $size/sx$ vielen Spalten und $size$ vielen Zeilen. Diese Matrix können wir nun wieder an den Kernel übergeben, dafür müssen wir zunächst noch ein paar Vorbereitungen treffen. Da wir von allen Einträgen $a_{i,j}$ das Produkt mit der entsprechenden Vektorkomponente ausgerechnet haben, wird die Variable `doComputation` auf false gesetzt. Da im Zwischenergebnis nur noch $size/sx$ viele Zeileneinträge zu reduzieren sind, wird `toreduce` auf $size/sx$ gesetzt. Da das Zwischenergebnis nur `toreduce=size/sx` viele Spalten besitzt werden nun weniger Threadblöcke in Zeilen benötigt. Somit wird die x. dimension des grids auf `toreduce/sx` gesetzt. (`toreduce` viele Einträge sind pro Zeile zu reduzieren, sx viele Zeileneinträge pro Threadblock). `buff`, welcher das Zwischenergebnis enthält, `toreduce`, `doComputation` und `size` wird an den kernel übergeben. Da `doComputation` auf false gesetzt ist werden im Kernel die zu den Threadblock gehörigen Matriceinträge des Zwischenspeichers buff direkt in den shared Memory geschrieben und es muss keine Berechnung dafür durchgeführt werden. Nun wird wie im ersten Schritt über die Zeilen des Shared Memory reduziert. Das Zwischenergebnis eines Threadblocks ist wieder ein Spaltenvektor mit sy vielen Spalten. Die Spaltenvektoren werden wieder in den Zwischenspeicher buff geschrieben, wobei wir die Spaltenvektoren der Threadblöcke untereinander wieder untereinander gespeichert, die Spaltenvektoren der Threadblöcke nebeneinander wieder nebeneinander gespeichert werden. Das Zwischenergebnis hiervon stellt ein Matrix mit sy vielen Zeilen und `toreduce/sx` vielen Spalten dar. Am Ende wird `toreduce` dividiert durch sx , da im neuen Zwischenergebnis nur noch `toreduce/sx` viele Zeileneinträge reduziert werden müssen. Dieses Verfahren wenden wir solange an bis `toreduce` = 1. Ist dies erreicht, so haben wir alle Zeileneinträge auf eine Spalte reduziert, sodass wir das die vorderste Spalte des Zwischenergebnis in das Endergebnis speichern können.

2.2 Sharedmemory mit Atomics, Kernel 2

In der zweiten Methode wird der Kernel nur einmal aufgerufen. Ähnlich wie in der Methode, in der wir nur mit shared Memory gearbeitet haben, wird hier zunächst die Matrix auf Threadblöcke aufgeteilt, die entsprechenden Multiplikationen werden in den Threadblöcken ausgeführt und jede Threadblock hat als Zwischenergebnis einen Spaltenvektor der Größe *sy*. Jedoch werden die Einträge der Spaltenvektoren, der verschiedenen Threadblocks, welche aus der selben Zeile der Ursprungsmatrix hervorgehen, auf einen Wert in einem Speicher buff mittels atomicAdd Operationen aufaddiert. Somit liefert nach diesem Kernel buff einen Spaltenvektor der Länge *sy*, welche das Matrix-Vektor-Produkt enthält.

2.3 Nur Atomic Operationen, Kernel 3

Ähnlich wie in den anderen Methoden wird hier jeder Eintrag aus der Matrix *A* genau ein Thread zugeordnet, der das Produkt mit der entsprechenden Vektor Komponente ermittelt. Dieser speichert das Produkt in eine lokale Variable addsc ab. Es wurde vorher ein Speicher buff angelegt, welcher so viele belegbare Speicheradresse besitzt, wie die Matrix *A* Zeilen. Threads, welche das Produkt mittel des Matrixeintrag aus der gleichen Zeile errechnet haben addieren ihr Ergebnis jetzt auf die gleiche Zeile in der variablen buff auf, sodass buff am Ende ein Spaltenvektor, welcher dem Matrix-Vektor Produkt entspricht, liefert.

2.4 Intra grid Groups, Kernel 4

In der Methode mit Intra grid Groups sollen sich Threadblöcke untereinander synchronisieren. Damit dies funktioniert kann der Kernel nur eine gewissen Größe an Threadblöcken gleichzeitig starten. Um die maximale Anzahl an Threadblöcken, welche sich synchronisieren können herauszufinden gibt es in cuda den Befehl:

```
cudaOccupancyMaxActiveBlocksPerMultiprocessor(&numBlocksPerSm, kernel, sx, 0);
```

welcher die Anzahl an maximalen verwendbaren Threadblöcken in die Integervariable numBlocksPerSm schreibt. Ich habe mich in der Implementierung dafür entschieden, dass die verschiedenen Threadblöcke über die Zeilen gehen, wohin hingegen entlang der Spalten nur ein Threadblock untereinander stehen wird. Folglich wurde das grid wie folgt definiert:

```
grid.y=1;  
grid.x=(int) ceilf(numBlocksPerSm);
```

Die Blockgröße hingegen können wieder vom Benutzer eingelesen werden. Neben den Anderen Größen muss natürlich nun auch die Größe numBlocksPerSm an den Kernel übergeben werden.

Innerhalb des Kernel soll wieder jeder Thread ein Produkt, bestehend aus einer Matrix und einer Vektorkomponente ausrechnen. Da jetzt aber die Threadblöcke nicht zwangsläufig ausreichen um die gesamte Matrix darzustellen müssen die Threads mehrere Produkte ausrechnen. NumberBlocks entspricht der Größe numBlocksPerSm welche an dem Kernel übergeben wurde. Da Numberblocks viele Threadblöcke über das Grid in x.Dimension gestartet werden, und blockdim.x viele Threads mit der gleichen y-Komponente innerhalb eines Threadblocks existieren, könnten somit alle Threads nur blockDim.x· numberBlocks

viele Produkte erstellen, wenn jeder Thread nur ein Produkt ausrechnen würde. Daher wird die Anzahl an Produkte, die jeder Thread bei konstanter y Komponente errechnen muss in lx gespeichert.

```
int lx=size/(numberBlocks*blockDim.x);
if(size % numberBlocks*blockDim.x != 0)
    lx++;
```

Ähnlich verhält es sich mit den Produkten die jeder Thread in mit gleichbleibender x Komponente in y Richtung errechnen muss.

```
int ly=size/(blockDim.y);
if(size % blockDim.y != 0);
    ly++;
```

Somit kann nun mit den Threadblöcken über die Matrix iteriert werden.

```
for (int h=0;h<ly;h++){
    for (int g=0;g<lx;g++){
        int i=threadIdx.x+blockIdx.x*blockDim.x+g*blockDim.x*numberBlocks;
        int j=threadIdx.y+h*blockDim.y;
        Mult+Reduktion im Threadblock

        if (threadIdx.x==0){
            atomicAdd(&buff[j],sm[threadIdx.y*blockDim.x]);
            //buff[j]+=sm[threadIdx.y*blockDim.x];
        } grid.sync();
    }
}
```

Innerhalb der zweiten forschleife wird innerhalb eines Blockes genauso für die Errechnung der Produkte und der Reduktion vorgegangen wie in Kernel1 bzw. Kernel 2.

Die ursprünglicher Idee war über eine einfache Addition die verschiedenen Threadblöcke in die Variable buff schreiben zu lassen und danach die Threadblöcke zu synchronisieren. Dies hat leider nicht funktioniert sodass ich die Reduktion über die Threadblöcke wieder mit atomicAdd ausgeführt habe. Dies hat zur Folge, dass diese Implementierung nur ein Spezialfall von Kernel2 ist.

2.5 Shuffle

Eine weitere Methode zur Lösung des Problems ist die Verwendung von shuffle Operationen. Diese bedarf aber einiges mehr an Implementierungsaufwand und wird daher in dieser Stelle nicht näher erläutert. Jedoch ist diese Methode deutlich performanter auf Grafikkarten als die bisher gezeigt Algorithmen sodass ich sie nicht unerwähnt lassen möchte.

3 Performance

3.1 Verwendete Grafikkarten

Für die Performancemessungen der Algorithmen wurden die Grafikkarten des Lehrstuhls Nvidia GTX780, Nvidia RTX2070super und der des Ara-Clusters Nvidia P100 verwendet. Alle Berechnung wurden mit Daten des Datentyp floats, also in Single Precision ausgeführt.

Die Angaben zur theoretischen Performance in Table 1 der GTX780, P100 sind

Model	cuda Cores	Takt GHz	theo. SP. Performace
GTX780	2304	0,87 (9 Boost)	3976 GFlops
P100	3584	1,33 (1,48 Boost)	9400 GFlops
RTX2070super	2560	1,61 (1,77 Boost)	8243 GFlops

Table 1: GPU Spezifikationen

Herrstellerangaben. Die theoretische Performance der RTX2070super errechnet sich durch:

$$\text{SP Performance} = \text{fma} \cdot \#\{\text{Cuda Cores}\} \cdot \text{Takt} = 2 \cdot 2560 \cdot 1,61 \text{ GHz} = 8243 \text{ GFlops}$$

3.2 Problemgröße

Die Matrixvektormultiplikation wurde in den Performancemessungen auf einer Matrix der Größe $\text{size} \cdot \text{size}$ mit einem Vektor der Dimension size durchgeführt. Dabei galt $\text{size} = 1024 \cdot n, n \in \{1, 2, 4, 8, 16\}$

3.3 Vergleich der Algorithmen

3.3.1 Kernel 3

Auf alle Grafikkarten ist Kernel 3, welcher nur Atomic Operationen zur Reduktion benutzt, der Langsamste. Bei Verwendung der Atomic Operation müssen verschiedene Threads auf die selben Speicherzellen schreiben, welche keinen geteilten Speicher enthalten. Dies hat zur Folge, dass die entsprechenden Speicherzellen immer wieder neu von Threads geladen und beschrieben werden müssen während des die Anderen Threads warten müssen, bis sie auf den Speicher zugreifen können. Dieses Problem tritt bei Kernel 3 bei jeder Addition auf, sodass für die Addition weder die Threads innerhalb eines Threads Blocks, noch die Threads über die Threadblöcke verteilt, welche auf die selbe Matrix Zeile zugreifen, parallel addieren können. Das Resultat ist eine recht langsame Performance von maximal 13 GFlops auf der RTX2070super (Abb. 8), 4GFlops auf der P100 (Abb. 7) und 2,2 GFlops auf der GTX780.(Abb. 9)

3.3.2 Intragrids

Die Methode mit intragrids zeigt eine etwas bessere, aber noch nicht viel schnellere Methode als die des Kernel 3. So erreicht die RTX2070super bis zu 19GFlops, die P100 bis zu 11 GFlops. Auf der GTX780 ist die eine Ausführung des Kernels 4 leider noch nicht möglich.

3.3.3 Kernel 1 und 2

Deutlich schneller hingegen sind die Ausführungen von Kernel 1 und 2. Interessant zu beobachten ist, dass auf der GTX780 Kernel 1 und Kernel 2 ähnlich

schnell sind. Auf der RTX2070super ist Kernel 2 meist etwas schneller als Kernel 1. Auf der P100 hingegen ist Kernel 1 hingegen deutlich schneller als Kernel 2. Ein mögliche Erklärung hierbei findet sich anhand der Hardwarespezifikationen. Die P100 hat deutlich mehr Cuda Cores als die GTX780, RTX2070super, wodurch sie mehr Threadblöcke gleichzeitig starten kann. Das hilft ihr bei der Ausführung von viele Threadblöcke, also auch beim Wiederaufruf des Kernels. Die RTX2070super ist zudem höher getaktet als die P100, was ihr bei den Atomic Operationen zu Gute kommt. Jedoch lässt es sich nicht allein auf dieses Argument herunterbrechen, da die GTX780 einen deutlich niedriger Taktet als die anderen beiden GPUs besitzt.

Somit liefert die P100 mit dem Kernel 1 bis zu 70 Gflops,(Abb. 1) mit dem Kernel 2 bis zu 48 GFlops. (Abb.4)

Die RTX2070super liefert mit dem Kernel 1 bis zu 33 Gflops,(Abb.2) mit dem Kernel 2 bis zu 47GFlops.⁵ Auf der GTX780 erreicht man mit dem Kernel 1 bis zu 21 Gflops,(Abb.3) mit der Kernel 2 bis zu 19 Gflops. (Abb.6)

3.3.4 Shuffle

Die schnellste Methode findet sich jedoch im Algorithmus mit shuffle Operationen, welcher nochmal eine bis zu vier mal bessere Performance liefert. So erreicht man auf der RTX2070super bis zu 190 (Abb. 11), auf der P100 sogar bis zu 237 GFlops.(Abb. 10)

3.4 Vergleich der Grafikkarten

3.4.1 Kernell

Bei der Verwendung des Kernell ist die P100 deutlich schneller als die RTX2070super und die GTX780. Hierbei wird vor allem die größere Anzahl an Cuda Cores ihr helfen, da somit mehr Threadblöcke gleichzeitig ausgeführt werden können.

3.4.2 Kernel 2

Bei der Ausführung von Kernel 2 liefert die P100 und die RTX2070super eine vergleichbare Performance. Die GTX780 ist deutlich langsamer als die anderen Karten was auf die geringer Anzahl an Cuda Cores und den geringer Takt zurückzuführen ist.

3.4.3 Atomic Operationen

Hier ist die RTX2070super deutlich schneller als die anderen beiden GPUs. Der schnellere Takt wird einen großen Einfluss dabei gespielt haben.

3.5 Einfluss der Problemgröße

3.5.1 Kernel 1 und Kernel 2

Bei den meisten Versuchen bei der Verwendung von Kernel 1 und 2 ist mit Vergrößerung der Problemgröße die Compute performance leicht gestiegen. Ein signifikanten Anstieg ist aber meist nicht zu sehen. Vereinzelt gab es aber auch hier leicht Abfälle der Performance mit größerer Problemgröße




Figure 1: Ausführung Kernel 1, P100




Figure 2: Ausführung Kernel 1, RTX2070super




Figure 3: Ausführung Kernel 1, GTX780




Figure 4: Ausführung Kernel 2, P100




Figure 5: Ausführung Kernel 2, RTX2070super




Figure 6: Ausführung Kernel 2, GTX780




Figure 7: Ausführung Kernel 3, P100

RTX2070super, Kernel 3
Performance mit Veränderung der Problemgröße
Shared Memory Preferred




Figure 8: Ausführung Kernel 3, RTX2070super




Figure 9: Ausführung Kernel 3, GTX780




Figure 10: P100, Vergleich Shuffle zu Kernel 1




Figure 11: RTX2070super, Vergleich Shuffle zu Kernel 2

3.5.2 Kernel 3

Besonders bei der P100 fällt die Performance mit Vergrößerung der Problemgröße bei Verwendung von Kernel 3 ab.(Abb. 7)

Bei der GTX780 ist ein leichter Verfall der Performance mit Vergrößerung der Problemgröße zu beobachten.(Abb. 9)

Bei Verwendung der RTX2070super je nach Threadblockgröße (sx) ein leichter oder starker Abstieg der Performance mit Vergrößerung der Problemgröße zu beobachten. (Abb. 8)

3.6 Einfluss der Blockgröße

Die Performance Messung wurden mit fester Blockgröße bezüglich der Zeilen eines Threadblocks $sy = 16$ aber Variabler Blockgröße sx bezüglich der Spalten eines Threadblocks durchgeführt. Dabei war $sx \in \{4, 8, 16, 32, 64\}$. Je nach Kernel, GPU und Problemgröße war zwischen den verschiedenen Blockgröße sx ein Performanceunterschied vom Faktor bis zu vier zu sehen. (z.B. GTX780, kernel 1 Abb. 3) Interessant dabei zu beobachten war, dass bei Kernel 1 und 2 auf der RTX2070super die Ausführung mit $sx = 8$, auf der GTX780 meist die Ausführung mit $sx = 16$ am schnellst war. Auf der P100 hingegen war für Kernel 1 bei kleiner Problemgröße die Ausführung für $sx = 8$ am schnellsten und für große Problemgröße die Ausführung mit $sx = 16$ leicht schneller als die Ausführung mit $sx = 8$. Bei Kernel 2 hingegen war die Ausführung mit $sx = 32$ deutlich schneller auf der P100 als die anderen Ausführungen.(Abb. 4) Ein Grund hierfür ist, dass die P100 recht langsam bezüglich der Atomic add Operationen ist. Wird sx größer, so müssen weniger Atomic Add Operationen durchgeführt werden, da die Threadblöcke größer werden, wodurch man weniger Threadblöcke benötigt werden. Da nur zwischen den Threadblöcken Atomicadd ausgeführt wird geht somit die Anzahl an atomic add Operationen zurück. Eine weiter Erhöhung der Blockgröße auf $sx = 64$ führt jedoch zu einer schlechteren Performance.

Eine Richtlinie, welche Blockgröße generell Ideal ist konnte ich aber wegen der sehr verschiedenen Ergebnissen auf den verschiedenen Grafikkarten nicht erstellen.

3.7 Einfluss der Größe von Shared Memory/ L1 Memory

Kernel 1, 2 und 3 und wurden mit verschiedenen Cache Konfiguration durchgeführt.

```
(1) cudaFuncSetCacheConfig(kernel, cudaFuncCachePreferL1);  
(2) cudaFuncSetCacheConfig(kernel, cudaFuncCachePreferShared);  
(3) cudaFuncSetCacheConfig(kernel, cudaFuncCachePreferNone);
```

Dabei wird 64 kByte in Shared Memory und L1 Memory aufgeteilt. In Konfiguration 1 wird 48Kbyte dem L1 Speicher, 16 KByte dem shared memory, in Konfiguration 2 wird 16 kByte dem L1 Speicher, 48kByte dem shared memory und in Konfiguration 3 je 32 kByte den beiden Speichern zugeordnet.

Zwischen den Ausführungen mit verschiedener Shared Memory Konfiguration sieht man meist keine großen Unterschiede. Das liegt daran, dass in jeder Implementierung nur ein shared Memory Objekt im Kernel definiert wurde. Dies hat maximal die Größe $1024 \cdot \text{sizeof(float)}$, also ist Maximal 4 kByte groß, sodass

er problemlos auch in Konfiguration 1 mit dem kleinen shared Memory klein genug ist um im Speicher zu bleiben.

3.8 Differenz zur theoretischen Peak Performance

Bei allen Algorithmen und allen GPUs ist die erreichte Performance weit von der theoretischen Peak Performance entfernt. So erreicht man mit der P100 im shuffle Algorithmus maximal 237 GFlops, mit Kernel 1 maximal 70 GFlops. Die Performance von Kernel 1 entspricht somit nur ein hundertstel der theoretischen Peakperformance von 9400 GFlops der P100. Die Differenz bei der RTX2070super und der GTX780 liegt in einer ähnlichen Größenordnung. Ein Grund hierfür ist, dass die geladenen Matrixeinträge der Ursprungsmatrix A nur einmal zur Berechnung benutzt werden und auch bei Grafikkarten die Recheneinheiten deutlich mehr Daten verarbeiten könnten, als die Speichereinheiten Daten liefern können. Bei einer Matrix-Matrix-Multiplikation müssen die Daten der Ursprungsmatrix deutlich häufiger verwendet werden als bei einer Matrix-Vektor-Multiplikation, da für $C+ = AB$ jede Zeile von Matrix A mit jeder Spalte aus Matrix B multipliziert wird. Somit bin ich in Hausaufgabe 3, der Matrix-Matrix-Multiplikation, eine Performance von knapp 600 GFlops mit der RTX2070super erreicht. Dies entspricht der dreifachen Performance der Implementierung des shuffle Algorithmus (190 GFlops), sogar der 12-fachen Performance der Implementierung von Kernel 2 (47 GFlops) und der 18 fachen Performance der Implementierung von Kernel 1 (33 GFlops).

3.9 Performance Vergleich CPU

Eine Single Core CPU Implementation des Matrix-Vektor-Produktes, bei der die Matrix in Teilmatrizen aufgeteilt war für effektiver Transfer bezüglich Cache Lines, hat auf meinem System, mit AMD Ryzen 5 3600, eine Performance zwischen 0,1 und 3 GFlops erreicht. Besonders bei großer Problemgröße war die Ausführung sehr langsam. So hat sie für das Matrix-Vektorprodukt mit Dimension $16*1024$ Werte zwischen 0,01 und 0,42 GFLOPS, je nach Größe der Teilmatrix.

Vor der Krise bezüglich der Verfügbarkeit von Grafikkarten konnte man für ungefähr den gleichen Preis eine Nvidia RTX2070super oder einen AMD Ryzen 9 3900X käuflich erwerben. Letzterer ist eine 12-core CPU mit einer vergleichbaren single core Performance zum AMD Ryzen 5 3600.

Geht man von einer perfekten Parallelisierung des Programms aus und dem Idealfall der Singlecore Implementierung von 0,42 GFlops, so erhält man mit dem Ryzen 9 3900X eine Performance von $0,42GFlops * 12 = 5,04GFlops$. Dies wäre um ein Faktor 9 schlechter, als die Performance des Matrix Vektor Produkts Kernel 2 auf der RTX2070super mit $sx=8, size=16*1024$, und sogar um ein Faktor 35 schlechter als der shuffle Algorithmus auf der RTX2070super (185 GFlops) für $size=16*1024$.

Ähnliches beobachtet man bei der theoretischen Peak Performance. Der AMD Ryzen 9 3900x unterstützt AVX2 und FMA Operation. Kann also 2 Operationen auf 256bit pro Takt ausführen. 256bit entsprechen der Größe von 8 floating Point Datentypen. Die Theoretische performance errechnet sich hierdurch

durch:

$$\begin{aligned}\text{SP Performance} &= \text{fma} \cdot \#\{\text{Cores}\} \cdot \text{Values per cycle} \cdot \text{Takt} \\ &= 2 * 12 * 8 * 3,8 \text{GHz} \\ &= 729,6 \text{GFlops}\end{aligned}$$

Die theoretische Peakperformance des Ryzen 9 3900x liegt ist mit 730GFlops um einen Faktor 11 schlechter als die der Nvidia RTX2070super mit theoretischen 8243 GFlops, Table 1. Somit ist davon auszugehen, dass der Performanceunterschied auch bei weiterer Optimierung des Codes erhalten bleibt.

Anhand dieses Beispiels kann man gut sehen, warum für Berechnungen von großen Matrix-Matrix oder Matrix-Vektorprodukten oft GPUs anstatt CPUs verwendet werden. Bei gleichbleibenden Operationen auf großen Datensätzen bieten GPUs aufgrund der hohen Anzahl an Cuda-Cores enorme Performance Vorteile gegenüber CPUs bei der Parallelisierung. CPUs werden trotzdem weiterhin eine zentrale Rolle in Computer spielen, da sie deutlich schneller bei der Ausführung von vielen verschiedenen Instruktionen nacheinander sind und der Großteil der Software auf CPU Ausführung programmiert ist. GPUs eignen sich aber wunderbar als Erweiterung für große Berechnungen.

4 Fazit

GPUs eignen sich sehr gut für die Berechnung eines Matrix-Vektor Produkts. Mit Implementierungen wie den shuffle Algorithmus erhält man eine effektiv nutzbare Performance welche nahe an der Theoretischen Peak Performance von CPUs liegt. Die neue Grafikkarten von Nvidia der Ampere Generation liefern nochmals deutlich mehr Cuda Cores, sodass der Vorteil von GPUs gegenüber CPUs bei solchen Berechnungen nochmal gestärkt wird und sie derzeit unverzichtbar im HPC sind.

References

- [1] <https://www.nvidia.de/gtx-700-graphics-cards/gtx-780/,.>
- [2] <https://www.computerbase.de/2016-04/nvidia-tesla-p100-gp100-als-grosser-pascal-soll-all-in-fuer-hpc-markt-gehen/> .
- [3] https://en.wikichip.org/wiki/amd/ryzen_9/3900x