

Universidad Nacional Autonoma de Mexico Facultad de ingeniería



Diseño Digital VLSI

Grupo: 4

Práctica: 4

DISEÑO DE CONTROL DE SERVOMOTORES

Edgar Daniel Barcenas Martinez

OBJETIVO:

El alumno aprenderá la manera de organizar un proyecto de manera modular y separarlo en diferentes archivos, con la finalidad de que vaya construyendo su propia biblioteca de módulos funcionales, y pueda reutilizar los módulos generados en otros proyectos.

ESPECIFICACIONES:

Diseñar el control de un servomotor de modelismo utilizando en un FPGA, en el cual, por medio de cuatro interruptores de presión tipo push-boton, se pueda controlar la posición del eje del motor. Dos de los interruptores permitirán llevar al eje a cada una de las posiciones extremas, mientras que los otros permitirán que el motor gire en cada dirección avanzando paso a paso a través de 12 posiciones definidas cada vez que el interruptor es presionado. La determinación de la posición se hará por medio de una señal PWM. La figura 4.1 muestra el diagrama del bloque de este sistema.

DIAGRAMA DE BLOQUES:




Figura 4.1. Diagrama de bloques del control de un servomotor de modelismo

BLOQUES FUNCIONALES:




Figura 4.2. Bloques funcionales del control de servomotor

Actividad 1

Se programaron los componentes necesarios para desarrollar el correcto funcionamiento del servomotor, el código quedó de la siguiente manera:

Servomotor.vhd

```
Itbrary IEEE;
use IEEE.STD_LOGIC_1164.ALL;
                                                                                                                 Programa principal
          use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
       ⊟entity Servomotor is
⊟Port ( clk : in STD_LOGIC;
Pini : in STD_LOGIC;
Pfin : in STD_LOGIC;
Inc : in STD_LOGIC;
Dec : in STD_LOGIC;
-control : out STD_LOGIC);
end Servomotor;
                                                                              Se define un reloj, dirección Izq, dirección Der como entradas
                                                                              para el circuito, y como salida se nombra un control para
  8
                                                                              llevar un orden en el servomotor.
10
11
13
14
15
16
        □architecture argServomotor of Servomotor is
                                                                                           Para Prac4.vhd. se define un divisor de frecuencia.
              component Prac4 is
  Port ( clk : in std_logic;
  div_clk : out std_logic);
end component;
17
18
19
20
21
22
23
24
25
26
27
28
               component PWM is
   Port ( Reloj : in STD_LOGIC;
   D : in STD_LOGIC_VECTOR (7 downto 0);
   S : out STD_LOGIC);
end component;
                                                                                           Para PWM.vhd, se define una máguina de estados
                                                                                           para determinar la dirección del servomotor.
                signal reloj : STD_LOGIC;
signal ancho : STD_LOGIC_VECTOR (7 downto 0) := X"OF";
30
                                                                                                    Se llaman a los componentes definidos
                        "U1: Prac4 port map (clk, reloj);
U2: PwM port map (reloj, ancho, control);
31
32
                                                                                                    en cada programa.
34
              process (reloj, Pini, Pfin, Inc, Dec)
  variable valor : STD_LOGIC_VECTOR (7 downto 0) := X"0F";
  variable cuenta : integer range 0 to 1023 := 0;
36
                    begin
if reloj-'1' and reloj'event then
38
       ė
39
10
11
12
13
14
15
      0-00-0-0
                              if cuenta>0 then
                                   cuenta := cuenta -1;
                             else
if Pini='1' then
valor := x"0D";
elsif Pfin='1' then
valor := x"18";
elsif Inc='1' and valor<x"18" then
valor := valor + 1;
elsif Dec='1' and valor>x"0D" then
valor := valor - 1;
end if;
cuenta := 1022; |s=sh.
                                                                                                     Se define cada una de las acciones dentro del
16
                                                                                                     servomotor (direcciones).
       占
18
50
                        cuenta := 1023; |ancho <= valor;
end if;
end if;
52
               end process;
        Lend argservomotor;
```

PWM.vhd

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
 2
         use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
  3
 4
       ⊟entity PWM is
⊟Port ( Reloj : in STD_LOGIC;
D : in STD_LOGIC_VECTOR (7 downto 0);
-S : out STD_LOGIC);
end PWM;
 6
                                                                           Se definen las entradas y salidas
 8
 9
10
11
12
13
       ∃architecture arqPWM of PWM is
       ⊟begin
14
       process (Reloj)
15
               variable Cuenta : integer range 0 to 255 := 0;
16
17
18
19
20
21
22
23
24
25
                   if Reloj='1' and Reloj'event then
Cuenta := (Cuenta + 1) mod 256; Dentro del divisor de frecuencia, se define la
       ₿
       if Cuenta < D then 
S <= '1';
                                                                   dirección que tomará el servomotor.
       占
                        else
       end if
end proceend arqPwM;
                            5 <= '0';
                  end if;
              end process;
26
```

Prac4.vhd

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
        use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
 67
      Dentity Prac4 is
| Port ( clk : in std_logic; div_clk : out std_logic);
 8
        end Prac4:
 9
10
      □architecture argPrac4 of Prac4 is begin
11
      ė
            process (clk)
                constant N : integer := 11;
variable cuenta: std_logic_vector (27 downto 0) := x"0000000";
13
14
15
                begin
                if rising_edge (clk) then
cuenta := cuenta + 1;
                                                          Se define el proceso para el divisor de frecuencia.
16
      Ė
17
                end if;
div_clk <= cuenta (N);
18
19
20
            end process;
       Lend argerac4:
```

Para el funcionamiento adecuado del prorama, se define como Top-Level entity al programa "Servomotor.vhd". Una vez hecho lo anterior, se compila y se definen los pines correspondientes para las entradas y salidas.

clk	Input	PIN_N14
control	Output	PIN_W5
Dec Dec	Input	PIN_C10
Inc	Input	PIN_C11
Pfin	Input	PIN_B14
Pini Pini	Input	PIN_F15

Actividad 2

Para esta actividad, se implementaron dos servomotores que se movieran en sentido opuesto al mismo tiempo. Para ello, se desarrolló un nuevo programa:

CtrlDobl.vhd

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
 2
 3
        use IEEE.STD_LOGIC_ARITH.ALL;
 4
        use IEEE.STD_LOGIC_UNSIGNED.ALL;
     ⊟entity CtrlDobl is
⊟Port ( clk : in ST
| PiniD : in STD_LOGIC;
| PfinD: in STD_LOGIC;
 6
                                                            Se implementan las mismas variables que el
                               STD_LOGIC;
                            STD_LOGIC;
                                                            programa Servomotor.vhd, donde habrá dos
 8
 9
                                                            señales de control para cada uno de los
        IncD : in STD_LOGIC;
10
        DecD : in
                       STD_LOGIC;
11
                                                            servomotores.
       control1 : out STD_LOGIC;
control2 : out STD_LOGIC);
12
13
       end CtrlDobl;
14
15
16
      □architecture argCtrlDobl of CtrlDobl is
17
18
19
      ė
            component Servomotor is
                Port ( clk : in STD_LOGIC;
Pini : in STD_LOGIC;
Pfin : in STD_LOGIC;
                                                              Se llama al programa Servomotor donde se
20
      21
22
                                                              extraen sus variables definidas en su entidad.
                         Inc : in STD_LOGIC;
Dec : in STD_LOGIC;
23
24
25
                         control: out STD_LOGIC);
26
27
            end component;
      -
28
            component Prac4 is
                Port ( clk : in std_logic;
div_clk : out std_logic);
29
```

```
31
                    end component;
32
33
34
35
                   component PWM is
   Port ( Reloj : in STD_LOGIC;
   D : in STD_LOGIC_VECTOR (7 downto 0);
   S : out STD_LOGIC);
                                                                                                                           Las señales de salidas, para que se
         ₽
                                                                                                                           muevan simultáneamente y en
36
37
                                                                                                                           sentido contrario, se define de la
                    end component;
38
                                                                                                                           siguiente manera.
                   signal reloj : STD_LOGIC; Siguien signal ancho1 : STD_LOGIC_VECTOR (7 downto 0) := X"OF"; signal ancho2 : STD_LOGIC_VECTOR (7 downto 0) := X"OF";
39
40
41
42
43
44
45
46
47
                            --U1: Prac4 port map (clk, reloj);
--U2: PWM port map (reloj, ancho1, control1);
--U3: PWM port map (reloj, ancho2, control2);
S1: Servomotor port map (clk, PiniD,PfinD,IncD,DecD,control1);
S2: Servomotor port map (clk, PfinD,PiniD,DecD,IncD,control2);
          Ė
48
             end arqCtrlDobl;
```


Actividad 3

Ahora, ambos motores se deberán mover simultáneamente y en el mismo sentido, para ello, se realiza los cambios del código anterior:


```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
  2
              use IEEE.STD_LOGIC_ARITH.ALL
  4
              use IEEE.STD_LOGIC_UNSIGNED.ALL;
         ⊟entity CtrlDobl is
⊟Port (clk: in STD_LOGIC;
| PiniD: in STD_LOGIC;
| PfinD: in STD_LOGIC;
| IncD: in STD_LOGIC;
| DecD: in STD_LOGIC;
| PiniD2: in STD_LOGIC;
| PfinD2: in STD_LOGIC;
| PfinD2: in STD_LOGIC;
| Control1: out STD_LOGIC;
| control1: out STD_LOGIC;
| end CtrlDobl;
  5
  67
  8
                                                                                           Se implementan las mismas variables que el
  9
                                                                                           programa Servomotor.vhd, donde habrá dos
10
11
                                                                                           señales de control para cada uno de los
12
13
                                                                                           servomotores.
14
15
16
17
18
19
20
           Earchitecture argCtrlDobl of CtrlDobl is
21
22
23
                     component Servomotor is
          Ė
24
25
26
                           Port ( clk : in STD_LOGIC;
Pini : in STD_LOGIC;
Pfin : in STD_LOGIC;
          Se llama al programa Servomotor donde se
                                                                                                      extraen sus variables definidas en su entidad.
                                            Inc : in STD_LOGIC;
Dec : in STD_LOGIC;
27
28
                                            control: out STD_LOGIC);
29
30
                     end component:
                    component Prac4 is
   Port ( clk : in std_logic;
   div_clk : out std_logic);
end component;
   32
33
34
35
36
37
38
39
40
41
42
43
44
44
45
47
48
49
50
51
51
52
53
54
            Las señales de salidas, para que se
                    component PWM is
  Port ( Reloj : in STD_LOGIC;
  D : in STD_LOGIC_VECTOR (7 downto 0);
  S : out STD_LOGIC);
end component;
            muevan simultáneamente y en
                                                                                                                                   sentido contrario, se define de la
                                                                                                                                   siguiente manera.
                    signal reloj : STD_LOGIC;
signal ancho1 : STD_LOGIC_VECTOR (7 downto 0) := X"0F";
signal ancho2 : STD_LOGIC_VECTOR (7 downto 0) := X"0F";
                         gnal ancho2 : STD_LOGIC_VECTOR (7 downto 0) := X OF;
begin|
--U1: Prac4 port map (clk, reloj);
--U2: PWM port map (reloj, ancho1, control1);
--U3: PWM port map (reloj, ancho2, control2);
--S1: Servomotor port map (clk, PiniD,PfinD,IncD,DecD,control1);
--S2: Servomotor port map (clk, PfinD,PiniD,DecD,IncD,control2);
S1: Servomotor port map (clk, PfinD,PfinD,IncD,DecD,control1);
S2: Servomotor port map (clk, PfinD2,PiniD2,IncD2,DecD2,control2);
               end argCtrlDobl;
```

Salidas de las Actividades:


Actividad 1:



Actividad 2:



Actividad 3:



Conclusiones:

En esta práctica aprendí a manejar de manera modular y a separar en diferentes archivos mi programa en VHDL, aprendi a generar mi propia biblioteca de módulos funcionales para posteriormente reutilizar mis modulos.