# Tutorium zur Vorlesung: Einführung in die moderne Digitalelektronik

Blockveranstaltung im Sommersemester 2021





#### Euer Tutor: Daniel Baur



- Arbeitsgruppe: Astroteilchenphysik (Schumann & Fischer)
- E-Mail: daniel.baur@physik.uni-freiburg.de
- Hausruf: +49 761 203-5694
- Büro: Physik-Hochhaus, Zimmer 607



# Einführung in die moderne Digitalelektronik: Übungen

- Formalia & Stuff
- Lötpraxis
- Boolsche Algebra
- Einführung in die FPGA-Programmierung
- Einführung in die Mikrocontroller-Programmierung





#### Formalia

- Leistung:
  - 5 ECTS (Studienleistung): Teilnahme +Kurzvortrag
  - 7 ECTS (Prüfungsleistung): Teilnahme +Kurzvortrag +Prüfung
- Covid-19  $\Rightarrow$  Sitzplätze beibehalten +MNS
- Unterlagen: ILIAS-Kursseite

#### Literaturempfehlungen

- Grundlagen: Klaus Urbanski et al.: Digitaltechnik (7. Auflage)
- Ergänzung:
  - Crash Course: Computer Science
  - PowerCert Animated Videos

# Zeitplan der Übungen

02.08. (Mo)

CIP<sub>2</sub>

13:00h -

15:15h

**VHDL** 

+Talks

Datum Wo

Wann

Thema

Datum	26.07. (Mo)	27.07. (Di)	28.07. (Mi)	29.07. (Do)	30.07. (Fr)
Wo	PhyHH, 1.	CIP 2	CIP 2	CIP 2	CIP 2
Wann	14:15h - 15:45h	13:00h - 15:15h	13:00h - 15:15h	13:00h - 15:15h	13:00h - 15:15h
Thema	Lötpraxis	Bool	VHDL	VHDL	VHDL

04.08. (Mi)

CIP 2

13:00h -

15:15h

Arduino

+Talks

05.08. (Do)

CIP<sub>2</sub>

14:00h -

16:15h

Arduino

+Talks

06.08. (Fr)

CIP 2

13:00h -

15:15h

Arduino

3

03.08. (Di)

CIP 2

13:00h -

15:15h

VHDL


+Talks

## Kurzvorträge


02.08. (Mo)	03.08. (Di)	04.08. (Mi)	05.08. (Do)
JONATHAN FDM-3D-Druck	CHRISTOPH Turing-Maschine	SINO DAC	DANIEL <i>ESP32</i>
CLEMENS GBC- Programmierung	MATHIS Tonerzeugung im C64	LYSANDER ADC	JOHANNES <i>PS-Kopierschutz</i>
	ANDREAS Logikchip- Herstellung		



## Schaltplan: Astabile Kippstufe




#### Elektrische Widerstände: Farbcode



Einführung in die FPGA-Programmierung

### VHDL Entwicklungsprozess

- $\blacksquare$  digitale Hardware  $\rightarrow$  *Modul* 
  - Bibliotheken
  - entity
  - architecture
- Softwaretest  $\rightarrow$  *Testbench*
- Prozess:  $Simulation \leftrightarrow Synthese$



#### VHDL-Modul: and-Gate

library ieee;

```
use ieee.std logic 1164.all;
entity and 2 is
   port (a : in std_logic;
         b : in std_logic;
         q : out std_logic);
end:
architecture behave of and 2 is
begin
   q \le a and b:
end;
```

Bibliotheken

entity

architecture

## Nebenläufigkeit (Concurrency)

stackoverflow

## Die Stoppuhr: Arbeitsteilung

- je Aufbereitung mind. eines VHDL-Moduls
- Erklärung für die Gruppe
- gemeinsame Realisierung der Stoppuhr

SS LED Display	BCD Zähler	Taktskalierung
Mathis Jonathan Daniel	Clemens Andreas Johannes	Lysander Christoph Sino