深圳大学实验报告

课程名称:	硬件描述语言及数字系统设计
实验项目名称:	实验一 加法器设计
学院 <u>:</u>	医学院
专业:	生物医学工程
指导教师 <u>:</u>	但果、董磊
报告人:陈焕鑫	_学号 <u>:2016222042</u> 班级: <u>生工2班</u>
实验时间:	2018.9.19
实验报告提交时间	J:2018.10.8

一、实验平台:

安装了 ISE 软件的 PC 计算机 硬件描述语言及数字系统设计实验平台 JTAG 下载线

二、实验目的:

使用 ISE 软件建立一个完整的 EDA 工程;

撰写一个简单的 VHDL 程序,并且能够通过 ISE 软件修改语法错误编写测试激励(仿真代码),并且能够对 VHDL 程序进行仿真调试编写引脚约束文件

用 ISE 软件生成.bit 文件,并且学会使用 ISE iMPACT 将.bit 下载到 FPGA

三、实验内容:

用 VHDL 代码描述一个带输入进位和输出仅为的 2 位加法器

通过 ISE 软件对设计好的额加法器进行编译

编写测试激励即 Test Bench 文件,对编译好的 2 位加法器进行仿真调试

编写引脚约束文件,用 ISE 软件生成 bit 文件,下载到硬件描述语言及数字系统设计设计平台进行板级验证

四、实验原理:

本此实验实验的加法器的组合方法是逐级进位。该方法的优势是需要较少的硬件资源。 逐级进位是将两个全加器串联起来的。全加器的输入输出框图如图 4-1 所示。


全加器真值表



图 4-1

画出全加器的真值表,根据真值表写出全加器的逻辑表达式,即得到输入与输出的关系表达式。

将两个全加器之间通过进位端口按照如图 4-2 相连接即可得到一个计算 2 位二进制的逐级进位加法器。



五、实验方法步骤及 VHDL 代码:

根据加法器的原理进行代码设计,将两个加法器串联,其中一个加法器的输出进位作 为第二个加法器的输入进位。

具体的 VHDL 代码如下所示:

```
--模块名称: adder
--摘要提示:
```

--当前版本: 1.0.0

--模块作者:

--完成日期: 2018年9月19日

--内容提要: --需要注意:

```
--取代版本:
--模块作者:
--完成日期:
--修改内容:
```

--修改文件:

library ieee;

```
use ieee.std logic 1164.all;
```

-----ENTITY DECLARATION-----

entity adder is

port(


```
a_i : in std_logic_vector(1 downto 0);--操作数 a 输入端口
bi : in std logic vector(1 downto 0);--操作数b输入端口
cin_i : in std_logic;
                                   --前驱进位输入端口
```

```
sum_o : out std_logic_vector(1 downto 0);--和输出端口
cout o : out std logic
                                  --进位输出端口
```

```
);
end adder;
-----ARCHITECTURE STRUCTURAL-----
architecture rtl of adder is
 signal s_carry : std_logic_vector(2 downto 0);
begin
 s carry(0) <= cin i; --接收前驱的进位信号
 --计算低位的结果
 s_{a}(0) = (a_i(0) \text{ and } b_i(0)) \text{ or } (a_i(0) \text{ and } s_{a}(0)) \text{ or } (b_i(0) \text{ and } s_{a}(0))
s carry(0));
 sum_0(0) \le a_i(0) xor b_i(0) xor s_carry(0);
 --计算高位的结果
 s_{a}(2) \le (a_i(1) \text{ and } b_i(1)) \text{ or } (a_i(1) \text{ and } s_{a}(1)) \text{ or } (b_i(1) \text{ and } s_{a}(1))
s carry(1));
 sum_o(1) <= a_i(1) xor b_i(1) xor s_carry(1);</pre>
 --如果有第三位,输出到进位端
 cout o <= s carry(2);</pre>
end rtl;
```

六、综合、仿真结果及分析:

1、RTL级电路综合:



2、电路仿真 测试激励 Test Bench 代码

```
--模块名称: adder_tb
--摘要提示:测试激励
--当前版本: 1.0.0
--模块作者:
--完成日期: 2018年9月19日
--内容提要:
--需要注意:
--取代版本:
--模块作者:
--完成日期:
--修改内容:
--修改文件:
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
ENTITY adder tb IS
END adder tb;
ARCHITECTURE behavior OF adder th IS
   -- Component Declaration for the Unit Under Test (UUT)
   COMPONENT adder
   PORT (
       a_i : IN std_logic_vector(1 downto 0);
      b i : IN std logic vector(1 downto 0);
      cin_i : IN std_logic;
      sum_o : OUT std_logic_vector(1 downto 0);
      cout_o : OUT std_logic
      );
   END COMPONENT;
  --Inputs
  signal a_i : std_logic_vector(1 downto 0) := (others => '0');
  signal b_i : std_logic_vector(1 downto 0) := (others => '0');
  signal cin_i : std_logic := '0';
 --Outputs
  signal sum_o : std_logic_vector(1 downto 0);
```

```
signal cout_o : std_logic;
  -- No clocks detected in port list. Replace <clock> below with
  -- appropriate port name
BEGIN
 -- Instantiate the Unit Under Test (UUT)
  uut: adder PORT MAP (
       a_i => a_i,
       b_i => b_i,
       cin_i => cin_i,
       sum_o => sum_o,
       cout o => cout o
      );
   -- Stimulus process
  stim_proc: process
  begin
    -- hold reset state for 100 ns.
    wait for 100 ns;
     --仿真信号处理
     -- insert stimulus here
    a i <= "01";
    b i <= "10";
    cin_i <= '1'; --sum=00;cout_o=1</pre>
    wait for 100 ns;
    a_i <= "10";
    b i <= "10";
    cin_i <= '0'; --sum=00;cout_o=1
    wait for 100ns;
    a i <= "00";
    b i <= "10";
    cin_i <= '1'; --sum=11;cout_o=0</pre>
    wait for 100ns;
    a i <= "11";
    b i <= "11";
     cin_i <= '1'; --sum=11;cout_o=1</pre>
     wait;
```

end process;

END;

仿真结果如下图所示:




图 6-1




图 6-2




图 6-3




图 6-4

在图 6-1 中可以看出,当 a_i 为"00",b_i 为"00",cin_i 为'0'时,输出 sum_o 为"00",进位 cout_o 为'0'。即进位为 0,a = 0, b = 0, sum = 0+0+0=0。

在图 6-2 中可以看出,当 a_i 为"01",b_i 为"10" ,cin_i 为"1'时,输出 sum_o 为"00",进位 cout_o 为'1'。 即进位为 1,a = 1, b = 2, sum = 1+1+2=4。

在图 6-3 中可以看出,当 a_i 为"10",b_i 为"10",cin_i 为'0'时,输出 sum_o 为"00",进位 cout o 为'1'。 即进位为 0,a = 2, b = 2, sum = 0+2+2=4。

在图 6-4 中可以看出,当 a_i 为"00",b_i 为"10" ,cin_i 为'1'时,输出 sum_o 为"11",进位 cout_o 为'0'。 即进位为 1,a = 0, b = 2, sum = 1+0+2=3。


```
七、FPGA 板级验证及结果分析
1、在工程中加入引脚约束文件,代码如下
##模块名称: adder.ucf
##摘要提示:
##当前版本: 1.0.0
##模块作者:
##完成日期: 20xx 年 xx 月 xx 日
##内容提要:
##需要注意:
##取代版本:
##模块作者:
##完成日期:
##修改内容:
##修改文件:
##-----
Net "cin i" LOC=P96; #连接到下图中最左边的拨位开关
Net "a_i<1>" LOC=P97; #连接到下图中第二个的拨位开关
Net "a i<0>" LOC=P93; #连接到下图中第三个的拨位开关
Net "b i<1>" LOC=P94; #连接到下图中第四个的拨位开关
Net "b i<0>" LOC=P91; #连接到下图中第五个的拨位开关
```

Net "cout_o" LOC=P105; #输出连接到 LED灯

Net "sum o<1>" LOC=P98; Net "sum_o<0>" LOC=P103;

综合之后生成 bit 文件烧进实验箱中观察到如下图所示的现象:

注意: LED 熄灭代表 1,点亮代表 0







图 7-1

图 7-2



发光二极管

RESIS
RESI

图 7-3

图 7-4





图 7-5

图 7-6





图 7-7

图 7-8

图 7-1 输入为进位: 0 a:00 b:00 结果: 000 图 7-2 输入为进位: 0 a:00 b:01 结果: 001 图 7-3 输入为进位: 0 a:01 b:01 结果: 010 图 7-4 输入为进位: 1 a:01 b:01 结果: 011 图 7-5 输入为进位: 1 a:01 b:11 结果: 101 图 7-6 输入为进位: 0 a:10 b:00 结果: 010 图 7-7 输入为进位: 1 a:10 b:00 结果: 011 图 7-8 输入为进位: 1 a:11 b:11 结果: 111

实验总结:
通过这次实验我学会了使用 ISE 软件建立一个完整的 EDA 工程,撰写一个简单的
VHDL程序,并且能够通过 ISE 软件修改语法错误,编写测试激励(仿真代码),并且能
够对 VHDL 程序进行仿真调试,会编写引脚约束文件,能够用 ISE 软件生成.bit 文件,
并且学会使用 ISE iMPACT 将.bit 下载到 FPGA。

指导教师批阅意见:	
成绩评定:	
PARTI K.	
	指导教师签字:
备注:	年 月 日
- 1 招生由始孫日武山家孙昊 可担捉索	

- 注: 1、报告内的项目或内容设置,可根据实际情况加以调整和补充。
 - 2、教师批改学生实验报告时间应在学生提交实验报告时间后 10 日内。