深圳大学实验报告

课程名称:	硬件描述语言及数字系统设计
实验项目名称 <u>:</u>	实验一 加法器设计
学院 <u>:</u>	医学院
专业:	生物医学工程
指导教师 <u>:</u>	但果、董磊
报告人:陈焕鑫	_学号 <u>: 2016222042</u> 班级: <u>生工 2 班</u>
实验时间:	2018.9.19
实验报告提交时间	J: <u>2018.10.8</u>

一、实验平台:

安装了 ISE 软件的 PC 计算机 硬件描述语言及数字系统设计实验平台 JTAG 下载线

二、实验目的:

使用 ISE 软件建立一个完整的 EDA 工程;

撰写一个简单的 VHDL 程序,并且能够通过 ISE 软件修改语法错误编写测试激励(仿真代码),并且能够对 VHDL 程序进行仿真调试编写引脚约束文件

用 ISE 软件生成.bit 文件,并且学会使用 ISE iMPACT 将.bit 下载到 FPGA

三、实验内容:

用 VHDL 代码描述一个带输入进位和输出仅为的 2 位加法器

通过 ISE 软件对设计好的额加法器进行编译

编写测试激励即 Test Bench 文件,对编译好的 2 位加法器进行仿真调试

编写引脚约束文件,用 ISE 软件生成 bit 文件,下载到硬件描述语言及数字系统设计设计平台进行板级验证

四、实验原理:

本此实验实验的加法器的组合方法是逐级进位。该方法的优势是需要较少的硬件资源。 逐级进位是将两个全加器串联起来的。全加器的输入输出框图如图 4-1 所示。


全加器真值表



图 4-1

画出全加器的真值表,根据真值表写出全加器的逻辑表达式,即得到输入与输出的关系表达式。

将两个全加器之间通过进位端口按照如图 4-2 相连接即可得到一个计算 2 位二进制的逐级进位加法器。



```
五、实验方法步骤及 VHDL 代码:
 根据加法器的原理进行代码设计,将两个加法器串联,其中一个加法器的输出进位作
为第二个加法器的输入进位。
 具体的 VHDL 代码如下所示:
--模块名称: adder
--摘要提示:
--当前版本: 1.0.0
--模块作者:
--完成日期: 2018年9月19日
--内容提要:
--需要注意:
--取代版本:
--模块作者:
--完成日期:
--修改内容:
--修改文件:
library ieee;
use ieee.std logic 1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
               -----ENTITY DECLARATION----
entity adder is
 port(
  a i : in std logic vector(1 downto 0);
 b_i : in std_logic_vector(1 downto 0);
  cin i : in std logic;
```

```
sum_o : out std_logic_vector(1 downto 0);
                cout_o : out std_logic
                );
end adder;
                ----- STRUCTURAL-----
architecture rtl of adder is
       signal s carry : std logic vector(2 downto 0);
begin
    s_{carry(0)} \leftarrow cin_i;
       s carry(1) \leftarrow (a i(0) and b i(0)) or (a i(0) and s carry(0)) or (b i(0) and
s_carry(0));
      sum_0(0) \le a_i(0) xor b_i(0) xor s_carry(0);
    s_{a}(1) \leftarrow (a_i(1) \text{ and } b_i(1)) \text{ or } (a_i(1) \text{ and } s_{a}(1)) \text{ or } (b_i(1) \text{ and } s_{a}(1)) \text{ or } (b_i(1) \text{ and } s_{a}(1)) \text{ or } (b_i(1)) \text{ and } s_{a}(1) \text{ or } (b_i(1)) \text{ or } (b_i(1)
s carry(1));
    sum_o(1) \le a_i(1) xor b_i(1) xor s_carry(1);
      cout_o <= s_carry(2);</pre>
 end rtl;
六、综合、仿真结果及分析:
 1、RTL级电路综合:
                                                                                                                                                                                                               sum_o_1[0]
                                                                    un5_s_carry
                    a_i[1:0]
                                                                                                                                                                                                              sum_o_1[1]
                                                                                                                                                            n21_s_carry
                                                              un9_s_carry
                                                                                                              s_carry[1]
                                                                                                                                                               25_s_carry
                                                          un13_s_carry
                                                                                                                                                                                                               s_carry[2]
```

un29_s_carry

```
2、电路仿真
测试激励 Test Bench 代码
--模块名称: adder tb
--摘要提示:测试激励
--当前版本: 1.0.0
--模块作者:
--完成日期: 2018年9月19日
--内容提要:
--需要注意:
--取代版本:
--模块作者:
--完成日期:
--修改内容:
--修改文件:
-----
LIBRARY ieee;
USE ieee.std logic 1164.ALL;
ENTITY adder tb IS
END adder_tb;
ARCHITECTURE behavior OF adder_tb IS
  -- Component Declaration for the Unit Under Test (UUT)
  COMPONENT adder
   PORT (
      a_i : IN std_logic_vector(1 downto 0);
      b_i : IN std_logic_vector(1 downto 0);
      cin_i : IN std_logic;
      sum o : OUT std logic vector(1 downto 0);
      cout_o : OUT std_logic
     );
  END COMPONENT;
  --Inputs
  signal a i : std logic vector(1 downto 0) := (others => '0');
  signal b_i : std_logic_vector(1 downto 0) := (others => '0');
  signal cin_i : std_logic := '0';
```

```
--Outputs
  signal sum_o : std_logic_vector(1 downto 0);
  signal cout o : std logic;
  -- No clocks detected in port list. Replace <clock> below with
  -- appropriate port name
BEGIN
 -- Instantiate the Unit Under Test (UUT)
  uut: adder PORT MAP (
       a_i => a_i,
       b_i => b_i,
        cin_i => cin_i,
       sum_o => sum_o,
       cout_o => cout_o
      );
   -- Stimulus process
  stim proc: process
  begin
    -- hold reset state for 100 ns.
    wait for 100 ns;
    -- insert stimulus here
    a_i <= "01";
    b_i <= "10";
    cin i <= '1'; --sum=00;cout o=1
    wait for 100 ns;
     a_i <= "10";
    b_i <= "10";
    cin i <= '0'; --sum=00;cout o=1
    wait for 100ns;
     a_i <= "00";
    b_i <= "10";
    cin_i <= '1'; --sum=11;cout_o=0</pre>
     wait for 100ns;
     a i <= "11";
    b i <= "11";
```

```
cin_i <= '1'; --sum=11;cout_o=1</pre>
      wait;
   end process;
END;
仿真结果如下图所示:
Name
                       Value
▶ 💐 a_i[1:0]
                       00
  le cin_i
   cout_o
                                              图 6-1
                      Value
                                              图 6-2
                      Value
  a if1:01
   sum_o[1:0]
                                              图 6-3
                     Value
  b_i[1:0]
  sum_o[1:0]
  cout o
```

图 6-4

在图 6-1 中可以看出,当 a_i 为"00",b_i 为"00",cin_i 为'0'时,输出 sum_o 为"00",进位 cout_o 为'0'。即进位为 0,a = 0, b = 0, sum = 0+0+0=0。


在图 6-2 中可以看出,当 a_i 为"01",b_i 为"10" ,cin_i 为'1'时,输出 sum_o 为"00",进位 cout_o 为'1'。 即进位为 1,a = 1, b = 2, sum = 1+1+2=4。

在图 6-3 中可以看出,当 a_i 为"10",b_i 为"10",cin_i 为'0'时,输出 sum_o 为"00",进位 cout_o 为'1'。 即进位为 0,a = 2, b = 2, sum = 0+2+2=4。

在图 6-4 中可以看出,当 a_i 为"00",b_i 为"10" ,cin_i 为'1'时,输出 sum_o 为"11",进位 cout_o 为'0'。 即进位为 1,a = 0, b = 2, sum = 1+0+2=3。

七、FPGA 板级验证及结果分析 1、在工程中加入引脚约束文件,代码如下 ##模块名称: adder.ucf ##摘要提示: ##当前版本: 1.0.0 ##模块作者: ##完成日期: 20xx 年 xx 月 xx 日 ##内容提要: ##需要注意: ##取代版本: ##模块作者: ##完成日期: ##修改内容: ##修改文件: ##-----Net "cin i" LOC=P96; Net "a_i<1>" LOC=P97; Net "a_i<0>" LOC=P93; Net "b i<1>" LOC=P94; Net "b_i<0>" LOC=P91; Net "cout_o" LOC=P105; Net "sum_o<1>" LOC=P98; Net "sum_o<0>" LOC=P103;

综合之后生成 bit 文件烧进实验箱中观察到如下图所示的现象:










图 7-3

图 7-4









分心 台 佐
实验总结:
通过这次实验我学会了使用 ISE 软件建立一个完整的 EDA 工程,撰写一个简单的
VHDL 程序,并且能够通过 ISE 软件修改语法错误,编写测试激励(仿真代码),并且能
够对 VHDL 程序进行仿真调试,会编写引脚约束文件,能够用 ISE 软件生成.bit 文件,
并且学会使用 ISE iMPACT 将.bit 下载到 FPGA。

指导教师批阅意见:	
成绩评定:	
	指导教师签字:
	年 月 日
备注:	
- 1 极失力处场日式力索达器 可担据索	

- 注: 1、报告内的项目或内容设置,可根据实际情况加以调整和补充。
 - 2、教师批改学生实验报告时间应在学生提交实验报告时间后 10 日内。