В настоящита тема следва да бъдат представени режимите на работа и организация на паметта за IA-32 и Intel-64 архитектура. При теш даве архитектури (IA-32 и Intel-64) съществурат дав режима да даба са приземора – Real Mode (паритан още Real-Address Mode), като призеорите Pertina и Intel-64) съществурат (IA-32 и Intel-64) съществурат на се свътурат (IA-32 и Intel-64) съществурат три Регоссе Мосе. 3 предходати модел процесора работат в Real-Address Mode). В може до при при Регоссе объекта да съществурат (IA-32 и Intel-64) съществурат три режима за работа но организация на паметта, като и зарусуват въздража на вируатаната памет. В сътотъествия с голосъм модел (Ган Model) и Real-Address Mode (Мес III) рабо-14 и за разумитектурите IA-32 и Intel-64, съществурат три режима за работа и организация на паметта. такосъм модел (Ган Model), и Real-Address Mode (Мес III) рабо-14 и за разумитектурите IA-32 и Intel-64, съществурат три режима за работа и организация на паметта. такосъм модел (Ган Model), сетанизата памет. В съществурат объекта може да прамена съдържавател на посъще регистър, който соти въчалото на сътотъекта объекта на памета предоста предоста на памета памета предоста на памета предоста на памета предоста на памета памета памета предоста на памета на съдържавател на памета памета предоста на памета предоста на памета памета предоста на памета на памета памета памета на памета на памета памета памета на памета памета на памет

совают Разд — выпровняет qual Def предъедащие с везапото на всерия корол сестем на съставащия пъструкция съта вероправите, да съставащие предъедащие с предъедащие предъедащие с предъедащие постъедащие с предъедащие с предъедащие с предъедащие с предъ

Функцименталии типоне данни. Байтя представжая в последователни бита, започавани от вакой догически адрес. 
Битовете са померараци от до 7, 0 бит с най-макко значимате. 
[Монта представжая в доста произ съдъем об бит дого дого представжая в доста дого съдъем об бит дого съдъем об дого съдъе

битови інеден-и или байтове. С ММХ тектующие с ентальням, из измив денями заедни в 64 бита и преместени и мМХ регитера, принавт операцията на всички тах параслеви и защите измив денями тах в тимске защение по м м регитера, принавт операцията на всички тах параслеви и защите не измив денями тах в тимске защение предъяжите от день день тах параслеви и защите не участвение операция, както и колирането на постращите, модят и в байтове, опаставате и и истороже на операцияте, модят и в байтове, опаставате и и истороже на операцияте, модят и колирането на постращите, модят на постращите, модят и колирането на постращите, модят и колирането по старажение по перацияте, модят на старажение постращите, модят и колирането по старажение на представлява компъсков на пидиректия памени формы. 5) Disalgement — отвестването не сазадъзвятелено не старажение на вариращи голожания от байтове (мус., word, long). В <u>інвестрат на компости и компости и с поползва клю числова стойност от нариращи размери от байтове (мус., word, long). В <u>інстративним префикест</u> 1) Lock до модятов, бус. умог, long. В <u>інстративним префикест</u> 1) модят по подаслева на постращите на постращите на префикест размени и с питовани постращите на постращите при от произесова како ведебниварны полежение. 1 Lock префикест, от сильно време Кереа префикест на сталажение на префикест размени на преме до на постращите преме на постращите на бато време к размените на совет от сельно в на постращите на постращите. 1 могат по поражения на подраблящите в тогорожения с на постращите. 1 могат по поражение на совет от подат от подат на постращите на постращите на постращите. 1 могат на постращите на постращите на постращите н</u>

трябова да следва МояКМ байта или SIB байта, дло такъв съществува Immediate, Инструкциите могтя да зареждат стойноств в региструк цици та може да бъде част от инструкциите. В да извърждат таки информации та може да бъде част от инструкциите и под предерждат таки информации та може да бъде част от инструкциите и под предерждат до предвата до предвата до да извърждат таки информации та може да бъде част от инструкциите и под предвата да предвата до предвата да предвата д

вою страницирането с задействано. В такая случай, СКЗ полозная на происсора да намера РТП (Раде Тайе) Еспектору за тестриата заделя Регитария СКР се използява за защетен режим на дабота за контроляцие на редици операции, като поддражая на режим на виртуаленя 8086, задействане на входио/иходия прекъсвания и други.

В ядхитектурите IA-32 и Intel-64 са аграденя два механитма за организация на виртуалната памет — сегментная (едистатой) и страницирание (раделя). В така заречения защитен режим могат да се използват в давто задесами. При сегментнацита заресь че колучава от 16-обтов сегментен регитер в 32-обтов отвестване. Сегментнате из вказа пречения защитен режим могат да се използват в давто задесами. При сегментная за дамен да задесами прекъте с колучава от 16-обтов сегментен регитер в 32-обтов отвестване. Сегментнате из кода на программате 2 сегме за сегмен за дамин в задесами за пречения за дамин в кода на программате 2 сегме за сегме за сегмен, за дамин регитера за дамин — пожавки пичалото на четори сегментна за дамин. Регитегары х 26-обтов на висто с запижа отместването относно началото на четори сегментна за дамин. Регитегары х 26-обтов на висто с запижа отместването относно началото на четори сегментна за дамин. Регитегары х 26-обтов на висто с запижа отместването относно началото на стекови сегмент. Всеки от останалите 32-обтов общи веритегри може да се използва за задвавке на отместване пра даресами на дамин за накой сегментните за дамин. В защител регитера може да се използва задваваме на отместване пра даресами на дамин дамин за дамин

от даята случае с налице, зависи от биг, разположен в конгролици регистър СКО — този биг указва даян се използва странициране или не.

В архитектурите IA-32 и Intel-64 са вградени два механизма за организация на виртуалнята въмет — сегментания (сарпентайког) и странициране (пераци). В така върежения защител режам могат да се използват и даята месмантана за (сарпентайког) и странициране (пераци). В така върежения защител режам могат да се използват и даята месмантана за Архитектурите IA-32 и Intel-64 са пример за пределява архесна разкижник да ок СКО ретектара бигт у рабце с уставовен, то съедав, че освен сегментания се използва и странициране (экдементайког) да оказа за пределя на уставовен, то съедав, че освен сегментания се използва и странициране (экдементайког). В пределя на уставовен, то съедав, че освен сегментания се използва и странициране (экдементайког). В пределя на уставоват за пределя за страници. При този разка разка за траниция за страниция за страниция за страниция за страниция за страниция за страниция за стр

В архитектурите IA-32 и Intel-64 са вградени два механизма за организация на вирузалната памет — сегментация (вертельнатом) и странициране (Рація). В таки знаречения защитен режим могат да се използват и двата механизма за арресация. Межанизмът за сързаниране РАЕ (фумска) афекте сествол) и подража за 14 мета то двата у памет межанизма за арресация. Межанизмът за сързани регистра (ЕИ), които операциять эпиточная за СРОШЭ наструкция с възгама чрез СРОШЭ фазата РАЕ (пистият бит в регистра ЕИ), които операция этиточная за СРОШЭ наструкция с 2.) «Фазат РАЕ в упражлавщия регистра СРО двата РАЕ (пистия от 14 мета то 14 мета т

паблицата на каталота. Ибраннят ред задава съответния финически адрес на 2MB страница. 3/Описстване в страницата (битове от до 20) — съдържа се системнята териническия адрес на съответнята страница.

Задачата с единица работа, която процесорът може да разпредели, инпълня и прекрати. Задачата може да се сътот на извътвение на програма процек, компонент на остранизоната състема, прекъелане и т. и. Архитектурата ПА-32 передостана меспинам за задачата на постото на передостана меспинам за задачата ком друга. Въстата на съответна предостана меспинам за задачата ком друга. Въстата на съответна предостана меспинам за задачата на предостана меспинам предостана и пильянение на състемнето и състемнет за задачата. В развът на предостанат и пильянение на състемнето за системнето за системнето за системнето за системнето за системнето за пильянение на задачата. В развът на мистота действа за дътот за състемнето за пильянение на задачата. В развът на мистота действа за дачата на състемнето за пильянение на задачата. В развът за дачата на задачата и предоставнят място за съхраниване на марозадачатност. Так Мате Segment (ТSS) предостава месмантам за съвъряване на задачата. В развът състемот, на мастот дате за задачата. В сътот дате за задачата на задачата и предоставния състемния за сътотните за задачата състемнето за задачата. В състем за дате за задачата на задачата на задачата на задачата. В так за задачата на задачата на състемния за задачата на задачата на задачата. В так за задачата на задачата на състемния за задачата на задачата на задачата на задачата. В так за задачата на състемния за задачата на задачат

процесорат с бил задействан от таймер и този выд преклемые води до активиране на шанирация модул, който отново надвая комацья за задействание на процесора и польно саващря этопения.

В настоящить така че да и се польно и съща задена да се изължнам постояния.

В настоящат вема с посваю управлението на работнит на задените ильно-никально рекурска, изобразнявае в ливействот и физическо адресию пространство. Нипълнението на задена с называем дересорателно образнявае в ливействот об физическо адресию пространство. Нипълнението на задена с называем со струкра или процессора в съща на задена с на начална на начална с на начална на начална с на начална на начална с на начална с на начална с на начална с на начална на начална с на начална с на начална н

В настоящита тема е описана челната част (Front End) на въпрешната архитектура IA-32; устройство за предосклаване на преходите, устройство за изванявае на инструкциите и предварителна децифраная, инструкционен буфер и декодери. Наера е това, са праставати техники за поминавае на ефективността и таки селзиа, а насина макер» и микро-славане, траспровъд Челата част (Front End) на вътрешната архитектура на IA-32 с един от основните композителна притектура на IA-32 с един от основните композителна притектура на IA-32 с един от основните композителна притектура на IA-32 с един от основните композителна бигот да коти за пресъедване с развъзжан КОМ, с об микровара, войго съграна на притектура на IA-32 с един от основните на корпала да притектура на притек инструкции. При липса в ксипа за просъедиване в исполужения биноста установане с разположен ROM с мироода, който съзравав мироспоращие на компоските испускува испускаване и предусма и пот на пресъедиване прави указанел ком должно до

дотная, посредством която се постива появшавание на сфективността на планичение на входа и изхода от процедурафувация.

В настоящита тема с отвежна <u>(планиващита част (Ехессийно Соке) на въпремията футка (Ехесийно Соке) на въпремията футка (Ехесийно Соке) на въпремията дота (Ехесийно Соке) на въпремията (Ехесийно Соке) на вътремията (Ехесийно Соке) на преправеля и въстоя съделя от на бросняте сомпозивати футка (Ехесийно Объемията (Ехесийно Сокийно Сок</u>

вые трукцията се чельновава в в звасе от праменяте измълнятеления устройства. Пораци превъегоуването на регистрипе, операцият се челет от общица физически регистрипе, операцият се челет от общица физически регистрипе, операцията пред тот общица физически регистрипе, операцията пред тот общица физически регистрипе, операцията пред тот общеца физически регистрипе, операцията притистерува 1.4-32 с превърждава (туркда доставателе) да разреждения и притистрите пред тот общеца п

В настоящита тема е опясана <u>организацията на кени-вамства</u> зареждане и запомняне, догика за предварително иналичанае на данни и инструкции в L1 и L2 кени, иппреварващо четеле и запазване на консистентността. <u>Кени-вамства</u> представлява щамет с мактах капишитет и <u>бързофействае, сравнимо с гова на процесора и го-ваково от това на 011. Първопачанно кени-вамства бита съставена само от едно нию, а в дисино време пма три инва – L1 (най-малка обем и выбъголяма скорост), 12 (среден по толомняв обем и скорост) и 12, (с вай-толяма скорост). Тез и нява-пайта съдата предостава и най-изках събем и най-изках скорост). Тез и нява образуват фератули на кени-вамства. <u>L1 темпят се намира в пропесора</u> и ср разделен на две исванятели чтел — в съцита се запазвата инструкция, в а груатта — дании <u>12 състава</u>, също се намира в процесора, в пътажка с <u>11 състава, ко</u>йто с запазвата инструкция, в а груатта — дании <u>12 състава</u>, също се се манара в процесора, в пъдължа с <u>11 състава, ко</u>йто с запазвата инструкция, в а груатта — дании <u>12 състава съ състава съ състава съ състава съ да съвъзвата съ запазвата инструкция, в а груатта съ запазвата инструкция в а груатта съ запазвата инструкция, в а груатта съ запазвата инструкция в агруатта съ запазвата инструкция в запазвата и запазвата и пътажа и примесста от димажество от димаже (писле Възгарама съ състава запазвата и запазвата и пътажа съ запазвата изменения на предежда и запазвата и запазвата и пътажа и присъстава и запазвата и пътажа на присъстава на приместа от димаже (пр. 12 състава на предесора и запазвата и запазвата и запазвата и пътажа на приместа от димаже на предесора и на предежда на преде</u></u> образуват Вередкия на всет-виметть. L1-кента се намира в процессора не раздежен на две искванствия части — в съртита се 
запазата из другиция в за другата — дания 12-кента — само се намира в процессора, вы в процессора должна от 
другиция в за другата — дания 12-кента — дания

вывления в деньи въссии в седин вомен поможе да не присътения в оперативнет измет понест тум поможение с дання может може да не присътения с поделжения памет.

В настоящита тема следва да бъдат разгледани миютожденение процессори с предуставнет и поделжения памет.

В настоящита тема следва да бъдат разгледани миютожденение процессори с предуставнет и принцип на НТ. Мултикарените структури са предуставнет в процессори с пеней по да да по да да по да да по да да по да да по да да по да по

размера на крислал в случая с не довече от 1700, дописактурния сталуе на всема лическа процессу състражащих по цвограмию достаните регистриту, управляващите регистри и регистрите на програмируемия за прекъеване. Всема полтически процесор разполага със свой собствен контролер за прекъеване, като прекъс даден долически процесор се обработата ексклуациямо от собствения контролер за прекъеване. Полтическите -ползват общо всички ресурси на физическия процесор като изпълнителни устройства, кешове, управляващи шини

даден догинески процессор ез обработват екскнунивы от собствения контролер за предъедани. Логические процессор като инпълнителни устройства, кеннове, управляюща догива и инпълнителни и предъедания и инключениять дексторы. Табляна на предъеданиять и предъеданиять и инключениять дексторы догивания и примента и предъеданиять и инключениять дексторы догивания и примента и предъедания и инключениять достойстве, устройстве, устройств

В настоящата тема следва да бъде представен АРІС: предназначение, структура на локален контролер и обработка на локалните и междупроцесорните препъсвания. Сцел да се замени двойката контролери на прекъсвания 2259, intel създват усъвършенстван трогорожносуми монгроляю; на прекъсвания (Абиалсей Ргогратмари и соттоте — Арто, като първить процесор са продежности процесор са продежности процесора до продежности процесора продежности процесора структура и получава междупроцесоры, от вървения източници и/или от кохрумо/ихходими АРС (или дриги въвшени котероперя за прекъсвания и ти изгращи към гориссорносто ладо за обработка. 218 милтероцесорност одро за обработка. 218 милтероцесорности състемва. АРС катора прекъсвания и томучава междупроцесорности състемва до прекъсвания и томучава прекъсвания и получава прекъсвания до прекъсвания могта дъбъдуп (инпример разгределяние на работики процес между николию процессора. Закрам/ихходния АРС е чида тот състемния чилсет на Intel Соковната и да ги предвает на локалния АРС като състемния чилсет на Intel Соковната и да ги предвает на локалния АРС като състемния импети де предвает на локалния АРС като състемния импети де предвает на локалния АРС като състемния импети де предвает на локалния АРС като съобщения за прекъсвания състемния импети де предвает на локалния АРС като съобщения за прекъсвания състемния импети де предвает на локалния АРС като съобщения за прекъсвания. Сека и тому потруктура на предъежните де прекъсвания стем до предъежните прекъсвания стем достем де предъежния де предъежните де прежъсвания де предъежните на премъежните де предъежните де предъежните

В настоящата тема огода за бъде представена системната и АРІС магистрала: арбитраж, сигнализация на преискавния и протоко за обмен на съобщения, обработих Следат общи сведения за системната магистрала из АРІС магистрала. Под подискроите 6 в и Рептия, подкро-изходния ПРС и мозлиния ПРС осъществавет за за АРІС магистрала. По за Оргона за преискавния АРІС магистралата за изпращане и получаване на междупроцесорон съобщения за преискавния. АРІС магистралата и съобщения за системната магистрала. В мозначител АРІС магистралата и съобщения за системната измеждупроцесорите съобщения за преискавна АРІС магистралата и съобщения за преискавна по нея, са невидими/прозразни за собрукера и не се каксифицират като архитектурни. При процесорите съобщения за преискавната магистрала. Водно/изходната АРІС изпраща заями за преискавне към процесорите, сързани със исстемната шина посредством сързавата джирето бито състемната измен съобщения за преискавне между познания АРІС и вързавати крен състемната вижнострала и АРІС магистралата. Когато инклюза оказания сързания със исстемната вижнострала и АРІС магистралата. Когато инклюза преизка на объекто вътова за се определи редат на катарацане и купраления състемната вижнострала и АРІС магистралата. Когато инклюза показания АРІС и вързавати състемната вижнострала и АРІС магистралата. Когато инклюза пътежната измеждупроцесорите съобщения за преискавне и при процесорите съобщения за преихсавне по системната шина, се възата изтолзавне на <u>арбитрации на шината, за да</u> се определи редат на катарацане и купраления междупроцесорите съобщения за преихсавни дината, за да се определи редат на катарацане и купраления междупроцесорите съобщения за преихсавните за при процесорите съобщения за преихсавне по состемната шина, за да се определи на катарацане и купраления междупоцесорите съобщения за преихсавните за се определи на койт кома се управлявата междупроцесорите съобщения съобщения за преихсавните за дътовата и съобщения за съобщения съобщения за се определи на койт съобщения съобщения съобщения