

В историята тук следва да бъде разглеждано адресирането по инструкции за IA-32 и Intel-64 архитектура. Приравняването е разглеждано адресирането по операциите за архитектура IA-32. Формирането на 32-битовия адрес става по следния начин: При адресиранта на IA-32 процесорен набор инструкции данна инструкция може да оперира върху нула или един байт данни. В зависимост от формата на инструкцията данните могат да бъдат адресирани по един от следните начини: 1) В инструкции (immediate operand) 2) В регистър (EAX, EBX, ECX, EDI, ESI, EDI, ESI или EBP при 32-битови операции; AX, BX, CX, DX, SI, DI, SP или BP при 16-битови операции; AH, AL, BH, BL, CH, CL, DH, CH или DI при 8-битови операции; сегментен регистър, който EFLAGS регистър за флагови операции) Достъпът до операциите в инструкциите в регистър е адресиран по 32-битовия регистър. В инструкциите с имедийтни данни данните трябва да бъдат извлечени от паметта. Непосредствените операции (Immediate Operands) някои инструкции използват информация от самата инструкция като едни (икой ил 2) от операциите. Такава операция се нарича immediate operand. Операцията може да е 32, 16 или 8 бита. Например: **SHR** **register**, 2. Едни байт от инструкцията съдържат 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024, 2048, 4096, 8192, 16384, 32768, 65536, 131072, 262144, 524288, 1048576, 2097152, 4194304, 8388608, 16777216, 33554432, 67108864, 134217728, 268435456, 536870912, 1073741824, 2147483648, 4294967296, 8589934592, 17179869184, 34359738368, 68719476736, 137438953472, 274877906944, 549755813888, 1099511627776, 2199023255552, 4398046511104, 8796093022208, 17592186044416, 35184372088832, 70368744177664, 140737488355328, 281474976710656, 562949953421312, 1125899906842624, 2251799813685248, 4503599627370496, 9007199254740992, 18014398509481984, 36028797018963968, 72057594037927936, 144115188075855872, 288230376151711744, 576460752303423488, 1152921504606846976, 2305843009213693952, 4611686018427387904, 9223372036854775808, 18446744073709551616, 36893488147419103232, 73786976294838206464, 147573952589676412928, 295147905179352825856, 590295810358705651712, 1180591620717411303424, 2361183241434822606848, 4722366482869645213696, 9444732965739290427392, 18889465931478580854784, 37778931862957161709568, 75557863725914323419136, 151115727451828646838272, 302231454903657293676544, 604462909807314587353088, 1208925819614629174706176, 2417851639229258349412352, 4835703278458516698824704, 9671406556917033397649408, 19342813113834066795298816, 38685626227668133590597632, 77371252455336267181195264, 154742504910672534362390528, 309485009821345068724781056, 618970019642690137449562112, 1237940039285380274899124224, 2475880078570760549798248448, 4951760157141521099596496896, 9903520314283042199192993792, 19807040628566084398385987584, 39614081257132168796771975168, 79228162514264337593543950336, 158456325028528675187087900672, 316912650057057350374175801344, 633825300114114700748351602688, 1267650600228229401496703205376, 2535301200456458802993406410752, 5070602400912917605986812821504, 10141204801825835211973625643008, 20282409603651670423947251286016, 40564819207303340847894502572032, 81129638414606681695789005144064, 162259276829213363391578010288128, 324518553658426726783156020576256, 649037107316853453566312041152512, 1298074214633706907132624082305024, 2596148429267413814265248164610048, 5192296858534827628530496329220096, 10384593717069655257060992658440192, 20769187434139310514121985316880384, 41538374868278621028243970633760768, 83076749736557242056487941267521536, 166153499473114484112975882535043072, 332306998946228968225951765070086144, 664613997892457936451903530140172288, 13292279957849158729038070602803456, 26584559915698317458076141205606912, 53169119831396634916152282411213824, 106338239662793269832304564822427648, 212676479325586539664609129644855296, 425352958651173079329218259289710592, 850705917302346158658436518579421184, 1701411834604692317316873037158842368, 3402823669209384634633746074317684736, 6805647338418769269267492148635369472, 13611294676837538538534984297270738944, 27222589353675077077069968594541477888, 54445178707350154154139937189082955776, 108890357414700308308279874378165911552, 217780714829400616616559748756331823104, 435561429658801233233119497512663646208, 871122859317602466466238995025327292416, 1742245718635204932932477990050654584832, 3484491437270409865864955980101309169664, 6968982874540819731729911960202618339328, 13937965749081639463459823920405236678656, 27875931498163278926919647840810473357312, 55751862996326557853839295681620946714624, 111503725992653115707678591363241833429248, 223007451985306231415357182726483666858496, 446014903970612462830714365452967333716992, 892029807941224925661428730905934667433856, 1784059615882449851322857461811869334867712, 356811923176489970264571492362373866973504, 713623846352979940529142984724747733947008, 1427247

В системата тази схема да бъдат разглеждани формати на инструкциите в IA-32e режим на работа и използването на REX предфиксори. Дадени са примери за декодиране на инструкции в IA-32e режим на работа с помощта на дефинирането на операционните кодове чрез битови инструкции да извърши. 2) **Decode**: Операцията може да бъде един или повече бита (до три бита). 3) **ModRM байт**: не е задължителен и найновата може да съдържа част от ороде (кодът на операцията). 4) **SIB байт**: не е задължителен и представява комплексни инструкции паметти форми. 5) **Displacement**: относително не е задължителен и съществено с вариация голямо значение (short, long). 6) **Immediate**: абсолютна стойност, която може да бъде използвана директно за адресирация или за вариращ размер от 8 до 32 бита. 7) **Instruction prefixes** (**Instruction Prefixes**): Те не са задължителни и се използват когато на основното поведение на инструкцията не достига функционалност. Има четири типа префикси: 1) Lock and Repeat; 2) Segment Override; 3) Operand Size; 4) Address Size. Всяка инструкция може да има до 4 префиса и всеки префикс не трябва да бъде използван два пъти, повече може да се използва комбинация от префиси. Например сегментния префикс **Segment Override** може да бъде използван само веднъж за писане. Използва се с множество техники за симулировка на кода. **Repeat prefixes** са замислени да бъдат от същия тип код префикс, така че инструкцията да може да има само Lock или Repeat, не и двата префиса по едно и също време. Repeat префиксите се използват само със string инструкции които поддържат този префикс. Има две генерални формата за използване на префиси: **Prefixes before ModRM** и **Prefixes after ModRM**. В първия вариант префисите се смесват свободно по подредбата на инструкцията. Всички регистери са общо, независимо кой съответен код по подразбиране. Например SS за ESP, DS за BX, и т.н. **Operand Size Override** е отговорен за смяната на размера на операционата. Това означава, че ако даден код не изпълнява в 32 бита адреса и този префикс се използва, тази инструкция ще се изпълни като 16 бита инструкция. **Address Size Override** работи като префикс **Operand Size**, но въвежда операционния адрес в 32 бита вместо на 16 бита. **Lock prefix** е използван за блокиране на данни в кеша. **Segment override** префиксът позволява да се избере сегмент за адресиране на операционата. Например при модул на декодиране по подразбиране – 16-битов! MOV EAX, BX // зареждане на операционата с 16 бита, повикане AX и BX са 16 бита регистри MOV EAX, EBX // 32 бита. MOV EAX, [EBX] // EAX 32 бита, така че се четат 32 бита код в паметта. Но тух MOV [EBX], 5 // Висок се декодираше – не се вземат размерът на операционата. Защото тази инструкция е само една асемблерова команда, която не операционата. **Opcode** Когато в инструкцията няма код за операционата, тогава кодът може да дефинира самата инструкция. Голямата част на операционата работи от 1 до 4 бита. Този състав може да включва и още 3 бита от REX полето от ModRM байта. **ModRM** Някои инструкции изискват **ModRM байт**, за да специфицират формата на операциите. При някои други инструкции използват на операционите състави ясни предварително от техния код на операционата и те не нуждаят от **ModRM байт**, за да се специфицират. **ModRM байт** не е задължителен, защото той може да бъде използван само за инструкции, които имат нужда от него. **ModRM байт** е задължителен за операционите, но тези типови бита могат да бъдат разширени по някакъв начин, например да има immediate операнд или сложен начин за образуване на ефективния адрес. Ролата на **ModRM** ба да дефинира дали са необходими SIB байт, immediate операнд или отсъствие. По този начин той допълнително дефинира регистрите, които се използват, в зависимост от типа на операцията. **ModRM байт** може да бъде използван и за указване на адреса на операционата, който съдържа тези полета. Той не е задължителен и ако не се използва, трябва да бъде след MODRM байта. SIB привидно ефективния адрес по-изразителен и на такъв начин се използват по-малко инструкции, за да се изчислят по-сложни адреси. Форматът се представя като [INDEX+SCALE + BASE]. **Отсъствие** (**Displacement**). Отсъствието не е задължителен компонент, а може да бъде използвано, ако само R/E кодът позволи. Размерът на относителното варираще може да бъде 2, 4, 8, 16, 32 бита. **Scale factor** е използван за определяне на множителя, който умножава базата на SIB байта, ако такъв съществува. **Immediate** Инструкциите могат да зареждат стойности в регистри или да използват протото число, а за да извършат други операции. За да не зареждат тази информация тя може да бъде част от инструкцията. При IA-32e архитектурата съществува така наречен REX префикс. Той позволява следното: 1) Изпълнение на допълнителни регистри с общо предназначение и XMM-регистрите. 2) Използване на 64 бита регистрови операционци.

[illegible][illegible]

В архитектурах IA-32 и Intel-64 за адреси да механизми за организация на виртуалната памет – сегментация (segmentation) и страниране (paging). В така наричания страничен режим могат да се използват и двата механизма за адресиране. При архитектурите за адресиране на 4 GB използва адресно пространство са необходими 2<sup>9</sup> страници. Адресирайки IA-32 с помощта на странично адресиране, програмистът може да получи достъп до всички 4 GB установено в системата, което е особено сегментация се използва и страниране (segmentation and paging). Линейният адрес се дели на четири CN (Catalog Number), PN (Page Number), Page Offset. В паметта има списък от 4KB каталога (каталогът съдържащи линиите), в който са запазени адресите на останалите 1024 каталога в паметта. Той се състои от 1024 реда съдържащи линейни адреси. Десетте бита в адреса, означени с CN пределят с кой ред в каталога (entry) на каталогите се свързва конкретна линия. Числото в каталога на тази линия се запазва в страницата за страниране. За всяка страница в каталога се намирам на произволно място в паметта и всеки от тях е по 4KB, т.е. отговарят се 2 на степен 20 страници. Всяка страница е по 4 KB, което прави точно 2 на степен 32 байта (което е цялото адресно пространство в 32-битовата машина). В режими на сегментация и страниране получаване 33-битовия линейен адрес. Първите 10 бита от него (CN+PN) определят страницата в каталога, а останалите 22 бита (PO) са битове за страниране. Последните 2 бита са добавят към начинаещ адрес на каталога (записан в CR3). Ако строителен бит на реда в каталога (entry) (P = 1 (следователно present), значи че съществува каталог в паметта, който се сочи от реда в каталога (entry). В такъв случай се взимат младшите 20 бита от реда в каталога (entry), добавят им се 12 нули отдясно (= началният адрес на страницата се намира на 4096) и се прибавя стойността на модела PN, умножена по широчината на реда в каталога (entry) (4 bytes). Тези резултати образуват физически адрес на страницата. След това се добавят битове за страниране, които са изчислени по формулата: Физически адрес + Битове за страниране \* 4096. Така се получава действителния адрес на страницата.

1. Последните 20 бита на реда в каталога (entry) съдържащи линейни адрес на страницата, а физическият адрес на нейното начало се получава, като отвомя към тези 20 бита прибавим 12 нули отдясно и се прибавят 12-битовият offset. Това е реалният адрес в паметта. Този метод използва 4KB волево пространство от обикновеното странично адресиране (CR3 + 4KB) и позволява използването на странично адресиране при адресиране на адресираща машината с 32-битов адресно пространство. При този метод олимпиамата по-горе осем страници адресиране не работят без промяна на младшия диапазон е представена страничната преадесия при 4MB размер на страниците. Освен изброените данни на страницата преадесия, съществуваш възможност за смесване на представените две схем – с размер на страниците 4KB и 4MB, съответно. Предимството на виртуалната адресация пред сегментацията във връзка с процесите е следното: когато се създава нов процес, той трябва да бъде предоставен с необходимостта от адресиране, независимо дали адресираме със смеси адреси адресиране всичко основано изстоява в паметта и всички програми работят във виртуален адресно пространство. Предимство на двуестранна адресация на IA-32 и Intel-64 архитектурите пред обикновеното страниране е, че смятаня на двустранен процес води до смяна на каталога (entry) в главния каталог (който е само 4 KB) вместо смяна на десетки страници. Недостатъкът на двустранна адресацията е, че адресиране на страници адресираме се правят от DLR – бита в кей-панела. Тези адреси не се приемат директно-логическото устройство, а от специални малки модули.

[illegible][illegible]

В настоящата тема по-нататък упорително на работата на задачите: изпълнение, приемане, влагане, ресурси, изобразяване в линеен и физически адресно пространство. Изпълнението на задача се отличава от софтуера или процесора по един от следните начини: 1) Явно извикване на задача CALL инструкция; 2) Явно прекъсване на текущата задача чрез JMP инструкции; 3) Пасивно извикване (от процесора) на задачи за пресмятане /Нова задача е създадена и започнала да работи, но не е получавала никакви данни от програмиста (IRET инструкции), когато е регистрирана EFLAGS има стойност 1. Всички изброени методи за назначаване (dispatching) на изпълнение на задача дефинират съответната задача със сегментен селектор, който сочи към TSS-gate, или към TSS на тази задача. При назначаване на задача за изпълнение чрез CALL или JMP инструкции, селекторът на инструкцията може да избере или да получи адреса на началото на задачата, а при IRET инструкции – адреса на края на задачата. В случаите на изключване, IDT на пресканоето или изключено трябва да съдържа TSS-gate, който от своя страна да съдържа селектора на TSS на задачата, обработвана текущо или изключена. Когато бже назначено изпълнението на дадена задача, става автоматично прекъсването между текущо изпълняваната задача и новоназначената задача за изпълнение. Ако текущо изпълняваната задача (изпълняватата задача) е свързана за изпълнение новоназначената задача, сегментният селектор на инструкцията за прекъсване ще бъде равен на сегментния селектор на задачата, която е прекъсната ("link back") към извършаваната задача. Прекъсването към дадена задача се осъществява в един от следните "четири случая": 1) Текущата програма, задача или процедура изпълнява JMP или CALL инструкции към TSS дескриптора в GDT на дадената задача; 2) Текущата програма, задача или процедура изпълнява JMP или CALL инструкции към TSS-gate на дадената задача; 3) Текущата задача е прекъсната от процесора с помощта на IDT4T descriptor; 4) Текущата задача е прекъсната от процесора с помощта на IDT4T descriptor. При условие че флагът NT в регистра EFLAGS има стойност 1. При прекъсването към друга задача, състоянето на средата, в което се изпълнява текущата задача (състояние на задачата или още контекст на задачата) се запазва в TSS и изпълнението на задача се прекъсва за всякаква продължителност от време. След това информацията за предстоящата за изпълнение задача се зарежда в процесора и нейното изпълнение започва отново. Задачата, която е прекъсната, може да бъде възобновена по-късно. Във всеки случай, ако контекст, който се използва, за да се укаже дали изпълнението на дадена задача е възможно в изпълнението на друга задача, тоест, дали е наличие влагане на задачи. За тази цел се използва флагът NT в регистъра EFLAGS, като при наличие на такъв влагане, в полето в TSS на текущата задача, което съдържа връзка към предходната задача, се записва TSS селекторът на задачата, в която е възможно текущата. При това, възможно е за една няколко нива на влагане, които при необходимост могат да бъдат използвани за възстановяване на оригиналното състояние на системата. Например, ако първоначално няма влагане, а не на някое от по-високите. Ресурсите (ресурсиво, повторно извикване на задача) е желателна ситуация. Тази ситуация се случва, тъй като TSS позволява съхраняване само на един контекст за всяка задача и поради това, при ресурсивно (повторно) извикане на дадена задача, би довело до загубване на съществуващия контекст на задачата. За да се избегне загубата на контекста на задачата, когато се извика дали дадената задача е в реален "JWS", тоест дали се намиря във все още неизпълнен процес на изпълнение. Използването на задачите в линеен и физически адресно пространство става по един от следните два начина:

1)Използване на сподолено адресно пространство между всички задачи. Когато механизъм за страниране не е задействан, това е съществуваша възможност. При това положение, всички линейни адреси се изобразяват в един и същи адресен диапазон, който е адресацията на страниците. Това означава, че всяка задача получава своя собствена изобразяването на страници на страниците, които са адресацията на страниците. Тъй като употребата на адресацията се зарежда при всяко прекъсване на задача и е възможно да има различни каталоги на страници.

[illegible][illegible][illegible][illegible][illegible][illegible]

В настоящата тема следва да бъде представен АРiС: предназначение, структура на локален контролер и обработка на локалните и междупроцесорните прекъсвания. С цел да се замени двойката контролери на прекъсванията 8259, Intel създават усъвършенстван програмруем контролер на прекъсванията (Advanced Programmable Interrupt Controller – АРiС), като първият процесор с вграден АРiС е Pentium. Предназначението на АРiС е да изпълнява две основни функции в процесора:1)Получава сигнали за прекъсване от процесора, от вътрешни източници и/или от входно/изходния АРiС (или други външни контролери за прекъсвания) и ги изпраща към процесорното ядро за обработка. 2)В междупроцесорна система, АРiС изпраща и получава междупроцесорни съобщения за прекъсвания (PI) към и от останалите IA-32 процесори, свързани към системната шина. Тези съобщения за прекъсвания могат да бъдат използвани за разпространяване на прекъсванията между процесорите в системата или да изпълняват други функции (например разпределяне на работния процес между няколко процесора). Входно/изходния АРiС е част от системния чипсет на Intel. Основната му функция е да получава външни прекъсвания от системата и свързаните към нея входно/изходни устройства и да ги предават на локалния АРiС, като съобщения за прекъсване. Освен това, в мультипроцесорни системи, входно/изходния АРiС предоставя механизъм за разпространяване на външните прекъсвания към локалните АРiС на избрани процесори или групи от процесори, свързани към системната шина. След като локалният АРiС изпрати прекъсване за обработка към процесорното ядро, с което е той (локалният АРiС) е свързан, процесортът използва съответните механизми за обработка на изключения и прекъсвания, за да ги обработи. Следва преглед на структурата на локалния АРiС. Всеки локален АРiС се състои от АРiС регистри и свързан с тях хардуер, който управлява предаването на изключенията към процесорното ядро и генерирането на междупроцесорни съобщения за прекъсвания. Стойностите на регистриите АРiС може да бъдат четени и променени чрез инструкцията MOV. Локалният АРiС може да получава прекъсвания от следните източници: 1)Локално свързани входно/изходни прекъсвания. Тези прекъсвания произлизат от устройства, които са свързани директно с изводите за прекъсвания на процесора (pins UNTO и UNTI). 2)Външни входно/изходни устройства. Тези прекъсвания произлизат от входно/изходни устройства, които са свързани с изводите за прекъсвания на процесора с помощта на не програмиран брояч. 3)Прекъсвания, произлизащи от брояч за проследяване от входно/изходната АРiС към един или повече IA-32 процесора в системата. 3)Междупроцесорни прекъсвания. IA-32 процесортът може да използва механизма за междупроцесорни прекъсвания, за да прекъсне при необходимост дейността на друг процесор или група от процесори, свързани към системната шина. Този механизъм се използва за софтуерни прекъсвания, пренасочване на прекъсвания и други цели. 4)Прекъсвания, генерирани от АРiС таймера. Локалният АРiС таймер може да бъде програмиран да изпраща локални прекъсвания към свързания с него процесор, когато се изпълни зададена стойност на не програмиран брояч. 5)Прекъсвания, произлизащи от брояч за проследяване на производителността. АРiС на процесорите Pentium 4, Intel Xeon и P6 предоставят възможност за подаване на прекъсвания към процесора, към който са свързани, когато се получи препълване на брояч за проследяване на производителността. 6)Прекъсвания от температурния сензор. Процесорите Pentium 4 и Intel Xeon предоставят възможност да изпращат прекъсвания към себе си, когато вътрешният им температурен сензор установи достигане на критична температура. 7)Прекъсвания, произлизащи от АРiС външния регистър. Когато бъде изпълнено някое условие за грешка в локалния АРiС (например опит за достъп до несъществуващ регистър), АРiС може да се програмира да изпрати прекъсване към процесора, към който той е свързан. Прекъсванията 1, 4, 5, 6 и 7 са локални прекъсвания и тяхната обработка се извършва по следния начин. Локалният АРiС изпраща прекъсването към процесорното ядро чрез използване на специален протокол, който се задава чрез група АРiС регистри, наричани с общото име локална векторна таблица. За всеки източник на прекъсване се отделя по един ред в нея, което позволява за всеки такъв да се използва отделен протокол. Прекъсванията 2 и 3 – от външни входно/изходни устройства и междупроцесорните прекъсвания се обработват чрез механизма за обработка на междупроцесорни прекъсвания (PI). При междупроцесорните прекъсвания всеки от процесорите може да генерира междупроцесорно прекъсване чрез програмиране на управляващия регистър на прекъсванията (ICR) в локалния АРiС. При операция запис в ICR се генерира PI съобщение и се предава по системната шина (при процесорите Pentium 4 и Intel Xeon) или по АРiС шината (при процесорите Pentium и P6). PI може да се изпрати до останалите IA-32 процесори в системата или към процесортът, поддал прекъсването. При получаване на PI, локалният АРiС автоматично обработва съобщението, използвайки информацията, включена в съобщението) и го предава към съответния процесор, за да бъде обслужено.

В настоящата тема следва да бъде представена системната и АРiС магистрала: арбитраж, сигнализация на прекъсвания и протокол за обмен на съобщения, обработка. Следват общи сведения за системната магистрала и за АРiС магистралата. При процесорите P6 и Pentium, входно/изходният АРiС и локалният АРiС осъществяват взаимодействие помежду си чрез АРiС магистрала. Локалният АРiС използва АРiС магистралата за изпращане и получаване на междупроцесорни съобщения за прекъсване. АРiС магистралата и съобщенията, предавани по нея, са невидими/прозрачни за софтуера и не се класифицират като архитектури. При процесорите Pentium 4 и Intel Xeon, както и при следващите процесори, входно/изходната АРiС ( посредством архитектурата xAPIC) и локалният АРiС осъществяват взаимодействие помежду си чрез системната магистрала. Входно/изходната АРiС изпраща заявки за прекъсване към процесорите, свързани със системната шина посредством свързващ хардуер bridge hardware), който е част от чипсета (chipset) на Intel. Този хардуер генерира действителните съобщения за прекъсване, които се предават към локалните АРiС. Междупроцесорните съобщения за прекъсване между локалните АРiС се предават директно по системната шина. Следва преглед на арбитража при системната магистрала и АРiС магистралата. Когато няколко локални АРiС и входно/изходния АРiС изпращат междупроцесорни съобщения за прекъсване и други съобщения за прекъсване по системната шина, се налага използване на арбитража на шината, за да се определи редът на изпращане и управление на съобщенията за прекъсване. При процесорите Pentium 4 и Intel Xeon, локалните и входно/изходният АРiС използват механизма на арбитража, дефиниран за системната шина, за да се определи редът, в който се управляват междупроцесорните съобщения за прекъсвания. Този механизъм е неархитектурен и не може да бъде управляван от софтуера. При фамилията процесори P6, както и при процесорите Pentium, локалните АРiС и входно/изходната АРiС използват механизма за АРiС арбитража, за да бъде определен реда, според който се управляват междупроцесорните съобщения за прекъсвания. При тези процесори за всеки локален АРiС се определя арбитражен приоритет от 0 до 15, който входно/изходният АРiС използва при арбитража, за да определи на кой локален АРiС да бъде предоставен достъп до АРiС магистралата. Локалният АРiС с най-висок приоритет за арбитража винаги получава достъп до магистралата преди всички останали локални АРiС. След завършване на един арбитражен цикъл, получивши достъп до АРiС магистралата локален АРiС намалява своя приоритет на 0, а всеки от останалите локални АРiС увеличава своя приоритет с единица. Текущият приоритет за арбитража на всеки локален АРiС се съхранява в четири бита ID регистър (Arb ID), прозрачен за софтуера. По време на операция "reset", този регистър се записва в АРiС ID (който се съхранява в локалния АРiС ID регистър). Прекъсването INIT може да се използва за ресинхронизиране на арбитражните приоритети на локалните АРiС чрез връщане на стойностите на Arb ID регистъра на всеки от тях към тяхната текуща АРiС ID стойност. (Забележка: При Pentium 4 и Intel Xeon процесорите не съществува Arb ID регистър.) Следва описание на процеса на обработка на прекъсвания (включително протоколът за обмен на съобщения) след получаване на сигнализация за прекъсвания. При локални прекъсвания обработката се извършва по следния начин. След сигнализация за прекъсване, локалният АРiС изпраща прекъсването към процесорното ядро чрез използване на специален протокол – протокол за обмен на съобщения – който се задава чрез група АРiС регистри, наричани с общото име локална векторна таблица. За всеки източник на прекъсване се отделя по един ред в нея, което позволява за всеки такъв да се използва отделен протокол. Прекъсванията от външни входно/изходни устройства и междупроцесорните прекъсвания се обработват чрез механизма за обработка на междупроцесорни прекъсвания (PI). При междупроцесорните прекъсвания всеки от процесорите може да генерира междупроцесорно прекъсване чрез програмиране на управляващия регистър на прекъсванията (ICR) в локалния АРiС. При операция запис в ICR се генерира PI съобщение и се предава по системната шина (при Pentium 4 и Intel Xeon) или по АРiС шината (при Pentium и P6). PI може да се изпрати до останалите IA-32 процесори в системата или към процесортът, поддал прекъсването. При получаване на PI, локалният АРiС автоматично обработва съобщението, използвайки информацията, включена в него и го предава към съответния процесор, за да бъде обслужено. При Pentium 4 и Intel Xeon обработката на прекъсвания от локалния АРiС се извършва по следния начин: 1. (Само при междупроцесорни прекъсвания.) Ако прекъсването е междупроцесорно, се определя дали той е получател; ако е, съобщението се приема. 2. Ако прекъсването е MMX, SMX, INIT, EXINIT, INIT или SPI, прекъсването се изпраща към съответния процесорно ядро. 3. Ако е от друг вид, установява се съответен бит в IRR. 4. При няколко прекъсвания, те се подават едно по едно към процесора. 5. Когато едно прекъсване е било изпратено към процесора за обработка, нейното завършване се указва чрез инструкция в кода за обработка на прекъсванията, която записва съответна стойност в регистъра (EOI). При P6 и Pentium обработката на прекъсвания от локалния АРiС се извършва по следния начин: 1. (Само при междупроцесорни прекъсвания.) Ако прекъсването е междупроцесорно, се определя дали той е получател; ако е, съобщението се приема. 2. Ако прекъсването е MMX, SMX, INIT, EXINIT, INIT или SPI, прекъсването се изпраща към съответния процесорно ядро. 3. Ако е от друг вид, се търси свободен слот в една от двете опашки в IRR и ICR регистриите. Ако има свободен слот, поставя прекъсването в него, а ако не – отхвърля и изпраща обратно заявката за прекъсване. Стъпка 4 и 5 са същите като при Pentium 4 и Intel Xeon.