

Projeto com Circuitos Reconfiguráveis

Aula 8 — Projeto lógico sequencial Máquinas de Estados Finitos

Prof. Daniel M. Muñoz Arboleda

Novembro de 2012



Revisão Máquinas de Estados

Tipicamente incluem:

- Pelo menos dois processos (um deles controla o *clock*)
- Sentenças IF THEN ELSE
- Sentenças CASE
- O usuário define os tipos para armazenar o estado atual e o próximo estado

Transições dependem do estado atual e, opcionalmente, das entradas

Saídas dependem de:


- Estado atual (máquina de Moore)
- Estado atual e entradas (máquina de Mealy)

Definição de próximo estado e da saída:

- estado $(t+1) \le f(i_1,...,i_n,\text{estado}(t))$
- Saída $\leq f(i_1,...,i_n,\operatorname{estado}(t))$




Revisão Máquinas de Estados






FSM. Estrutura típica em VHDL





FSM em VHDL. Contador de '1's





FSM em VHDL. Contador de '1's

```
21
     library IEEE;
22
     use IEEE.std logic 1164.all;
23
     use IEEE.std logic arith.all;
24
25
   □entity ones detector is
26
   bort (
27
        clk : in std logic;
       reset : in std logic;
28
     input : in std logic;
29
30
       output : out std logic
    1);
31
32
     end ones detector;
33
34
   □architecture behavioral of ones detector is
35
36
37
         type t state is (waiting, s1, s2, s3, s4);
38
         signal state : t_state;
39
40
41
   ⊟begin
42
```



FSM em VHDL. Contador de '1's (continuação)

```
43
44
          process (reset, clk, input)
45
          begin
             if reset='1' then
46
47
                  output <= '0';
                  state <= waiting;
48
              elsif rising edge(clk) then
49
50
                  case state is
51
                       when waiting =>
52
                           output <= '0';
                           if input = '1' then
53
54
                                state <= s1;
55
                           else state <= waiting;
56
                           end if:
57
58
                       when s1 = >
59
                           output <= '0';
                           if input = '1' then
61
                                state <= s2;
62
                           else state <= waiting;</pre>
63
                           end if;
64
                       when s2 =>
65
66
                           output <= '0';
                           if input = '1' then
67
                                state <= s3;
                           else state <= waiting;</pre>
69
70
                           end if;
```

```
72
                      when s3 =>
73
                           output <= '0';
74
                           if input = '1' then
7.5
                               state <= s4;
                           else state <= waiting;
76
77
                           end if:
78
79
                      when s4 =>
80
                           output <= '1';
81
                          if input = '0' then
82
                               state <= waiting;
                           else state <= s4:
83
84
                           end if:
85
86
                      when others => state <= waiting;
87
                  end case:
88
              end if:
89
          end process;
90
91
     end behavioral;
```