

### Projeto com Circuitos Reconfiguráveis

Projeto lógico sequencial

Aula demonstrativa ping-pong leds


Prof. Daniel M. Muñoz Arboleda

FGA - UnB



#### **Projeto ping-pong leds**

Adaptação para Basys3: a bolinha se movimenta a 100 ms; usar os 16 leds; o player1 deve rebater usando o sw0 e o player 2 usando o sw15; quando um player anota ponto a bolinha espera a ser rebatida; o jogador que chegar primeiro a 9 pontos ganha o jogo. O placar do jogo é apresentado nos displays 7 segmentos 1 e 4 (player1 e player2). Os displays 2 e 3 devem ficar em zero ou desligados.




https://lohsharon.wordpress.com/2011/12/03/digital-circuit-final-project-led-ping-pong/



#### Projeto ping-pong leds. Especificações

**Módulos combinacionais:** mux 4 para 1, decodificador binário para 7 segmentos.

**Módulos sequenciais:** contador de 100 ms, registradores de deslocamento à direita e esquerda, lógica de detecção do ponto e direção da bolinha, contador a 30Hz para multiplexação dos anodos e seleção do mux 4 para 1 dos displays de 7 segmentos.






## E agora?





#### Projeto ping-pong leds. Diagrama de blocos





## E agora ... VHDL!





#### Projeto ping-pong leds. Bibliotecas e entidade

```
22
     library IEEE;
23
     use IEEE.STD LOGIC 1164.ALL;
     use ieee.numeric std.all;
24
                                                NUNCA use numeric_std e
     use IEEE.STD LOGIC unsigned.ALL;
25
                                                std_logic_arith ao mesmo tempo !
     use IEEE.STD LOGIC arith.ALL;
26
27
28
    pentity ping pong leds is
29
         Port ( reset : in STD LOGIC;
30
                clk : in STD LOGIC;
                sw : in STD LOGIC VECTOR (1 downto 0);
31
                led : out STD LOGIC VECTOR (15 downto 0);
32
                an : out STD LOGIC VECTOR (3 downto 0); -- anodos
33
                seg : out STD LOGIC VECTOR (6 downto 0));
34
35
     end ping pong leds;
36
```

**Dica1**: procure usar mesmo nome das portas do arquivo de constrains Basys3\_Master.xdc

**Dica2:** nunca use numeric\_std e std\_logic\_arith ao mesmo tempo.

**Dica3:** use biblioteca aritmética numeric\_std (padrão da IEEE).

**Dica4:** está ok se usar numeric\_std e std\_logic\_unsigned juntas



#### Projeto ping-pong leds. Mux4to1 e decodificador bin7seg

```
-- criando mux 4 to 1
with sel_mux select
   out_mux <= pp1 when "00",
        disp2 when "01",
        disp3 when "10",
        pp2 when others;</pre>
```

```
parchitecture Behavioral of ping pong leds is
    signal out mux: std logic vector(3 downto 0):= "0000";
    ⊟begin
          -- decodificador bin to 7 seg
         process (out mux)
         begin
              case out mux is
                  when "0000" => seg <= "1000000";</pre>
 9
                  when "0001" => seg <= "1111001";
                  when "0010" => seg <= "0100100";</pre>
10
                  when "0011" => seg <= "0110000";
11
12
                  when "0100" => seg <= "0011001";
13
                  when "0101" => seq <= "0010010";
                  when "0110" => seq <= "0000010";</pre>
14
15
                  when "0111" => seg <= "1111000";
16
                  when "1000" => seq <= "00000000";</pre>
                  when "1001" => seq <= "0010000";</pre>
17
18
                  when "1010" => seg <= "0001000";
19
                  when "1011" => seq <= "0000011";
                  when "1100" => seq <= "1000110";
20
21
                  when "1101" => seg <= "0100001";</pre>
                  when "1110" => seg <= "0000110";
22
23
                  when "1111" => seq <= "0001110";
24
                  when others => seg <= "11111111";</pre>
25
              end case;
26
          end process;
```



#### Projeto ping-pong leds. Contador 30 Hz para multiplexar anodos

```
131
132
          -- contador de 1/30 segundos para multiplexar anodos e selecionar mux 4 to 1
133
          process(clk,reset)
134
          variable anodo var: bit vector(3 downto 0) := "1110";
135
          begin
136
              if reset='1' then
137
                  anodo cnt <= (others=>'0');
                  anodo var := "1110";
138
                   sel mux <= "00":
139
              elsif rising_edge(clk) then
140
                   if anodo cnt = "101000101100001010" then
141
142
                       anodo var := anodo var rol 1;
                       sel mux <= sel mux + '1';
143
                       anodo cnt <= (others=>'0');
144
145
                  else
146
                       anodo cnt <= anodo cnt + '1';
147
                  end if;
148
                  an <= to stdlogicvector(anodo var);</pre>
149
              end if:
150
          end process;
```

**Nota:** ver slides e video aula sobre diferença entre sinal e variável https://www.youtube.com/watch?v=1DEjDqnhbxs&list=PLKIWpQ56tY7KeqdSf36lrdsvTm2TGvdFq&index=6&t=357s



#### Projeto ping-pong leds. Contador 100 ms

```
55
         -- contador de 100 ms e criação do enable
56
         process(clk,reset)
57
         begin
58
             if reset='1' then
59
                 count <= (others=>'0');
60
             elsif rising edge(clk) then
                  if count = "10011000100101101000000" then
61
62
                      enable <= '1';
63
                      count <= (others=>'0');
64
                 else
65
                      enable <= '0';
66
                      count <= count + '1';
67
                 end if;
68
             end if;
69
         end process;
70
```



#### Projeto ping-pong leds. Registradores de deslocamento

```
71
         -- registradores de deslocamento
72
         process(clk,reset)
73
         begin
74
             if reset='1' then
75
                  reg ball <= "00000000000000001";
76
             elsif rising edge(clk) then
                  if espera p1 = '1' then
77
78
                      reg ball <= "00000000000000001";
                  elsif espera p2 = '1' then
79
80
                      reg ball <= "1000000000000000";
81
                  elsif enable = '1' and dir ball = '1' then
82
                      reg ball <= reg ball(14 downto 0) & '0';
83
                  elsif enable = '1' and dir ball = '0' then
                      reg ball <= '0' & reg ball (15 downto 1);
84
85
                  end if;
86
             end if;
87
         end process;
88
89
         -- atribuicao concorrente dos leds
         led <= reg ball;</pre>
```

**Nota**: também pode usar diretivas sll e srl



#### Projeto ping-pong leds. Lógica do jogo

```
93
            process (clk, reset)
 94
            variable v pp1 : integer range 0 to 9 := 0;
 95
            variable v pp2 : integer range 0 to 9 := 0;
 96
            begin
 97
                if reset='1' then
 98
                    espera p1 <= '0';
 99
                    espera p2 <= '0';
100
                    pp1 <= (others=>'0');
101
                    pp2 <= (others=>'0');
102
                    v pp1 := 0;
103
                    v pp2 := 0;
104
                    dir ball <= '1';
105
                elsif rising edge(clk) then
106
                    if reg ball(15) = '1' and sw(1) = '1' then -- player 2 rebate a bola
107
                        espera p2 <= '0';
108
                        dir ball <= '0';
109
                    elsif reg ball(15) = '1' and sw(1) = '0' and espera p2 = '0' then -- ponto p1 espera player 2 rebater
110
                        espera p2 <= '1';
111
                        dir ball <= '0';
112
                        v pp1 := v pp1 + 1;
113
                        if v pp1 = 9 then
114
                            v pp1 := 0;
115
                        end if:
116
                    elsif reg ball(0) = '1' and sw(0) = '1' then -- player 1 rebate a bola
117
                        espera p1 <= '0';
118
                        dir ball <= '1';
119
                    elsif reg ball(0) = '1' and sw(0) = '0' and espera p1 = '0' then -- ponto p2 espera player 1 rebater
120
                        espera p1 <= '1';
121
                        dir ball <= '1';
122
                        v pp2 := v pp2 + 1;
123
                        if v pp2 = 9 then
124
                            v_pp2 := 0;
125
                        end if:
126
                    end if:
127
                    pp1 <= conv_std_logic_vector(v_pp1,4);</pre>
128
                    pp2 <= conv_std_logic_vector(v_pp2,4);</pre>
129
                end if:
130
            end process:
```



#### Projeto ping-pong leds. Mapeando pinos de IO

```
lanager - ping_pong_leds
Project Summary 🗶 🔞 ping_pong_leds_vhd 🗶 🔡 Basys3_Master.xdc * 🗶 🔞 ping_pong_leds_v2.vhd 🗴
C:/FPGAprojects/PED2/ping_pong_leds/ping_pong_leds.srcs/constrs_1/imports/PED2/Basys3_Master.xdc
 6 # Clock signal
 7 set property PACKAGE PIN W5 [get ports clk]
       set property IOSTANDARD LVCMOS33 [get ports clk]
       create clock -add -name sys clk pin -period 10.00 -waveform {0 5} [get ports clk]
10
11 ## Switches
12 set property PACKAGE PIN V17 [get ports {sw[0]}]
       set property IOSTANDARD LVCMOS33 [get ports {sw[0]}]
14 set property PACKAGE_PIN R2 [get ports {sw[1]}]
15
       set property IOSTANDARD LVCMOS33 [get ports {sw[1]}]
16
17 ## LEDs
18 set property PACKAGE PIN U16 [get ports {led[0]}]
       set property IOSTANDARD LVCMOS33 [get ports {led[0]}]
20 set property PACKAGE PIN E19 [get ports {led[1]}]
21
       set property IOSTANDARD LVCMOS33 [get ports {led[1]}]
22 set property PACKAGE PIN U19 [get ports {led[2]}]
       set property IOSTANDARD LVCMOS33 [get ports {led[2]}]
23
24 set property PACKAGE PIN V19 [get ports {led[3]}]
       set property IOSTANDARD LVCMOS33 [get ports {led[3]}]
26 set property PACKAGE_PIN W18 [get ports {led[4]}]
       set property IOSTANDARD LVCMOS33 [get ports {led[4]}]
```

**Dica**: adicione ao projeto o arquivo de constrains Basys3\_Master.xdc e descomente as portas usadas.




## E agora ... análise!





#### Projeto ping-pong leds. Reporte de consumo de recursos




**Nota1**: Após a síntese lógica é obtida uma netlist que contém uma descrição do circuito em termos de equações lógicas booleanas, registradores, muxes, etc.

**Nota2:** é possível <u>estimar</u> o consumo de recursos após a síntese lógica.

**Dica:** use o arquivo .rpt disponível na pasta .runs/synth\_1 do diretório de trabalho. Esse arquivo tem maior detalhe sobre a ocupação do circuito.




#### Projeto ping-pong leds. Implementação e layout do circuito



**Nota1**: Após o processo de *Place and Route* - PAR o layout do circuito pode ser visualizado selecionando "*Implemented Design*". Para visualizar o roteamento selecione o botão "Routing resources". Faça zoom sobre a área roteada, encontre um *slice* usado e verifique suas propriedades.



#### Projeto ping-pong leds. Reporte final de consumo de recursos





**Nota1**: Após a implementação do circuito (pós PAR) é obtida uma netlist que contém uma descrição do circuito final em termos de LUTs, Ffs, muxes, slices, blcoos DSP, blocos BRAM, e o respectivo rotemaneto usando switch blocks.

**Dica:** use o arquivo nomeprojeto\_utilization\_placed.rpt disponível na pasta .runs/impl\_1 do diretório de trabalho. Esse arquivo tem maior detalhe sobre a ocupação do circuito.



#### Projeto ping-pong leds. Reporte de consumo de energia





**Nota1**: O grau de ativação de cada elemento do circuito, a temperatura ambiente, a temperatura de junção, entre outros fatores determinam o consumo de energia do circuito.

**Nota2:** a potência estática é devido principalmente ao fato de manter o chip FPGA alimentado (sem lógica implementada). A potência dinâmica se refere ao consumo devido à lógica implementada no FPGA.



# E agora ... Gerar bitstream, testar e jogar!



#### Questionário

- 1. O circuito funciona adequadamente? Como resolver a oscilação dos switches?
- 2. Implemente a lógica para evitar que os players mantenham switches em '1'.
- 3. Implemente o mesmo circuito usando diretivas sll e srl para os registradores de deslocamento e a biblioteca numeric\_std.
- 4. Implemente a lógica do jogo usando uma máquina de estados finitos



#### Conversões de tipos de dados usando numeric\_std

