


פרויקט סיכום מעבדת וVLSI

דניאל רם 208958322

1. בניית ADC הנקרא באופן טורי: כניסת המערכת היא אות אנלוגי ומוצאה (BUS) אות דיגיטלי הנקרא באופן טורי ע"י המתגים.




איור 1 המערכת המבוקשת

רכיבי המערכת:


- ADC
- Priority encoder
 - Clock
- Frequency divider
 - Decoder
 - Switches

: ADC 1.1

הנקרא גם דוגם או ממיר אנלוגי לדיגיטלי, הוא -ADC- Analog-to-Digital Converter התקן אלקטרוני המבצע המרה של אות אנלוגי לאות דיגיטלי, בנוסף, במקום לבצע המרה בצורה רציפה, מתבצעת המרה מחזורית, כשהוא דוגם את האות הנכנס. התוצאה היא רצף ערכים מספריים אשר הומרו מאות אנלוגי, רציף בזמן ובאמפליטודה, לאות דיגיטלי, עם זמן ואמפליטודה דיסקרטיים. האות מומר בעזרת שרשרת מגברי משווה המחוברים במקביל לשרשרת נגדים שערכם 100Ω ובכניסתם מתח של 5ν הפועלים כמחלקי מתח כך שהבדל המתח משתנה לפי $v = 5 * \frac{\pi}{8} * 2 = v$ בין דרגה לדרגה. כך שבמוצא המערכת יש את יחס המתח האנלוגי במתבטא בכמות הסיביות בעלות ערך '1' הנכנסות אל המקודד עדיפות.









vdd vdd o dc 5 vin in o DC o .de vin o 3-1m .jnelude c:\electric\c5:txt

ADC LAYOUT 3 איור




ניתן לראות באיור 4 כי כניסת המערכת מכילה אות אנלוגי אשר ניתן לראות את האות הדיגיטלי המומר במוצא ניתן לראות כי ככל שנעלה בדרגת המוצא כך תגדל גם המילה הבינארית בהתאמה לרמת המתח בכניסה וכמות ערכי '1' לוגי במילת המוצא יגדל בהתאם.


<u>כל מגבר בנוי בצורה הבאה:</u>



איור 5 סכמת מגבר משווה



איור LAYOUT 6 מגבר משווה



איור 7 גרף מגבר משווה


.VCC+ יוצא במוצא +V ניתן לראות באיור 7 שכאשר -V

: Priority encoder 1.2


מקודד עדיפות – בניגוד לרכיבים אחרים – פועל גם כאשר יש יותר מקו כניסה אחד פעיל. המוצא שלו יהיה קידוד של קו הכניסה בעל העדיפות הגבוהה ביותר (הביט הגבוה ביותר MSB) על ידי דחיסת המידע הרב בכניסות של קו הכניסה בעל העדיפות הגבוהה ביותר יקבל למספר קטן של מוצאים, אם ניתנות שתי כניסות או יותר במקביל, הקלט בעל העדיפות הגבוהה ביותר יקבל עדיפות. הרכיב בעל 7 כניסות ו3 יציאות כאשר נכנס הערך '1' באחת הכניסות או יותר במוצא מתקבל מספר בינארי המייצג את הרגל הכניסה הגבוהה ביותר המקבלת '1' ובכך נותנת "עדיפות" לסיבית הגבוהה ביותר.

	Inputs							Outputs			
	D_7	D ₆	D ₅	D_4	D_3	D_2	D_1	D_0	Q_2	Q ₁	Q_0
-	0	0	0	0	0	0	0	1	0	0	0
	0	0	0	0	0	0	1	x	0	0	1
	0	0	0	0	0	1	x	x	0	1	0
	0	0	0	0	1	х	x	x	0	1	1
	0	0	0	1	х	x	x	x	1	0	0
	0	0	1	х	х	x	x	x	1	0	1
	0	1	х	х	х	х	х	x	1	1	0
	1	x	x	x	x	x	x	x	1	1	1


Priority encoder איור 8 טבלת אמת



Priority encoder איור 9 סכמת



LAYOUT Priority encoder 10 איור




Priority encoder איור 11 גרף המוצאים כתלות בכניסות של


ניתן לראות באיור 11 כי הגרף תואם את טבלת האמת של הרכיב המוצאת באיור 8.



כל NAND4 NAND3 בנוי בצורה הבאה:




NAND3 וNAND4 איור 12 סכמת



LAYOUT NAND4 / NAND3 13 איור






NAND3 ו- NAND4 איור 13 גרף מוצא כתלות בכניסות של

ניתן לראות מאיור 13 כי הרכיב פועל כמצופה, כאשר כל כניסות הרכיב במצב של '1' לוגי מתקבל '0' לוגי במוצא.


: Clock 1.3

השעון הינו מתנד המורכב משלושה מהפכים עוקבים כאשר תחילת הנודות נוצרת מהגברת הרעשים עד התייצבות המערכת, ובעקבות כך במוצא נקבל אות סינוס. מדשב את ה NOT - של הקלט שלו, הפלט האחרון של שרשרת של מספר אי-זוגי של ממירים הוא ה NOT - של הקלט הראשון. התוצאה הסופית נקבעת זמן מוגדר לאחר קביעת הכניסה הראשונה והמשוב של הפלט האחרון לכניסה גורם לתנודה.



clock איור 14 סכמת






vdd vdd o dc {vdd}
.step param vdd 1 10 1
.meas tran p1 when d(v(out))=0 cross 22
.meas tran p2 when d(v(out))=0 cross 24
.meas freq param 1/(p2-p1)
.tran 20n
.ic V(out)=3
.include c: \electric\c5.txt

LAYOUT clock 15 איור


V(out)




clock איור 16 גרף

ניתן לראות לפי איור 16 כי זמן המחזור של השעון ובעקבות כך התדר משתנה כתוצאה משינוי מתח הכניסה שהוגדרו בקוד.

כל Inverter בנוי בצורה הבאה:




inverter איור 17 סכמת



vdd vdd 0 dc 5
vin in 0 pulse(0 5 1u 10n 10n 1u 2u)
.tran 20u
cloud out 0 10p
.include c:\electric\c5.txt


LAYOUT inverter 18 איור




inverter איור 19 גרף

ניתן לראות באיור 19 כי הרכיב פועל כמצופה ומוציא את היפוך הכניסה.

: Frequency divider 1.4




Frequency divider איור 20 סכמת




Freq_div2 איור 21 סכמת






LAYOUT Frequency divider 22 איור





LAYOUT Freq_div2 23 איור



Frequency divider איור 24 גרף


ניתן לראות באיור 24 כי מחלק התדר פועל כמצופה וכל מוצא מחלק את האות פי 2 המוצא הקודם לו.

<u>כל D-FF בנוי בצורה הבאה:</u>

ה-FFR הינו רכיב זיכרון סינכרוני המסוגל לזכור סיבית אחת שעובד בעליית / ירידת שעון ושומר את מצבו במוצא. הוא מורכב מ-2 רכיבי D-latch כאשר המוצא Q של הראשון מחובר לכניסה D של השני. שניהם מקבלים את אותו CLK. ההבדל בין רכיב זה לקודם הוא היכולת אגירה של ה-DFF, נשים לב שהמוצא יוצא בדיליי.




DFF איור 25 טבלת אמת




DFF איור 26 סכמת

vdd vdd 0 dc 5 vd d 0 pulse(0 5 0 1n 1n 1u 2u) vclk clk 0 pulse(0 5 0.6u 1n 1n 2.6u 5.2u) .tran 45u

.include c: \electric\c5.txt



LAYOUT DFF 27 איור




ניתן לראות באיור 28 כי הרכיב פועל כמצופה לפי טבלת האמת המוצגת באיור 25 בעליית שעון נקבל במוצא את ערך הכניסה באותו זמן נתון ולא ישתנה עד עליית שעון נוספת גם אם הכניסה תשתנה.


כל D-latch בנוי בצורה הבאה:

E or Clk	D	Q	Q'		
0	0 0 Late		tch		
0	1	Latch			
1	0	0	1		
1	1	1	0		

D-latch איור 29 טבלת אמת




D-latch איור 30 סכמת



vdd vdd 0 dc 5 vd d 0 pulse(0 5 0 1n 1n 1u 2u) vclk clk 0 pulse(0 5 0.6u 1n 1n 2.6u 5.2u) .tran 45u .include c:\electric\c5.txt

LAYOUT D-latch 31 איור



Dlatch איור 32 גרף


ניתן לראות כי הרכיב פועל כמצופה לפי טבלת האמת המוצגת באיור 29 כאשר CLK בנמוך המוצא ניתן לראות כי הרכיב פועל כמצופה לפניסה.

: decoder 1.5

מפענח בינארי - Decoder הוא רכיב חומרה לוגי שממיר מספר בינארי לפלט מתאים, כגון הפעלת יציאה שזה מספרה. במפענח עם n כניסות יהיו עד 2^n יציאות. כאשר למפענח עם n כניסות יש פחות מ- 2^n יציאות, בהכרח יש שני מצבי קלט שונים שנותנים אותו פלט .המשמעות של היציאה הפעילה משתנה בין שני הסוגים העיקריים של המפענחים. ברוב המפענחים,המשמעות היא שהיציאה הנבחרת ערכה 1 וכל שאר היציאות ערכם 0 והסוג השני הוא ההפך, כל היציאות ערכן 1 והיציאה הנבחרת ערכה 0.

A_1	A_{o}	D_3	D_2	D_1	D_0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0


Decoderאיור 33 טבלת אמת



Decoder איור 34 סכמת


va0 a0 0 pulse(0 5 0 10n 10n 1u 2u)
va1 a1 0 pulse(0 5 0.5u 10n 10n 1u 2u)
.tran 10u
.include c:\electric\c5.txt

vdd vdd o dc 5



LAYOUT Decoder 35 איור


המחלקה להנדסת חשמל ואלקטרוניקה




איור 36 גרף המוצאים כתלות בכניסות בDecoder

ניתן לראות כי הרכיב פועל כמצופה לפי טבלת האמת המוצגת באיור 33, ומוציא את המוצא המתאים לפי הערך בכניסת הרכיב.


כל AND2 וNAND2 בנוי בצורה הבאה:



איור 37 סכמת NAND2 וAND2




LAYOUT NAND2 AND2 38 איור



ניתן לראות כי הרכיבים פועלים כמצופה , בNAND2 כל זמן שערך הכניסה שונה מ "11" הרכיב מוציא '1' לוגי, כאשר ערך הכניסה נמצא ב "11" מוצא הרכיב יורד ל '0' לוגי. ובמקרה של AND2 רק באשר הכניסה היא "11" הרכיב מוציא '1' לוגי.

: Switches 1.6


המתגים שולטים על מוצא המערכת לפי הכניסה הרצויה בכל רגע.המתג נבנה בטכנולגיית TG CMOS. שילובם של רכיבי ה-NMOS וה-PMOS ייתן רכיב שהוא מצוייןלהולכת זרמים בשני הכיוונים וכן זמני מיתוג קצרים יותר. כאשר SW נמצא ב- '1' לוגי כניסה IN מעבירה את המידע ל-OUT.



איור 42 סכמת מתג


~ 19 ~

המחלקה להנדסת חשמל ואלקטרוניקה



vdd vdd 0 dc 5 va in 0 pulse(0 5 0 10n 10n 1u 2u) vb sw 0 pulse(0 5 0.5u 10n 10n 1u 2u) .tran 10u .include c:\electric\c5.txt


LAYOUT Switche 43 איור



Switcher איור 44 גרף

ניתן לראות לפי איור 44 כי הרכיב פועל כמצופה, כאשר כניסת SW נמצאת ב '1' לוגי הרכיב מעביר את המידע מהכניסה למוצא.

1.7 כלל המערכת:



איור 45 סכמת המערכת

המערכת מכניסה אות אנלוגי ומוציאה אות דיגיטלי במוצא כל זאת ע"י מתגים שבכניסתם בנוים משעון . נבחר להשתמש בתדרים ממחלק התדר vclk/16 ו-vclk/8 על מנת לראות את המוצא בצורה ברורה ולא כגרף צפוף על מנת להבחין בעליות וירידות בצורה ברורה יותר.


על מנת לבחון את התוצאה נשתמש המשוואה הבאה:


(1)
$$Vanalog = Vref * \frac{(digital)_{10}}{2^n}$$

-לכן ניתן יהיה לקבל את את התוצאות הבאות מנוסחה 1

$$Vanalog(0) = 5 * \frac{0}{8} = 0V$$
 $Vanalog(1) = 5 * \frac{1}{8} = 0.6V$
 $Vanalog(2) = 5 * \frac{2}{8} = 1.26V$
 $Vanalog(3) = 5 * \frac{3}{8} = 1.87V$
 $Vanalog(4) = 5 * \frac{4}{8} = 2.5V$
 $Vanalog(5) = 5 * \frac{5}{8} = 3.15V$
 $Vanalog(6) = 5 * \frac{6}{8} = 3.65V$
 $Vanalog(7) = 5 * \frac{7}{8} = 4.4V$
 $Constant = 0.6V$
 $Const$

אריאל בשומרון







Vbus=100 <-- Vin=2.5V איור 47 גרף המערכת- כאשר

ניתן לראות שאכן המוצאים מוצאים אות דיגיטלי בכניסה האנלוגית המתאימה. נשים לב שכניסה "00" בשעון אינה נחשבת והיא מוציאה את כניסה "11".

נראה מימוש המערכת בעזרת mux:



איור 48 סכמת המערכת




Vbus=111 <-- Vin=4.4V איור 49 גרף המערכת- כאשר

ניתן לראות שאכן המוצאים מוצאים אות דיגיטלי בכניסה האנלוגית המתאימה וכי מתקבל פחות עיוותים במוצא.

2. הזמנים החשובים בהגדרת D-FF:


הרכיב דוחף עומס שגודלו 2pF.

vdd vdd o DC 5
vd d o pulse(0 5 {str} 1n 1n 100u 200u)
vclk clk o pulse(0 5 5n 1n 1n 100u 200u)
.step param str 4.5n 5.5n 0.1n
cloud q 0 7p
.ic v(q)=0
.tran 0 20n
.include c:\electric\c5.txt




איור icon 50 של הרכיב D-FF עם העומס

שבו המידע בכניסה צריך להיות מוכן. clk-ל d - הזמן לפני הדגימה בין - t



ניתן לראות באיור 51 כי הdמתקרב לכווא רואים שהqרואים באבע ורוד משתנה לפחות מתקרב לכיתן לראות ניתן לראות לראות באיור לווא מתקרב לכווא $t_{setup}=\!\!50$. t_{cu}


עד לשינוי במוצא. clk-ל q משינוי השעון עד לשינוי במוצא - $oldsymbol{t}_{cq}$



 t_{cq} איור 52 גרף

 $t_{
m cq} = 10.5 ns$ ניתן לראות באיור 52 כי

שבו הכניסה נשארת יציבה. clk-ל d ל-אחר הדגימה בין לאחר - t_{hold}



 $t_{
m hold}^{}=\,401 ns$ ניתן לראות באיור 53 כי

