פרויקט סיכום במעבדת VLSI דיגיטלי

מגיש: דניאל רם

ת.ז: 208958322

תאריך הגשה: 20.08.2024


	<u>ַנניינים</u>	<u>תוכן ע</u>
3	תכנון מחשבון בעזרת זיכרון מסוג SRAM	חלק אׁ: ו
4	SRA בודדSRA	.M תא.1
7	De	coder.2
9	ֹת זיכרון	3.מטריצ
14	Full adder and Full subtr	ractor.4
17	ו נוספים	5.רכיבים
17	MUX-2X1	.5.1
18	D-Flip-flop	.5.2
19	מחשבון בעזרת זיכרון מסוג SRAM	6.בניית
24	ב- cadence ב- cadence	חלק ב: r



חלק א: תכנון מחשבון בעזרת זיכרון מסוג SRAM

אנו רוצים לחבר/לחסר שני מספרים בעלי 4 ביט כל אחד באמצעות (full-adder) המשמש גם כ full subtractor כאשר המספרים (גם התוצאות של החיבור/חיסור) צריכים לעבור דרך הזיכרון. יש לבנות מטריצת זיכרון בת 16 שורות כאשר בכל שורה ישנם ארבעה תאי זיכרון (סה"כ 64 ביט). שורות המטריצה יחוברו ל decoder ע"מ לבחור את השורה הרצויה לקריאה/כתיבה. צריכים לדאוג לכך שלמטריצה ניתן יהיה לכתוב בשני אופנים: דרך המשתמש (שורות קוד) או דרך לוגיקה (מוצא ה full adder).

סכמת בלוקים של המערכת:



איור 1 סכמת בלוקים

לסכמה ראשונית זו יש להוסיף את הרכיב שבוחר באיזה אופן יש לכתוב לזיכרון, דרך המשתמש או מוצא המחשבון. בנוסף יש להוסיף רכיב שיאפשר הכנסת 2 מספרים במקביל ל- Full adder זאת וה- Full subtractor , יש גם להוסיף רכיב שישמור את יציאת ה- Full adder וה- Full subtractor זאת על מנת לאכסנו בזיכרון (מכיוון ששינוי של שורת הזיכרון יפגע בקלט הרכיב וישנה את מוצאו), לכן נשתמש ברכיב D-FF שישמור את הכניסה והמוצא של המחשבון.


1. תא SRAM בודד

יינו תא זיכרון שמורכב מ-6 טרנזיסטורים אשר למעבד יש יכולת Static random Access Memory לגשת אליו ישירות ולכתוב אליו או לקרוא ממנו.

זיכרון זה נקרא סטטי מכיוון שאין צורך לרענן אותו על מנת לשמור את ערכו, אך אם אספקת החשמל אליו תופסק אזי יאבד את ערכו,

צורך הספק כל הזמן, אך נחשב כזיכרון מהיר. SRAM

SRAM היינו רכיב זיכרון יחסית גדול.



SRAM איור 2 סכמה של תא

ל- SRAM יש שלושה מצבים אפשריים:

- מוכן לפעולה (Standby): במצב זה התא שומר על התוכן האחרון שנכתב אליו.
 - . קריאה: המידע נקרא מהתא
 - כתיבה: מידע חדש (שיכול להיות זהה או שונה מהתוכן הנוכחי) נכתב לתא.

השהייה

כאשר כניסת WL) Word Line) היא ב-0 אז השערים M5 ו- M2 מנתקים את התא מקווי הביטים (BL ו- M1-3) שני המהפכים המורכבים כל אחד משני טרנזיסטורים המחוברים בצורה הופכית במרכז M1-3 ו- BLB, טכנולוגיה הנקראת CMOS, ימשיכו להפעיל אחד את השני וישמרו על המצב הסטטי כל עוד הם מנותקים מקווי הביטים.

<u>קריאה</u>


אם התוכן של הזיכרון הוא 1, ערכו שווה לרמה הלוגית בנקודה Q. התהליך מתחיל בכך שקווי הביט מקבלים ערך 1. לאחר מכן קו WL מקבל גם ערך 1. הטרנזיסטורים 5 ו-2 נפתחים. קו BL נשאר כמו שהיה מכיוון ש- Q הוא 1. לעומת זאת קו BL שהוא טעון ב-1 נפרק כולו דרך טרנזיסטור M1 לאדמה. מה שמשאיר את BL ב-0. מכיוון שהמעגל סימטרי מה שקורה אם המעגל היה טעון ב-0 הוא בדיוק אותו דבר רק ש-BL מתחלף עם BLB.

<u>כתיבה</u>


תחילת תהליך הכתיבה מתחיל על ידי הכנסת המידע ל-BLB ו- BLB כלומר אם רוצים לכתוב 0 הופכים את DL ל-0 ואת BLB ל-1 (ואם רוצים לכתוב 1 אז להפך). לאחר מכן מפעילים את WL ואז המידע נכנס BLB לכן ואת הסיבה לכך שהמידע הקודם נדרס הוא כיוון שהדוחפים של קווי הביטים הם פנימה לתוך שני המהפכים. הסיבה לכך שהמידע הקודם נדרס הוא כיוון שהדוחפים של קווי הביטים הם הרבה יותר חזקים מהמהפכים החלשים שבתוך התא ולכן אם היה במוצא 1 הוא נפרק ומקבל את הערך 0.

לזיכרון מסוג SRAM יש צורך במעגל שנקרא PRECHARG זאת על מנת לאפשר טעינה של הקווים לצורך קריאה מן התא זיכרון או העברה של ערך חיצוני לקווי הטעינה של התא.

בנוסף נוסף מגבר משווה ביציאה מתא זיכרון על מנת שלא נצטרך להמתין עד להתפרקות הקווים BL או BLB, אלא ישר נשווה ביניהם ונראה מי גבוה יותר ובכך לקבל קריאה עוד יותר מהירה (ומדויקת יותר) מן הזיכרון.




איור 3 סכמה של תא SRAM שנבנה בפרויקט




של תא SRAM בודד שנבנה בפרויקט LAYOUT 4

בשני האיורים ניתן לראות סכמה של תא SRAM בודד, ללא PRECHARGE וללא המגבר משוה. בכדי לבדוק את פעולת התא יש צורך לחבר מעגל טעינה (PRECHARGE).



עם מעגל טעינה SRAM איור 5 סכמה של תא

על מעגל זה הורצה סימולציה לבדיקת תקינות המעגל.



PRECHARGE בודד עם מעגל SRAM איור 6 סימולציה של תא


פירוט הזמנים:

תחילה אנו מבצעים כתיבה (w) נמצא ב-1) אך אנו לא מבצעים כלום עד אשר WL עולה ל-1, בזמן זה (m) נמצא ב-1, כלומר אנו כותבים ל-1 BLC (וגם ל-Q) ול-0 BLBC (וגם ל-QB), ואז מורידים BL (0.5µs) נמצא ב-1, כלומר אנו כותבים ל-WL שוב עולה ל-1 (2.5µs) שבו RW ל-0 והמצב נשמר עד אשר WL שוב עולה ל-1 (2.5µs) שבו BLC גבוה מ-BLBC, כלומר אנו קוראים 1 לוגי.

ל-D שוב (Q-) ל-1 שוב (4.5 μ s), בזמן זה אנו כותבים (1-2 ער מכן אנו מעלים את WL ל-1 שוב (4.5 μ s), בזמן זה אנו כותבים (WL ל-0 שוב עולה ל-1 (6.5 μ s) שבו (וגם ל-QB), ואז מורידים את WL ל-0 והמצב נשמר עד אשר UR שוב עולה ל-1 (μ s), בזמן זה ניתן לראות BLBC גבוה מ-BLC, כלומר אנו קוראים 0 לוגי.

Decoder .2


על מנת לבחור שורת זיכרון ישנו צורך ברכיב המפענח, לו יהיו 4 כניסות על מנת לבחור אחת מ-16 שורות זיכרונות במטריצת הזיכרון.




איור 7 סכמה של חלק מהמפענח שנבנה בפרויקט

כאשר הכניסות הם כולם אפסים ("0000") רק היציאה Y0 תהיה 1, וכל האחרות יהיו 0. כאשר הכניסות הם כולם אפסים חוץ מ-D ("0001") רק היציאה Y1 תהיה 1, וכל האחרות יהיו 0. כאשר הכניסות הם כולם אפסים חוץ מ-C ("0010") רק היציאה Y2 תהיה 1, וכל האחרות יהיו 0. כאשר הכניסות הם כולם אפסים ו-C הם אחדות ("0011") רק היציאה Y3 תהיה 1, וכל האחרות יהיו 0. כאשר הכניסות A ו-B אפסים ו-C הם אחדות ("0011") רק היציאה Y3 תהיה 1, וכל האחרות יהיו 0. וכן הלאה.


כך ניתן לבחור שורה ספציפית של מטריצת הזיכרון בה ה-WL יעלה ל-1 ובכל השאר WL יהיה 0, וכך ניתן לבחור שורה אחת של 4 תאי SRAM לכתוב אליה או לקרוא ממנה.



16-איור 8 טבלת אמת של מפענח 4 ל



איור LAYOUT 9 של המפענח 4 ל-16 שנבנה בפרויקט




איור 10 סימולציה של המפענח 4 ל-16 שנבנה בפרויקט


ניתן לראות כי טבלת אמת של המפענח באיור 8 מתקיימת.

3. מטריצת זיכרון


מטריצת הזיכרון בנויה מ-16 שורות שלכל שורה ארבעה תאי SRAM, כלומר 64 תאי SRAM מטריצת הזיכרון בנויה מ-16 שורות שלכל שורה ארבעה תאי PRECHARGE אחד מכיוון שבכל פעם נבחר שורת זיכרון אחת, נוכל לבנות לכל טור בזיכרון מעגל PRECHARGE ומגבר משווים.




איור 11 סכמה של מעגל PRECHARGE שנבנה בפרויקט




איור 12 סכמה של מגבר משווה שנבנה בפרויקט




איור 13 סכמה של חלק ממטריצת הזיכרון שנבנה בפרויקט




איור 14 סכמה של עוד חלק ממטריצת הזיכרון שנבנה בפרויקט



איור LAYOUT 15 של מטריצת הזיכרון שנבנתה בפרויקט




SRAM איור 16 תקריב של החלק העליון ב-LAYOUT של מטריצת הזיכרון הכולל את מעגלי ה-PRECHARGE ותאי



איור 17 תקריב של החלק התחתון ב-LAYOUT של מטריצת הזיכרון הכולל את המגברים משווים ותאי

על מנת להריץ סימולציה של מטריצת הזיכרון חובר לכניסות WL את יציאות המפענח 4 ל-16 שנבנה קודם על מנת להקל בכתיבת קוד ה- SPICE.



איור 18 סימולציה של מטריצת הזיכרון אשר מחוברת למפענח

:תיאור זמנים

- ס-1µs קריאה של כתובת "0000" (כתובת "זבל" אשר אותה תמיד נפעיל כשלא נרצה לבצע קריאה או כתיבה מהזיכרון, מכיוון שלא הוספנו רגל הפעלה למפענח), מתקבל מידע לא רלוונטי במוצא "1111".
 - 1-2µs כתיבה לכתובת "0001" של הערכים "0010".
 - 3-4µs כתיבה לכתובת "0010" של הערכים "0011". •
 - 6-7µs קריאה של כתובת "0001" מתקבלים הערכים "0010", כמצופה.
 - 8-9µs קריאה של כתובת "0101" מתקבלים הערכים "0011", כמצופה.
 - . 12-13µs כתיבה לכתובת "0100" של הערכים "0000". •
 - 15-16µs קריאה של כתובת "0100" מתקבלים הערכים "0000", כמצופה. •
 - 20-22µs קריאה של כתובת "0001" מתקבלים הערכים "0010", כמצופה.
 - 24-25µs כתיבה לכתובת "1000" של הערכים "0000".
 - 27-28µs קריאה של כתובת "1000" מתקבלים הערכים "0000", כמצופה.

2 ביטים:


Full adder and Full subtractor .4

רכיב זה יודע לבצע פעולת חיבור או חיסור בין 2 מספרים באורכים של 4 ביטים. חיבור היא פעולה פשוטה בבינארית: CARRY , 0+1=1 , 0+1=1 (משר ישנו CARRY לחיבור של הביט האחרון.

חיסור בינארי באמצעות שיטת המשלים ל-2 נעשה על ידי המרת פעולת החיסור לפעולת חיבור. ראשית, מייצגים את המספרים בבינארי. לדוגמה, עבור 2-5 (0010 ו-0101 בבינארי בהתאמה), מחשבים את המשלים ל-2 של המספר השני על ידי הפיכת כל הביטים (משלים ל-1) והוספת 1. המשלים פלוס 1 של המשלים ל-2 של המספר השני:


5 הוא 1011. כעת, מבצעים חיבור של המספר הראשון עם המשלים של המספר השני:

6 חיבור של המוביל הוא 1, התוצאה היא שלילית. כדי למצוא את הערך המוחלט, הופכים שוב את כל הביטים ומוסיפים 1, מתקבל 2011, כלומר 3. לכן, 2-5 = 3-. הרכיב הבסיסי של חיבור נקרא HALF-ADDER שהוא מורכב משער XOR ושער AND כך שנוכל לחבר




איור 19 סכמה וטבלת אמת של רכיב ה-HALF-ADDER שנבנה בפרויקט

בעזרת רכיב זה ושער OR ניתן לבנות את הרכיב FULL-ADDER שבעזרתו ניתן לחבר 2 ביטים יחד עם CARRY מהדרגה הקודמת.



איור 20 סכמה וטבלת אמת של רכיב ה-FULL-ADDER שנבנה בפרויקט


בעזרת ארבעה FULL-ADDER ובעזרת 4 שערי XOR ניתן לבנות את רכיב שיודע לחבר או לחסר 2 מספרים בעלי 4 ביטים:




אשר נבנה בפרויקט PARALLEL ADDER/SUBTRACTOR אשר נבנה בפרויקט

בעזרת רכיב הכניסה K ניתן לבחור האם להפוך את הכניסות B ולהוסיף 1 דרך האם להפוך את הכניסות K=0 ולהוסיף A-B של הדרגה הראשונה ובכך לבצע חיסור. כאשר K=1 נקבל A-B, לעומת זאת כאשר SA-B אז נקבל A+B במוצא.





אשר נבנה בפרויקט PARALLEL ADDER/SUBTRACTOR איור LAYOUT 22 של הרכיב



איור 23 סימולציה של הרכיב PARALLEL ADDER/SUBTRACTOR שנבנה בפרויקט

בחצי הסימולציה הראשון אנו מבצעים חיבור של המספרים 3 ו-4 ומתקבל 7, בחצי השני של הסימולציה אנו מבצעים חיסור (K עולה ל-1) של המספר 4 ב-3 ומתקבל 1 (וה-COUT עולה ל-1) בזמן זה.


5. רכיבים נוספים

בכדי לחבר את הרכיבים שנבנו למעגל אחד שידע לקלוט מספרים למטריצת זיכרון ואחר כך להכניסם במקביל לרכיב המחשב וממנו התוצאה של פעולת החישוב תיכנס חזרה למטריצת הזיכרון יש להוסיף כמה רכיבים:

MUX-2X1 - 5.1

רכיב ה-MUX נועד לתת מענה לאופציה שישנן 2 כניסות (של 4 ביטים כל אחת) שצריכות להגיע למטריצת הזיכרון (כניסת משתמש ויציאת הרכיב המחשב).

לרכיב כניסה אשר בוחרת איזו אחת משתי הכניסות האחרות שלו תעבור למוצא שלו. הרכיב מורכב משער מהפך שני שערי AND ושער OR אחד.



אשר נבנה בפרויקט MUX 2X1 איור 24 סכמה של הרכיב


נצטרך 4 רכיבים כאלו (אחד לכל ביט).

D-Flip-flop - 5.2


רכיב זה נועד לאפשר שמירה של ערך מסוים, כך נוכל לשמור ערך שיצא ממטריצה הזיכרון ואז נוכל להכניס במקביל שני ערכים למחשבון.

בנוסף גם במוצא הרכיב המחשב נצטרך רכיב זה, זאת בגלל שנרצה לשנות את הכתובת שניגש אליה במטריצה הזיכרון בכדי להתכונן לשמירת ערך חדש, אם לא נעשה זה ישנה את הערך שנכנס למחשבון וכתוצאה מכך הערך במוצאו ישתנה.

.NAND מורכב מ- 2 רכיבי D-Latch ומהפך, כאשר רכיב D-Latch מורכב מ- 2 רכיבי



אשר נבנה בפרויקט D-Latch איור 25 סכמה של הרכיב




אשר נבנה בפרויקט D-flip-flop איור 26 סכמה של הרכיב

נצטרך 8 רכיבים כאלו (אחד לכל ביט אחרי הרכיב המחשב, ואחד לכל ביט של המספר הראשון לפני הרכיב המחשב).

6. בניית מחשבון בעזרת זיכרון מסוג SRAM

לבסוף כל הרכיבים חוברו להם יחדיו על מנת לממש את המחשבון:




איור 27 סכמה של המעגל הסופי של הפרויקט


ניתן לראות כי תוצאות המחשבון ובחירת המשתמש כולם עוברים דרך הזיכרון, בנוסף ניתן לראות את יכולת הבחירה לתוך הזיכרון בין אם זה הכנסת ערך של המחשבון או הכנסת ערך מהמשתמש.

ניתן לראות את יכולת השמירה בכניסה ובמוצא של המחשבון כדי להכניס בזמן הנכון את המידע למחשבון ולהוציא בזמן הנכון לזיכרון את החישוב שנעשה.

אוניברסיטת אריאל בשומרון חשמל ואלקטרוניקה




איור LAYOUT 28 של המעגל הסופי של הפרויקט




איור 29 חלוקה לרכיבים של ה-LAYOUT





איור 30 סימולציה של המעגל הסופי של הפרויקט



איור 31 המשך אותות סימולציה של המעגל הסופי של הפרויקט

פירוט על נקודות הדגימה:

- ערכים אותם נרצה להניס לרכיב הזיכרון (bl0-bl3 כאשר bl3 ו-bl3 תמיד 0 במקרה Vbl − Vbl שלנו).
 - VI − בחירת שורת הזיכרון אותה נרצה להפעיל (VIO-VI3).
- אשר יבחרו לנו אילו נתונים להכניס למטריצת הזיכרון, כאשר שר ער הכניסה לרכיבי ה-MUX אשר יבחרו לנו אילו נתונים להכניס למטריצת הזיכרון, כאשר s='0' ווצא בחירת המשתמש (bl) וכאשר 's='0'
 - Vrw הוא 1 אנו כותבים אל שורת rw כאשר rw הוא 1 אנו כותבים אל שורת vrw הזיכרון.
 - שבכניסה (Vin) D-Flip-Flop מאפשר טעינת הכניסה למוצא הזיכרון של ה- Venablea לרכיב המחשבון.
- Venableout מאפשר טעינת הכניסה למוצא הזיכרון של ה- Vo) D-Flip-Flop שביציאה של ה- Vo D-Flip-Flop שביציאה של הרכיב המחשבון.
- כאשר 0 אנו מבצעים חיבור של המספרים שבכניסה לרכיב המחשב, כאשר 1 אנו Vaddsub כאשר 0 אנו מבצעים חיסור של המספרים שבכניסה לרכיב המחשבון.
 - Vm מוצאי רכיב הזיכרון בעת קריאה.
 - של הרכיב המחשבון. Vcout − מוצא ה-Vcout מוצא
- . אשר מתאר לנו את כניסה לזיכרון מהמשתמש או ממוצא המחשבון. MUX מוצא רכיבי ה-Va

הסבר זמנים:

- 0-1µs קריאה של כתובת "0000" (כתובת "זבל" אשר אותה תמיד נפעיל כשלא נרצה לבצע קריאה או כתיבה מהזיכרון, מכיוון שלא הוספנו רגל הפעלה למפענח), מתקבל מידע לא רלוונטי במוצא "0000".
- במקרה s=0 כתיבה לכתובת "0010" של הערכים "0010" במקרה (2) מהמשתמש, נראה כי s=0 במקרה 1-2 μ s זה וכך מתקבל מידע מהמשתמש לזיכרון.
 - .(s='0') מהמשתמש (3)₁₀ "0011" של הערכים "0010" מהמשתמש (3)-3-4 μ s
 - הערכים "0010" (2)₁₀ (2)₁₀, כמצופה, ובמקביל מתקבל בm הערכים "0000" (2)₁₀, כמצופה, ובמקביל פריאה של כתובת "0000" מתקבל בm הערכים "0010" (2)₁₀, כמצופה, ובמקביל
 - D-Flip-Flop שבכניסה לרכיב הזיכרון וכך מתקבל בni הערכים "0010" בכדי לשמור את a.
- אחר מכן 2011 קריאה של כתובת "0010" מתקבלים הערכים "0011" (3), כמצופה בm, לאחר מכן m אנו טוענים את ה-C-Flip-Flop במוצא הרכיב המחשב את תוצאת החיבור בין m ל-10-11µs)
 in-1 ומוציא אותה לאות o כמו שניתן לראות מתקבל "0101" (5).
 - של הערכים שהתקבלו במוצא הרכיב המחשבון (מוצא i= "0100" במוצא הרכיב המחשבון (מוצא 12-13µs − רכיב
 - . a="0101" וכן s='1' ניתן לראות כי (D-Flip-Flop


- 15-16µs קריאה של כתובת "0100" מתקבלים הערכים "0101" (5), כמצופה (חיברנו 2 עם 15-16µs קריאה של כתובת "0100" (enablea='1') D-Flip-Flop) כך שחו מקבל גם (5) בקו m, במקביל אנו טוענים את ה-0100" (10" (5)₁₀" (0101")
- במקביל מתקבלים הערכים "0010" (2) בקו m, כמצופה, במקביל מתקבלים הערכים "0010" (2) בקו m, כמצופה, במקביל שנו מחסרים (addsub עולה ל-1) ולאחר מכן (21-22µs) אנו טוענים את ה-addsub מולה ל-1) ולאחר מכן הרכיב המחשבון ומתקבלת התוצאה בקו o. נוכל לראות שקו Cout עלה ל"ו" בעת החיסור כמצופה.
 - 24-25µs כתיבה לכתובת "1000" של הערכים שהתקבלו במוצא הרכיב המחשבון (מוצא רכיב a="0011" (חוצאה. מצופה כמו קו o אחרי חישוב התוצאה. (D-Flip-Flop
- 5 בקו m, כמצופה (מתקבלים הערכים "0011" מתקבלים הערכים "1000" (3) בקו m, כמצופה (חיסרנו 5 ב-2 וקיבלנו 3). ב-2 וקיבלנו 3).

טבלה 1 - רכיב הזיכרון לאחר סיום הכתיבה וקריאה של המערכת


	3	2	1	0
0				
1	0	0	1	0
3	0	0	1	1
3				
4 5	0	1	0	1
5				
6				
7				
8	0	0	1	1
9				
15				

<u>ndק ב: Inverter ב- cadence</u>

:DCב inverter בחילה נוצר סכמה



inverter DC איור 32 סכמת



inverter DC איור 33 סימולצית

ניתן לראות כי הסימולציה הזו בוחנת את תגובת המתח של המהפך במוצא (סגול) כתלות במתח <mark>הכניסה(תכלת)</mark> (עקs). על פי הגרף ניתן להסיק את הערכים הבאים:


- 1. Vhigh=1.1v מצופה. לפי הגרף, Vhigh=1.1v כמצופה.
 - 2. Vhigh=0v מצופה. לפי הגרף, Vhigh=0v כמצופה.

3. **Vm:** זה הוא המתח שבו מתרחש המעבר בין "1" ל-"0" וזה הוא נקודת המפגש בין הכניסה למוצא (נקודה 14. √0 אפר הגרף, √0 אפר כליים בדיוק באמצע מה שמעיד על פעולה תקינה ומעולה של מהפך (מוטרי.


ניתן לראות שהגרף מראה מעבר חד בין המתח הנמוך לגבוה, מה שמעיד על פעולה תקינה של המהפך, שבו מתרחשת הפיכה של מצב הלוגיקה HIGH ל WOD-ולהפך.

כעת חובר בכניסה pulse ללא עומס (קבל) במקום כניסת DC עם הערכים הבאים:

 $period = 100ns, Delay = 0s, rise_{time} = 10ns, fall_{time} = 10ns, pulse widte = 50ns$



איור 34 סכמת inverter tarn איור



ללא עומס inverter tarn איור 35 סימולציית

ניתן לראות כי המהפך הופך כנדרש באופן סימטרי כאשר <mark>הכניסה</mark> ב"0" לוגי (קו אדום) המוצא (קו ירוק) ניתן לראות כי מכיוון שאין עומס נראה כי TPD מאוד קטן,


TPD הוא הזמן שעובר מרגע שהכניסה משתנה עד שהיציאה מגיעה למתח סף מסוים כאשר שבו היציאה משנה את מצבה מ-"0" ל-"1" או להיפך.

כאשר אין עומס במוצא, TPD קטן מכיוון שהשער הלוגי יכול לשנות את המצב של היציאה במהירות יחסית.


הוספת עומס במוצא מכבידה על המעגל, ולכן יכולה להגדיל את TPD.

נוסף עומס במוצא עם הערכים הבאים:

period = 100ns, Delay = 0s, $rise_{time} = 0.1ns$, $fall_{time} = 0.1ns$, pulse widte = 50ns



עם עומס inverter tarn איור 36 סכמת



עם עומס inverter tarn איור 37 סימולצית

ניתן לראות כי כאשר יש קבל במוצא, המתח ביציאה לא משתנה באופן מיידי כמו באיור 35 אלא עובר דרך תהליך של טעינה ופריקה של הקבל. זה מסביר את הצורה המעוגלת של העקומות במוצא(קו תכלת). הקבל במוצא גורם לכך שהמעבר בין המתח הגבוה לנמוך (ולהפך) ביציאה לא יהיה חד ומהיר כמו בכניסה (קו סגול) . המעבר הוא מתון יותר, הוא יוצר אפקט של השהיה, כלומר, ישנו עיכוב במעבר בין רמות המתח בכניסה לרמות המתח ביציאה. זמן זה נקרא TPD נראה כך שTPD הוגדל.

הנקודות M6 ו M7-מציינות את הזמן והמתח בנקודת מתח שווה על הגרף ניתן לראות שזמן התגובה(TPD) הוא הפרש בין הזמנים TPD=13ns.

תופעה זו יכולה להיות רצויה או לא רצויה, בהתאם ליישום. למשל, במעגלים מסוימים זה עשוי לשפר את יציבות המערכת על ידי סינון רעשים, אבל במעגלים אחרים זה עשוי לגרום לעיכוב לא רצוי בתגובה.

בנוסף ניתן לראות חישובים נוספים שעולים מהגרף והם:


Rise Time (זמן עלייה): זמן העלייה נמדד כ-59.98ps זמן העלייה הוא הזמן שלוקח למתח בכניסה לעלות Rise Time (לוגיקה 0) למתח גבוה (לוגיקה 1). ערך זה חשוב לבחינת מהירות התגובה של המעגל.

Overshoot (חריגה): החריגה נמדדה ב- 1.56E-2% זה מראה עד כמה המתח עבר את הערך הרצוי שלו לפני שהתייצב. חריגה גבוהה יכולה להעיד על בעיות ביציבות המעגל.


Slew Rate (קצב שינוי): קצב השינוי נמדד ב- 11.0V/ns קצב שינוי מייצג את מהירות השינוי של המתח בזמן המעבר בין הרמות הלוגיות, כלומר כמה מהר המתח עולה או יורד במהלך המעבר. ערך זה משפיע על תכנון המעגלים, במיוחד כשנדרש תזמון מדויק.

inverter לשער symbol נוצר

לשם כך נוצר סכמה חדשה הפעם עם ייצוג כניסה ומוצא עם פינים




איור 38 סכמת inverter איור



inverter symbol 39 איור

invreter נוצר LAYOUT לשער



inverter layout 40 איור