AOC - Quiz - Revisão P2 Total de pontos 200/400 ?
O e-mail do participante (daniel.salis@unifesp.br) foi registrado durante o envio deste formulário.
✓ Quais são as principais memórias internas de um computador? * 10/10
a) Memória cache, memória principal, discos magnéticos (HD).
b) Memória cache, memória flash (SSD), discos magnéticos (HD).
c) Banco de registradores, memória cache e memória principal.
d) Banco de registradores, memória interna e discos ópticos (CD/DVD).
e) Banco de registradores, memória cache e discos magnéticos (HD).

×	Como é realizado o acesso associativo das unidades de dados em uma memória?	*0/10 ★
0	a) Um específico bloco de unidades de dados é selecionado e, em seguida, é realizada uma busca sequencial para acessar a unidade desejada dentro desse bloco.	e <>
•	b) O acesso é realizado em um sequência linear especifica entre as unidades de dados atual e desejada, passando e rejeitando cada unidade intermediária .	×
0	c) O acesso é realizado de modo que qualquer unidade de dados possa ser selecionada aleatoriamente e acessada diretamente.	×
0	d) O acesso as unidades de dados é feito com base em seu próprio conteúdo e vez do seu endereço.	·m
O	e) O acesso é realizado através de um mecanismo compartilhado de leitura-esc	<i>}</i>
Kesp	posta correta	***
•	d) O acesso as unidades de dados é feito com base em seu próprio conteúdo en vez do seu endereço.	m 🗨
		Ż
		^
		Û
		€ 5
		•••

✗ O que pode-se afirmar sobre o acesso aleatório das unidades de dados em uma memória?	* <u>*</u> 0
a) Cada local (unidade de dados) da memória tem seu próprio mecanismo de endereçamento exclusivo e o tempo de acesso não é constante.	
b) O tempo para acessar uma unidade de dados qualquer é altamente variáve	.l. 💸
c) O acesso envolve um mecanismo compartilhado de leitura-escrita.	
d) O tempo para acessar determindo local (unidade de dados) é independente sequência de acessos anteriores e é constante.	e da
e) O tempo para acessar determinado local (unidade de dados) é dependente sequência de acessos anteriores.	da C
Resposta correta	*
d) O tempo para acessar determindo local (unidade de dados) é independente sequência de acessos anteriores e é constante.	e da
	*
	*
X Quais são os três parâmetros de desempenho de uma memória? *	₩ 0/10 -/-
 Quais são os três parâmetros de desempenho de uma memória? * a) Tempo de ciclo de memória, tempo de acesso e latência. 	™ */- <>
	D/(0 ⟨⟩ ⚠
a) Tempo de ciclo de memória, tempo de acesso e latência.	M(0 <>> ▲ ▲
 a) Tempo de ciclo de memória, tempo de acesso e latência. b) Taxa de transferência, tamanho da palavra e tempo de ciclo de memória. 	M(0 <>> ▲ ▲
 a) Tempo de ciclo de memória, tempo de acesso e latência. b) Taxa de transferência, tamanho da palavra e tempo de ciclo de memória. c) Tempo de ciclo de memória, tempo de acesso, capacidade. 	D/(0
 a) Tempo de ciclo de memória, tempo de acesso e latência. b) Taxa de transferência, tamanho da palavra e tempo de ciclo de memória. c) Tempo de ciclo de memória, tempo de acesso, capacidade. d) Tempo de acesso, latência, taxa de transferência. 	D/(0
 a) Tempo de ciclo de memória, tempo de acesso e latência. b) Taxa de transferência, tamanho da palavra e tempo de ciclo de memória. c) Tempo de ciclo de memória, tempo de acesso, capacidade. d) Tempo de acesso, latência, taxa de transferência. e) Tempo de acesso, tempo de ciclo de memória, taxa de transferência. 	M(0 <>> ▲ ▲
 a) Tempo de ciclo de memória, tempo de acesso e latência. b) Taxa de transferência, tamanho da palavra e tempo de ciclo de memória. c) Tempo de ciclo de memória, tempo de acesso, capacidade. d) Tempo de acesso, latência, taxa de transferência. e) Tempo de acesso, tempo de ciclo de memória, taxa de transferência. Resposta correta	D/(0

×	Quais são os métodos de acesso que podem ser empregados em uma memória cache?	*_,10
0	a) Acesso direto e acesso sequencial.	*
0	b) Acesso aleatório e acesso associativo.	
0	c) Acesso aleatório e Acesso direto.	<>
0	d) Acesso associativo e acesso sequencial.	×
0	e) Acesso aleatório e acesso sequencial.	À
Resp	oosta correta	×
•	b) Acesso aleatório e acesso associativo.	
		(3)
✓	Como pode ser caracterizada uma memória volátil? *	10/10
•	a) A informação se deteriora naturalmente ou se perde quando a energia elétrica é desligada.	•
0	b) A informação uma vez gravada permanece sem deteorização até que seja alterado.	
0	c) A informação não é pedida quando a energia elétrica é desligada.	\checkmark
0	d) A informação não pode ser alterada, exceto destruindo-se a unidade de armazenamento.	^
0	e) A informação é gravada em uma memória ROM não apagáveis.	
		55
		(3)
		~

✓ Qual é o efeito causado quando se desce na pirâmide da hierarquia de *10/10 memória?
a) A diminuição do custo por bit, a diminuição da capacidade, o aumento do tempo de acesso, e a diminuição na frequência de acesso à memória.
b) O aumento do custo por bit, a diminuição da capacidade, a diminuição do tempo de acesso, e o aumento da frequência de acesso à memória.
c) A diminuição do custo por bit, a diminuição da capacidade, a diminuição do tempo de acesso, e a diminuição da frequência de acesso à memória.
d) O aumento do custo por bit, o aumento da capacidade, a diminuição do tempo de acesso, e o aumento da frequência de acesso à memória.
e) A diminuição do custo por bit, o aumento da capacidade, o aumento do tempo de acesso, e a diminuição da frequência de acesso à memória.
✓ Quais são as relações que existem entre as três principais *10/10 características da memória em uma hierarquia de memória ?
a) Tempo de acesso mais lento, maior custo por bit; Menor capacidade, menor custo de bit; Menor capacidade, tempo de acesso mais lento
b) Tempo de acesso mais rápido, menor custo por bit; Maior capacidade, maior custo de bit; Maior capacidade, tempo de acesso mais rápido.
c) Tempo de acesso mais rápido, maior custo por bit; Menor capacidade, maior custo de bit; Menor capacidade, tempo de acesso mais lento.
d) Tempo de acesso mais rápido, maior custo por bit; Maior capacidade, menor custo de bit; Maior capacidade, tempo de acesso mais lento.
e) Tempo de acesso mais lento, maior custo por bit; Maior capacidade, menor custo de bit; Maior capacidade, tempo de acesso mais rápido.

✓ O que acontece quando o processador tenta ler uma palavra, porém a *10, mesma não se encontra na memória cache?	/10
a) Um bloco de palavras deve ser lido diretamente de uma memória externa, e depois fornecido ao processador.	
b) Um bloco de uma memória externa, consitindo em algum número fixo de palavras, é enviado para a cache e depois a palavra é fornecida ao processor.	
c) Um bloco de palavras deve ser lido diretamente da memória principal e fornecido ao processador.	
d) Um bloco da memória principal, consistindo em algum número fixo de palavras, é enviado para a cache e depois a palavra é fornecida ao processor.	/
e) Nada deve acontecer, pois as palavras já estarão no banco de registradores.	
✓ O que pode-se afirmar sobre um memória cache de múltiplos níveis? * 10.	/10
 O que pode-se afirmar sobre um memória cache de múltiplos níveis? * 10. a) A cache L2 é mais lenta e normalmente maior que a cache L1, e a cache L3 é mais lenta e normalmente maior que a cache L2. 	-
a) A cache L2 é mais lenta e normalmente maior que a cache L1, e a cache L3 é 🗸	/
 a) A cache L2 é mais lenta e normalmente maior que a cache L1, e a cache L3 é mais lenta e normalmente maior que a cache L2. b) A cache L2 é mais rápida e normalmente menor que a cache L1, e a cache L3 é 	/
 a) A cache L2 é mais lenta e normalmente maior que a cache L1, e a cache L3 é mais lenta e normalmente maior que a cache L2. b) A cache L2 é mais rápida e normalmente menor que a cache L1, e a cache L3 é mais lenta e normalmente maior que a cache L2. c) A cache L2 é mais rápida e normalmente maior que a cache L1, e a cache L3 é 	/
 a) A cache L2 é mais lenta e normalmente maior que a cache L1, e a cache L3 é mais lenta e normalmente maior que a cache L2. b) A cache L2 é mais rápida e normalmente menor que a cache L1, e a cache L3 é mais lenta e normalmente maior que a cache L2. c) A cache L2 é mais rápida e normalmente maior que a cache L1, e a cache L3 é mais rápida e normalmente maior que a cache L2. d) A cache L2 é mais lenta e normalmente menor que a cache L1, e a cache L3 é 	/

✓ Para fins de mapeamento de memória como é formada uma cacho	e?* 1 <u>22</u> 10
a) Por vários blocos de tamanho fixo com k palavras cada.	Ø
b) Por apenas um bloco de tamanho variável com k+n palavras.	
 c) Por linhas contendo K palavras, incluindo um tag com vários bits e ur alguns bits de controle onde um bit é usado para indicar se a linha foi modificada desde que foi carregada na cache. 	m 🗸
d) Por linhas contendo um tamanho variável de palavras e por um conju usados para indicar o tag e o controle.	into de bi
e) Por blocos de tamanho variável de palavras, incluindo um conjunto de tag e o controle.	e bits pare
X O que ocorre quando um acerto na cache (cache hit) é constatado	?* 0/10 <>
a) Os buffers de dados e de endereço ficam ativados para receber novos blocos de dados da memória.	
b) Os buffers de dados e de endereço são desativados e a comunicação realizada apenas entre o processador e a memória cache.	o é Č
c) O endereço desejado é carregado no barramento do sistema e os dad transferidos através do buffer de dados para a cache e para o processado.	dor
d) O endereço desejado é enviado diretamento para memória principal, de palavras é transferidos para o processador sem passar pela memória	e o blocc
e) Nada ocorre pois os dados já estão presentes no banco de registrado	494
Resposta correta	•
b) Os buffers de dados e de endereço são desativados e a comunicação apenas entre o processador e a memória cache.	e é realizada
	<u> </u>

×	O que é uma unidade de gerenciamento de memória (Memory Management Unit - MMU)?	*^;10
	a) É uma unidade física usada para traduzir os dados virtuais para dados	<> ×
•	físicos da memória principal.	\triangle
\bigcirc	b) É uma unidade usada para acessar a memória cache lógica.	×
0	c) É uma unidade física usada para transferir as linhas de dados da cache para processador.	
0	d) É uma unidade física usada para traduzir endereços virtuais para endereço físicos da memória principal.	(2)
0	e) É uma unidade usada para buscar um bloco de dados na memória principal.	::: &?
Resp	osta correta	
•	d) É uma unidade física usada para traduzir endereços virtuais para endereço físicos da memória principal.	0
	nsicos da memoria principai.	
		Ż
~	Qual é a vantagem de usar uma memória cache lógica? *	10/10
	Qual é a vantagem de usar uma memória cache lógica? * a) A maioria dos sistema de memória virtual fornece, a cada aplicação, o mesr espaço de endereço de memória virtual.	10/10
<!--</td--><td>a) A maioria dos sistema de memória virtual fornece, a cada aplicação, o mesr</td><td>10/10 ^</td>	a) A maioria dos sistema de memória virtual fornece, a cada aplicação, o mesr	10/10 ^
<!--</td--><td> a) A maioria dos sistema de memória virtual fornece, a cada aplicação, o mesr espaço de endereço de memória virtual. b) A velocidade de acesso a cache lógica é maior do que para a cache física, pois a cache lógica pode responder antes que a MMU realize a tradução de </td><td>10/10 ^</td>	 a) A maioria dos sistema de memória virtual fornece, a cada aplicação, o mesr espaço de endereço de memória virtual. b) A velocidade de acesso a cache lógica é maior do que para a cache física, pois a cache lógica pode responder antes que a MMU realize a tradução de 	10/10 ^
<!--</td--><td> a) A maioria dos sistema de memória virtual fornece, a cada aplicação, o mesr espaço de endereço de memória virtual. b) A velocidade de acesso a cache lógica é maior do que para a cache física, pois a cache lógica pode responder antes que a MMU realize a tradução de endereço. c) O mesmo endereço virtual em duas aplicações diferentes refere-se a dois </td><td>10/10 ^</td>	 a) A maioria dos sistema de memória virtual fornece, a cada aplicação, o mesr espaço de endereço de memória virtual. b) A velocidade de acesso a cache lógica é maior do que para a cache física, pois a cache lógica pode responder antes que a MMU realize a tradução de endereço. c) O mesmo endereço virtual em duas aplicações diferentes refere-se a dois 	10/10 ^
<!--</td--><td> a) A maioria dos sistema de memória virtual fornece, a cada aplicação, o meste espaço de endereço de memória virtual. b) A velocidade de acesso a cache lógica é maior do que para a cache física, pois a cache lógica pode responder antes que a MMU realize a tradução de endereço. c) O mesmo endereço virtual em duas aplicações diferentes refere-se a dois endereços físicos diferentes. d) A velocidade de acesso a cache lógica é menor do que para a cache física, para cache lógica não pode responder antes que a MMU realize a tradução de endereço. e) O processador consegue acessar diretamente as linhas de dados da memória </td><td>10/10 ^</td>	 a) A maioria dos sistema de memória virtual fornece, a cada aplicação, o meste espaço de endereço de memória virtual. b) A velocidade de acesso a cache lógica é maior do que para a cache física, pois a cache lógica pode responder antes que a MMU realize a tradução de endereço. c) O mesmo endereço virtual em duas aplicações diferentes refere-se a dois endereços físicos diferentes. d) A velocidade de acesso a cache lógica é menor do que para a cache física, para cache lógica não pode responder antes que a MMU realize a tradução de endereço. e) O processador consegue acessar diretamente as linhas de dados da memória 	10/10 ^
<!--</td--><td> a) A maioria dos sistema de memória virtual fornece, a cada aplicação, o mesmespaço de endereço de memória virtual. b) A velocidade de acesso a cache lógica é maior do que para a cache física, pois a cache lógica pode responder antes que a MMU realize a tradução de endereço. c) O mesmo endereço virtual em duas aplicações diferentes refere-se a dois endereços físicos diferentes. d) A velocidade de acesso a cache lógica é menor do que para a cache física, para cache lógica não pode responder antes que a MMU realize a tradução de endereço. </td><td>10/10 ^</td>	 a) A maioria dos sistema de memória virtual fornece, a cada aplicação, o mesmespaço de endereço de memória virtual. b) A velocidade de acesso a cache lógica é maior do que para a cache física, pois a cache lógica pode responder antes que a MMU realize a tradução de endereço. c) O mesmo endereço virtual em duas aplicações diferentes refere-se a dois endereços físicos diferentes. d) A velocidade de acesso a cache lógica é menor do que para a cache física, para cache lógica não pode responder antes que a MMU realize a tradução de endereço. 	10/10 ^

×	Qual é a motivação para minimizar o tamanho da memória cache? *	0/10
		<>
	a) As caches grandes tendem a ser ligeiramente mais lentas que do as	×
	pequenas.	\triangle
\bigcirc	b) As caches precisam ter capacidade igual ao da memória principal.	
	c) A área disponível do chip limita o tamanho da cache.	×
0		
\circ	d) As alternativas (a) e (c) estão corretas.	_
\bigcirc	e) As alternativas (a) e (b) estão corretas.	(3)
Door		95
Kesp	posta correta	:::
0	d) As alternativas (a) e (c) estão corretas.	
		•
	Quais são as técnicas usadas para implementar a função de	*10/10
Ť	mapeamento que dita como a cache é organizada?	Ż
	a) Direta, associativa e associativa em conjunto.	◇
0	b) Indireta, associativa e associativa em conjunto.	û
\bigcirc	c) Sequencial, direta, aleatória, associativa.	
		<i>5</i> 5
O	d) Direta, aleatória, associativa em conjunto.	<u>U</u>
\bigcirc	e) Sequencial, direta, associativa.	•••
		(
		×
		•••
		=
		Ø

✓	17) Qual é a finalidade dos s-r bits mais significativo de uma tag no mapeamento direto?	*1₩0 *
\bigcirc	a) Identificar uma palavra ou um byte dentro de um bloco da memória principa	w
\bigcirc	b) Especificar um dos vários blocos da memória principal.	
•	c) Definir uma marcação para os dados de um bloco armazenado na sua respectiva linha, a fim de destingui-los de outros blocos que podem ser alocados nessa linha.	
\bigcirc	d) Definir o tamanho da memória cache.	
0	e) Estabelecer uma marcação para os blocos armazenados na memória principlim de destingui-los de outros blocos.	
×	O que pode-se afirmar sobre o mapeamento associativo? *	0,10
0	a) Cada local endereçável na memória tem um mecanismo de endereçamento exclusivo fisicamente interligados.	★
0	b) Se um programa referenciar palavras repetidamente de dois blocos diferente então os blocos serão continuamente trocados na cache.	es
	chao os biocos serao continuamente trocados na cache.	섫
•	c) Esse mapeamento compensa a desvantagem do mapeamento direto, permitindo que cada linha de memória principal seja carregado em qualquer linha da cache.	
•	c) Esse mapeamento compensa a desvantagem do mapeamento direto, permitindo que cada linha de memória principal seja carregado em qualquer	
 	c) Esse mapeamento compensa a desvantagem do mapeamento direto, permitindo que cada linha de memória principal seja carregado em qualquer linha da cache.	tin Line
Resp	 c) Esse mapeamento compensa a desvantagem do mapeamento direto, permitindo que cada linha de memória principal seja carregado em qualquer linha da cache. d) Sua principal desvantagem é que existe um local da cache fixo para cada ble e) Esse mapeamento compensa a desvantagem do mapeamento direto, permitina de cache fixo para cada ble e) 	til Line
Resp	 c) Esse mapeamento compensa a desvantagem do mapeamento direto, permitindo que cada linha de memória principal seja carregado em qualquer linha da cache. d) Sua principal desvantagem é que existe um local da cache fixo para cada ble e) Esse mapeamento compensa a desvantagem do mapeamento direto, permi que cada bloco de memória principal seja carregado em qualquer linha da cache 	ting
Resp	c) Esse mapeamento compensa a desvantagem do mapeamento direto, permitindo que cada linha de memória principal seja carregado em qualquer linha da cache. d) Sua principal desvantagem é que existe um local da cache fixo para cada ble e) Esse mapeamento compensa a desvantagem do mapeamento direto, permi que cada bloco de memória principal seja carregado em qualquer linha da caclosta correta e) Esse mapeamento compensa a desvantagem do mapeamento direto, permit	ting

✓	Qual é a principal desvantagem do mapeamento associativo? *	1 0
\bigcirc	a) Existir apenas local um fixo da cache para cada bloco lido da memória princi	pal.
•	b) A complexidade do circuito necessário para comparar as tags de todas as linhas da cache em paralelo.	
0	c) O uso de uma parte do endereço com o número da linha para oferecer um mapeamento exclusivo de cada bloco da memória principal à cache.	÷
0	d) A necessidade de definir um meio para determinar qual bloco da memória principal atualmente ocupa a cache.	₹ G
0	e) A função de mapeamento deve ser implementada por meio do endereço da memória principal.	
		*
×	Como são comparadas as tags no mapeamento associativo em conjunto com k linhas?	*د.:10 ان
		<>
•	a) A tag em um endereço de memória é muito grande e precisa ser comparada somente com a tag de cada linha na cache.	×
0	b) A tag em um endereço de memória é muito grande e precisa ser comparada somente com as k+1 tags dentro de um único conjunto.	<u>₩</u> .
0	c) A tag em um endereço de memória é pequeno e precisa ser comparada usar os campos de conjunto e palavras do endereço da memória.	
0	d) A tag em um endereço de memória é pequeno e precisa ser comparada somente com as k tags dentro de um único conjunto.	□⊗⊗
0	e) A tag em um endereço de memória é muito pequeno e precisa ser comparad somente com a tag de cada linha na cache.	a ···
Resp	osta correta	
•	d) A tag em um endereço de memória é pequeno e precisa ser comparada somo com as k tags dentro de um único conjunto.	eoto
		*

×	O que podemos afirmar a respeito de uma memória RAM estática? *	0
0	a) Uma célula contém um transistor que atua como uma chave que é fechada s uma tensão for aplicada à linha de endereço.	© • <u>↑</u>
0	b) Um amplificador compara a tensão do capacitor com um valor de referência determina se a célula contém nível lógico 1 ou 0.	<u></u> \$+
0	c) Uma célula de memória contém seis transistores sendo que dois deles são controlados através da linha de endereço.	⊕ ± △
0	d) A memória RAM é feita com células que armazenam dados como carga em capacitores.	<u>^</u>
•	e) Uma célula de memória contém seis transistores conectados em uma configuração de circuito cruzado que produz um estado estável.	×
Resp	osta correta	×
•	c) Uma célula de memória contém seis transistores sendo que dois deles são controlados através da linha de endereço.	<u>•</u>
		₽
		⊕
×	Sobre a memória RAM dinâmica não é correto afirmar: *	_
×	Sobre a memória RAM dinâmica não é correto afirmar: * a) A memória DRAM requer o suporte de um circuito refresh.	(2)
×		€
× 0 0	a) A memória DRAM requer o suporte de um circuito refresh.	
× 0 0	 a) A memória DRAM requer o suporte de um circuito refresh. b) A memória DRAM possuem célula menores e é mais densa. c) O custo fixo do circuito de refresh é compensado pelo menor custo das célul 	€
×	 a) A memória DRAM requer o suporte de um circuito refresh. b) A memória DRAM possuem célula menores e é mais densa. c) O custo fixo do circuito de refresh é compensado pelo menor custo das célul da memória DRAM. 	€\$ \$\frac{1}{2} \tag{10}
	 a) A memória DRAM requer o suporte de um circuito refresh. b) A memória DRAM possuem célula menores e é mais densa. c) O custo fixo do circuito de refresh é compensado pelo menor custo das célul da memória DRAM. d) A memória DRAM é mais barata que a memória SRAM correspondente. e) A memória DRAM é um pouco mais rápida do que a SRAM e é usada como 	

		1 25
✓	Qual é o tipo de memória ROM que utiliza radiação ultravioleta para apagar as células e	*10/70 =
	retornar ao mesmo estado inicial?	***
0	a) Memória Flash.	()
•	b) Memória EPROM.	✓
0	c) Memória PROM.	
0	d) Memória EEPROM.	=
0	e) Memória DDR-SDRAM.	
		(i)
~	Como são categorizados os erros em um sistema de memória semicondutora?	*10:/10
0	a) Falha de barramento e falha de leitura de dados.	
0	b) Falha permanente e falha de armazenagem de dados.	
0	c) Erro de escrita de dados e falha de barramento.	
•	d) Erro não permanente e falha permanente.	*
0	e) Falha de leitura de dados e erro não permanente.	Ż
		<u>~</u>
		(i)
		~
		()
		_
		_

×	Como pode ser definido um erro não permanente em uma memória semicondutora?	*•••• •
0	a) Por um evento não destrutivo que altera o conteúdo de uma ou mais célula memória sem danificar a mesma.	s de
\circ	b) Por um evento destrutivo que altera o conteúdo de várias células.	A
0	c) Por um defeito físico permanente que inviabiliza o armazenamento de dado nas células afetadas.	os 🛣
0	d) Por um defeito físico permanente no qual as células de memória afetadas podem armazenar dados mas não de forma confiável.	<>
•	e) Por um evento não destrutivo que não altera o conteúdo de uma ou mais células de memória.	×
Resp	posta correta	~
	a) Por um evento não destrutivo que altera o conteúdo de uma ou mais células	X s d⊋
•	memória sem danificar a mesma.	
		(3)
~	Como podem ser causados os erros permanentes em uma memória semicondutora?	*10/10
✓	semicondutora?	*10/10
✓ ○	·	*10/10
<!--</th--><td>semicondutora?</td><td>*10/10</td>	semicondutora?	*10/10
<!--</th--><td>a) Podem ser causados por problemas no barramento de endereçamento. b) Podem ser causados por uso intenso em ambientes severos, defeitos de</td><td>*10/10</td>	a) Podem ser causados por problemas no barramento de endereçamento. b) Podem ser causados por uso intenso em ambientes severos, defeitos de	*10/10
<!--</th--><td>a) Podem ser causados por problemas no barramento de endereçamento. b) Podem ser causados por uso intenso em ambientes severos, defeitos de fabricação ou desgate.</td><td>*10/10</td>	a) Podem ser causados por problemas no barramento de endereçamento. b) Podem ser causados por uso intenso em ambientes severos, defeitos de fabricação ou desgate.	*10/10
	 a) Podem ser causados por problemas no barramento de endereçamento. b) Podem ser causados por uso intenso em ambientes severos, defeitos de fabricação ou desgate. c) Podem ser causados por problemas de fonte de alimentação ou partículas 	*10/10
<!--</th--><td> a) Podem ser causados por problemas no barramento de endereçamento. b) Podem ser causados por uso intenso em ambientes severos, defeitos de fabricação ou desgate. c) Podem ser causados por problemas de fonte de alimentação ou partículas d) Podem ser causados por erros de projeto. </td><td>*10/10</td>	 a) Podem ser causados por problemas no barramento de endereçamento. b) Podem ser causados por uso intenso em ambientes severos, defeitos de fabricação ou desgate. c) Podem ser causados por problemas de fonte de alimentação ou partículas d) Podem ser causados por erros de projeto. 	*10/10
	 a) Podem ser causados por problemas no barramento de endereçamento. b) Podem ser causados por uso intenso em ambientes severos, defeitos de fabricação ou desgate. c) Podem ser causados por problemas de fonte de alimentação ou partículas d) Podem ser causados por erros de projeto. 	*10/10

Quais são os principais elementos do processo de correção de erro de dados?	*1 9 40
a) Memória, unidade de controle, buffer de dados e comparador.	
b) Comparador, memória, corretor, e função f.	
c) Memória, comparador, corretor, e buffer de dados.	
d) Corretor, função f, corretor, e unidade de controle.	A
e) Corretor, função f, memória e buffer de dados.	_
X Para que é usada a função f no processo de correção de erro? *	☆ 0
a) Para calcular o código de K bits de um palavra de M bits apenas quando a mesma for armazenada na memória.	**
b) Para calcular o código Gray correspondente a palavra que será armazenada lida da memória.	a oli
c) Para calcular o código BCD correspondente a palavra armazenada na mem	ıóri @
d) Para calcular o código de K bits da palavra de M bits apenas quando a mesma for lida da memória.	☆
e) Para calcular o código de K bits a partir de uma palavra de M bits quando a mesma for escrita ou lida da memória.	×
Resposta correta	
e) Para calcular o código de K bits a partir de uma palavra de M bits quando a mesma for escrita ou lida da memória.	

Em um processo de correção de erro, considere que uma palavra d bits de dados armazenada na memória gerou um código de K bits de tamanho. Q é o tamanho real da palavra armazenada na memória?	2
a) M+K bits	×
b) M bits	.
c) K bits	
d) M-K bits	S
e) M+K+1 bits	X
	\mathfrak{Q}

X Como um possível erro na palavra de M bits de dado armazenada na memória pode ser detectado durante o procedimento de leitura? a) Através da comparação entre apenas os códigos de K bits gerados a partir das palavras armazenadas na memória. b) Através da comparação de todas as palavras de M bits de dados. c) Através da comparação entre a palavra de K bits armanezada na memória e o conjunto de K+1 bits de código anterior gerado a partir dos M bits lidos. d) Através da comparação entre a palavra de K bits armazenada na memória e o novo conjunto de K bits de código gerado a partir dos M bits lidos. e) Através da comparação entre todas as palavras de K bits armazenadas na memória e o novo conjunto de K bits de código gerado a partir dos M+1 bits lidos.

Resposta correta

d) Através da comparação entre a palavra de K bits armazenada na memória e o novo conjunto de K bits de código gerado a partir dos M bits lidos.





X O que ocorre quando um erro na palavra armazenada na men detectado sendo que esse erro pode ser corrigido?	nória é *婦0 ▼ •
a) Apenas a condição verificada é relatada.b) Os bits de dados armazenados são enviados para a memória ca	ache.
c) Os bits de dados mais os bits de correção de erro são usados e que produz um conjunto correto de M bits a serem enviados para	m um corretor,
d) Somente os bits de correção de erro são usados em um correto conjunto correto de M bits a serem enviados para a cache.	or, que produz um
e) Apenas os bits de dados são usados em um corretor, que produ conjunto correto de M bits a serem enviados para a cache.	ız um 💢
Resposta correta	×
c) Os bits de dados mais os bits de correção de erro são usados e	• •
que produz um conjunto correto de M bits a serem enviados para a	a cache.
	_
	(\$)
✓ Como são caracterizados os códigos de correção de erro de	\$2
 ✓ Como são caracterizados os códigos de correção de erro de ○ a) Pelo número de bytes que podem ser corrigidos. 	\$2
	\$2
a) Pelo número de bytes que podem ser corrigidos.	\$2
a) Pelo número de bytes que podem ser corrigidos.b) Pelo número de erros de bytes em um palavra	\$2
 a) Pelo número de bytes que podem ser corrigidos. b) Pelo número de erros de bytes em um palavra c) Pelo número de bits do código gerado pela função f. 	dados? * 10/10
 a) Pelo número de bytes que podem ser corrigidos. b) Pelo número de erros de bytes em um palavra c) Pelo número de bits do código gerado pela função f. d) Pelo número de M+K bits de uma palavra. 	dados?* 10/10 tar e corrigir.

×	Como pode ser identificado o erro em um bit do dado através do código de correção de	* 0
	erro de Hamming?	
0	a) Através da quantidade de bits do dado armazenado na memória.	\$ +
0	 a) Através da quantidade de bits do dado armazenado na memória. b) Através da verificação dos bits de paridade gerados antes do armazenamen depois da leitura da memória. c) Através do uso do bit de paridade impar. d) Através da verificação dos bits do dado armazenado e lido da memória. e) De modo diferente ao mencionado nas outras alternativas. 	ito ∰
0	c) Através do uso do bit de paridade impar.	<u> </u>
•	d) Através da verificação dos bits do dado armazenado e lido da memória.	9
0	e) De modo diferente ao mencionado nas outras alternativas.	*
Resp	posta correta	Ø
•	b) Através da verificação dos bits de paridade gerados antes do armazenamen depois da leitura da memória.	to
×	Como um único erro no dado pode ser corrigido a partir do código de Hamming?	6 *0/10
×		* <u>\(\)</u>
×	Hamming?	
×	Hamming? a) Alterando-se apenas o bit incorreto do dado.	**** ** *** *** *** *** *** *** *** *** *** *** *** *** ** *** *** *
×	Hamming? a) Alterando-se apenas o bit incorreto do dado. b) Gerando-se novos bits de pariedade.	
×	Hamming?a) Alterando-se apenas o bit incorreto do dado.b) Gerando-se novos bits de pariedade.c) Modificando-se todos os bits de dados.	
	 Hamming? a) Alterando-se apenas o bit incorreto do dado. b) Gerando-se novos bits de pariedade. c) Modificando-se todos os bits de dados. d) Alterando-se dois bits de pariedade. 	
	 a) Alterando-se apenas o bit incorreto do dado. b) Gerando-se novos bits de pariedade. c) Modificando-se todos os bits de dados. d) Alterando-se dois bits de pariedade. e) Alterando-se os bits incorretos de dados e apenas um bit de pariedade. 	
	 a) Alterando-se apenas o bit incorreto do dado. b) Gerando-se novos bits de pariedade. c) Modificando-se todos os bits de dados. d) Alterando-se dois bits de pariedade. e) Alterando-se os bits incorretos de dados e apenas um bit de pariedade. 	

X Como é realizada a comparação entre dois valores de K bits gerados ^t0√10 pelo código de 55 Hamming? E como é chamado o resultado essa comparação? a) A comparação é realizada byte a byte através de uma operação AND entre do valores de K bytes de entrada e o resultado é chamado de byte de erro. b) A comparação é realizada byte a byte através de uma operação XOR entre dois valores de K bytes de entrada e o resultado é chamado de palavra síndrome. c) A comparação é realizada bit a bit através de uma operação XNOR entre dois valores de K bits de entrada e o resultado é chamado de bit de síndrome. <> d) A comparação é realizada bit a bit através de uma operação OR entre dois valores de K bits de entrada e o resultado é chamado de bit de erro. e) A comparação é realizada bit a bit através de uma operação XOR entre dois X valores de K bits de entrada e o resultado é chamado de palavra síndrome. Resposta correta e) A comparação é realizada bit a bit através de uma operação XOR entre dois valores de K bits de entrada e o resultado é chamado de palavra síndrome. **(\$)**

	(
e, reciniaria das outras aiternativa esta correta.	•••
e) Nenhuma das outras alternativa está correta.	€ 5
d) O bit de paridade extra é usado para detectar o erro na palavra se houver dois erros.	1
c) O bit adicional é usado para detectar o erro e indicar que esse erro está na posição de bit 6.	
b) O bit de paridade extra é usado para detectar o erro na palavra se houver ape um erro.	en@g
diminuição da confiabilidade.	
a) 0 bit extra é usado para aumentar a complexidade da memória ao custo da diminuição da confiabilidado.	
único erro (SEC) com detecção de duplo erro (SEC-DED) de Hamming?	•
✓ Para que é usado o bit adicional presente no código de correção de	10/10
	<u>-</u>
 b) Para uma palavra de 16 bits de dados deve ser usado 6 bits de verificação. 	=
Resposta correta	×
e) Para uma palavra de 256 bits de dados deve ser usado 9 bits de verificação.	À
d) Para uma palavra de 64 bits de dados deve ser usado 7 bits de verificação.	×
c) Para uma palavra de 32 bits de dados deve ser usado 6 bits de verificação.	/ \
b) Para uma palavra de 16 bits de dados deve ser usado 6 bits de verificação.	
a) Para uma palavra de 8 bits de dados deve ser usado 4 bits de verificação.	*
duplo erro (SEC-DED) de Hamming?	•••
X O que pode ser afirmado sobre o código de correção de único erro (SEC) com detecção de	* 10
	<i>'' ''</i>



745

✓ Sobre a memória síncrona é correto afirmar: *	10/10
a) A SDRAM troca dados com o processador sincronizado com um sinal de clock externo e na velocidade plena do barramento do processador/memória.	
 b) A SDRAM tradicional é assíncrona e durante a troca de dados o processados deve esperar até que tais dados estejam prontos. 	
 c) A SDRAM troca dados com o processador sincronizado com um sinal de clo externo e usando a metade da velocidade do barramento do processador/memória. 	
d) A SDRAM troca dados com o processador a um velocidade alta porém com imposição de estado de espera.	<u> </u>
e) A SDRAM troca dados com o processador de forma assíncrona usando um de clock externo.	sirai =
X O que pode ser dizer sobre a memória SDRAM? *	★ ∪, 10
a) A SDRAM é assíncrona e isso afeta o desempenho do sistema	★
b) A SDRAM é muito lenta em relação a DRAM tradicional	
c) A SDRAM pode receber ou enviar dados ao processador uma vez por ciclo d clock do barramento.	e (i)
d) A SDRAM move apenas dados para fora da memória sob o controle do clock do sistema.	< × ▲
e) A SDRAM é limitada pelo fato de ter um tempo de acesso muito longo para escreve e lê os dados.	*
Resposta correta	
c) A SDRAM pode receber ou enviar dados ao processador uma vez por ciclo de clock do barramento.	
GIVER AU DAHAHICHU.	~~~
	<i>∳</i> 2

✓	O que pode ser afirmado sobre a memória DDR-SDRAM? *	10/10
0	a) A memória DDR-SDRAM pode enviar dados apenas uma vezes por ciclo de clock.	
0	b) A memória DDR-SDRAM pode enviar dados apenas durante a transição de subida do ciclo de clock.	
0	c) A memória DDR-SDRAM pode enviar dados apenas durante a transição de descida do ciclo de clock.	
\bigcirc	d) Nenhuma das outras alternativas é verdadeira.	
•	e) A memória DDR-SDRAM pode enviar dados duas vezes por ciclo de clock, uma vez na transição de subida do pulso e uma vez na transição de descida.	✓

Este formulário foi criado em Universidade Federal de Sao Paulo.

Google Formulários